JPH0118472B2 - - Google Patents
Info
- Publication number
- JPH0118472B2 JPH0118472B2 JP58164335A JP16433583A JPH0118472B2 JP H0118472 B2 JPH0118472 B2 JP H0118472B2 JP 58164335 A JP58164335 A JP 58164335A JP 16433583 A JP16433583 A JP 16433583A JP H0118472 B2 JPH0118472 B2 JP H0118472B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- output
- address
- arithmetic unit
- projection histogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、画像処理装置において使用される射
影ヒストグラム計数回路に関する。
影ヒストグラム計数回路に関する。
従来より画像処理装置において、第１図に示す
ような対象図形（テレビジヨン・カメラなどから
入力された像を２値化したものなど）の特徴を表
わすデータとして、射影ヒストグラムを用いるこ
とがある。これは通常ｘ，ｙ方向に投影したと
き、その対象図形ｆ（ｘ，ｙ）の幅を表わすもの
であるが、ヒストグラムH1，H2から図形の画面
上での位置や高さまでも求めることができる。
ような対象図形（テレビジヨン・カメラなどから
入力された像を２値化したものなど）の特徴を表
わすデータとして、射影ヒストグラムを用いるこ
とがある。これは通常ｘ，ｙ方向に投影したと
き、その対象図形ｆ（ｘ，ｙ）の幅を表わすもの
であるが、ヒストグラムH1，H2から図形の画面
上での位置や高さまでも求めることができる。
ところで、このような有用なヒストグラムは通
常ソフトウエアによつて求められているので、高
速性の面において欠点があつた。
常ソフトウエアによつて求められているので、高
速性の面において欠点があつた。
専用のハードウエアをもつてすればその高速化
は可能であろうが、今だそのような専用のハード
ウエアは出現していない。
は可能であろうが、今だそのような専用のハード
ウエアは出現していない。
なお、射影ヒストグラムについては、単にｘ，
ｙ方向のみでなく、例えば第２図に示すように任
意方向への射影のものが得られれば、幅などをよ
り正確に測定できることは明らかである。
ｙ方向のみでなく、例えば第２図に示すように任
意方向への射影のものが得られれば、幅などをよ
り正確に測定できることは明らかである。
本発明の目的は、このような点に鑑み、入力さ
れた２値画像から射影ヒストグラムをハードウエ
アにより高速に求めると共に、任意方向の射影ヒ
ストグラムも得られるようにした射影ヒストグラ
ム計数回路を提供することにある。
れた２値画像から射影ヒストグラムをハードウエ
アにより高速に求めると共に、任意方向の射影ヒ
ストグラムも得られるようにした射影ヒストグラ
ム計数回路を提供することにある。
このような目的を達成するための本発明は、画
面の任意の座標（ｘ，ｙ）に対してay―bx―ｄ
の演算（ａ，ｂは係数、ｄは定数）を行う回路
と、この回路の出力をアドレス入力とするメモリ
と、前記座標が２値図形内にあるときメモリ出力
に一定数を加算する手段と、この加算出力を再び
同一のメモリアドレスに書き込む手段より構成さ
れることを特徴とする。
面の任意の座標（ｘ，ｙ）に対してay―bx―ｄ
の演算（ａ，ｂは係数、ｄは定数）を行う回路
と、この回路の出力をアドレス入力とするメモリ
と、前記座標が２値図形内にあるときメモリ出力
に一定数を加算する手段と、この加算出力を再び
同一のメモリアドレスに書き込む手段より構成さ
れることを特徴とする。
以下図面を用いて本発明を詳しく説明する。ま
ず、本発明の原理を第３図を参照して説明する。
いま、射影しようとする直線（例えば、ｘ，ｙ軸
とが慣性主軸など）を数式で表わすと、一般に、 ax＋by＋ｃ＝０ (1) と書ける。これに対して射影ヒストグラムを求め
ることは、図のl1，l2，l3などを求めることに他
ならない。これは、式(1)と垂直な直線すなわち bx−ay＋ｄ＋P1＝０ (2) bx−ay＋ｄ＋P2＝０ (3) bx−ay＋ｄ＋P3＝０ (4) などと図形ｆ（ｘ，ｙ）とが重なつている部分の
長さを求めることである。
ず、本発明の原理を第３図を参照して説明する。
いま、射影しようとする直線（例えば、ｘ，ｙ軸
とが慣性主軸など）を数式で表わすと、一般に、 ax＋by＋ｃ＝０ (1) と書ける。これに対して射影ヒストグラムを求め
ることは、図のl1，l2，l3などを求めることに他
ならない。これは、式(1)と垂直な直線すなわち bx−ay＋ｄ＋P1＝０ (2) bx−ay＋ｄ＋P2＝０ (3) bx−ay＋ｄ＋P3＝０ (4) などと図形ｆ（ｘ，ｙ）とが重なつている部分の
長さを求めることである。
ここで、ｆ（ｘ，ｙ）は２値画像で、図形の部
分は１、背景の部分は０の値をとるものとする。
式(2)〜(4)の一般式として bx−ay＋ｄ＋Pi＝０ を得る（ただし、Piは一定数）。従つて、li上では
ay−bx＝Piとなるので、Piをパラメータと考え、
Piと１対１に対応した番地（Piそのままを番地と
してもよい）を持つメモリを用意すればラスタキ
ヤンされた点がl1上に来たときPiに対応した番地
をアクセスすることが可能となる。
分は１、背景の部分は０の値をとるものとする。
式(2)〜(4)の一般式として bx−ay＋ｄ＋Pi＝０ を得る（ただし、Piは一定数）。従つて、li上では
ay−bx＝Piとなるので、Piをパラメータと考え、
Piと１対１に対応した番地（Piそのままを番地と
してもよい）を持つメモリを用意すればラスタキ
ヤンされた点がl1上に来たときPiに対応した番地
をアクセスすることが可能となる。
そこで、その番地の内容をay−bx−ｄ＝Piか
つｆ（ｘ，ｙ）＝１のときに＋１するものとすれ
ば、全画面走査後には所定のヒストグラムを得る
ことができる。
つｆ（ｘ，ｙ）＝１のときに＋１するものとすれ
ば、全画面走査後には所定のヒストグラムを得る
ことができる。
第４図はこのような原理に基づく本発明の一実
施例を示す構成図である。同図において、１は画
面の任意の座標（ｘ，ｙ）に対してay−bx−ｄ
の演算を行う演算器、２はマルチプレクサで（以
下MPXと略称する）、演算器１の出力はMPX２
を通してヒストグラムメモリ３のアドレスに接続
され、現座標に対応したメモリ番地の読み出し、
書き込みができるようになつている。
施例を示す構成図である。同図において、１は画
面の任意の座標（ｘ，ｙ）に対してay−bx−ｄ
の演算を行う演算器、２はマルチプレクサで（以
下MPXと略称する）、演算器１の出力はMPX２
を通してヒストグラムメモリ３のアドレスに接続
され、現座標に対応したメモリ番地の読み出し、
書き込みができるようになつている。
４はメモリ３のデータ出力を一旦記憶するラツ
チ、５はレジスタ４の出力データと入力される２
値画像データ（図形部分は１、その他の部分は０
の２値データ）を加算する加算器である。加算器
５の出力は再びメモリ３に書き込まれるように構
成されている。
チ、５はレジスタ４の出力データと入力される２
値画像データ（図形部分は１、その他の部分は０
の２値データ）を加算する加算器である。加算器
５の出力は再びメモリ３に書き込まれるように構
成されている。
６はヒストグラムを計数するフレーム区間でｘ
クロツク（水平方向走査用のクロツク）を通過さ
せるためのゲートである。このゲート６より出力
されたｘクロツクは演算器１、メモリ３およびレ
ジスタ４にそれぞれ与えられる。
クロツク（水平方向走査用のクロツク）を通過さ
せるためのゲートである。このゲート６より出力
されたｘクロツクは演算器１、メモリ３およびレ
ジスタ４にそれぞれ与えられる。
８と９はメモリ３のデータをコンピユータなど
で利用するための入出力端子で、端子８に入力さ
れるコンピユータからのアドレスはマルチプレク
サ２を介してメモリ３に導かれ、メモリ３からの
出力データは端子９よりコンピユータに送られ
る。
で利用するための入出力端子で、端子８に入力さ
れるコンピユータからのアドレスはマルチプレク
サ２を介してメモリ３に導かれ、メモリ３からの
出力データは端子９よりコンピユータに送られ
る。
次に本ブロツク図の動作を説明する。第５図に
各部のタイムチヤートを示す。メモリ３は計数走
査の前に何らかの手段（例えばホストコンピユー
タなどにより）でその内容がクリアされているも
のとする。ay―bx―ｄ演算器１ではラスタスキ
ヤンのためのｘクロツク（第５図のイ）及びｙク
ロツク（垂直方向走査用のクロツク）が与えられ
るごとに各クロツク数の累積値ｘ，ｙ（ただし、
ｘは水平同期信号の発生ごとに、またｙは垂直同
期信号の発生ごとにそれぞれリセツトされる）を
求めると共に演算によりPi＝ay−bx−ｄを求め
る。PiはMPX２を通して第５図ロに示すように
アドレスｎとしてメモリ３に与えられる。
各部のタイムチヤートを示す。メモリ３は計数走
査の前に何らかの手段（例えばホストコンピユー
タなどにより）でその内容がクリアされているも
のとする。ay―bx―ｄ演算器１ではラスタスキ
ヤンのためのｘクロツク（第５図のイ）及びｙク
ロツク（垂直方向走査用のクロツク）が与えられ
るごとに各クロツク数の累積値ｘ，ｙ（ただし、
ｘは水平同期信号の発生ごとに、またｙは垂直同
期信号の発生ごとにそれぞれリセツトされる）を
求めると共に演算によりPi＝ay−bx−ｄを求め
る。PiはMPX２を通して第５図ロに示すように
アドレスｎとしてメモリ３に与えられる。
メモリ３はｘクロツクが“Ｈ”のとき読み出し
モードとなるのでアドレスｎの内容Ｄ（ｎ）（第５
図のハ）がレジスタ４に送出される。続いて、加
算器５において、このＤ（ｎ）と２値画像データ
ｆ（ｘ，ｙ）との加算が行われる（第５図ニ）。す
なわち、そのときの座標（ｘ，ｙ）が図形ｆ（ｘ，
ｙ）内ならば１が、図形外ならば０がＤ（ｎ）に
加算される。加算結果は、ｘクロツクが“Ｈ”か
ら“Ｌ”に切り変つてメモリ３が書き込みモード
になつた時点で再びｎ番地に書き込まれる。
モードとなるのでアドレスｎの内容Ｄ（ｎ）（第５
図のハ）がレジスタ４に送出される。続いて、加
算器５において、このＤ（ｎ）と２値画像データ
ｆ（ｘ，ｙ）との加算が行われる（第５図ニ）。す
なわち、そのときの座標（ｘ，ｙ）が図形ｆ（ｘ，
ｙ）内ならば１が、図形外ならば０がＤ（ｎ）に
加算される。加算結果は、ｘクロツクが“Ｈ”か
ら“Ｌ”に切り変つてメモリ３が書き込みモード
になつた時点で再びｎ番地に書き込まれる。
次に、ｘクロツクが与えられると、演算器１で
は新たなアドレスn′が求められメモリ３をアドレ
ツシングする（第５図ロ）。続いて、上述と同様
の動作によりＤ（n′）とｆ（ｘ，ｙ）の加算及びそ
の加算結果の書き込みが実行される。
は新たなアドレスn′が求められメモリ３をアドレ
ツシングする（第５図ロ）。続いて、上述と同様
の動作によりＤ（n′）とｆ（ｘ，ｙ）の加算及びそ
の加算結果の書き込みが実行される。
以降同様の動作が一画面全体にわたつて繰り返
えされ、結果としてメモリ３には射影ヒストグラ
ムが得られる。
えされ、結果としてメモリ３には射影ヒストグラ
ムが得られる。
第６図は演算器１の他の実施例を示すブロツク
図である。同図において、ａレジスタ６１，ｂレ
ジスタ６２およびｄレジスタ６３には図示しない
コンピユータなどからそれぞれ定数ａ，−ｂおよ
び−ｄがセツトされる。データセレクタ６４は第
１ラインのｘ同期信号時及び各ラインのｘ同期信
号時の次のクロツク時に加算器６６に０を出力
し、第２ライン以降のｘ同期信号時にＧレジスタ
６７の値を出力し、その他のタイミングではｂレ
ジスタ６２の値−ｂを出力する。他方のデータセ
レクタ６５は第１ラインのｘ同期信号時にｄレジ
スタ６３の値−ｄを出力し、第２ライン以降のｘ
同期信号時にはａレジスタ６１の値ａを出力し、
その他のタイミングではＦレジスタ６８の値Ｆ
（ｘ−１）を出力する。Ｆレジスタ６８はｘクロ
ツクに同期してそのときの加算器６６の出力値を
保持する。他方Ｇレジスタ６７はｘ同期信号に同
期してそのときの加算器６６の出力値を保持す
る。加算器６６ではデータセレクタ６４及び６５
の出力が加算され、座標（ｘ，ｙ）に対応してＦ
（ｘ）＝ay−bx−ｄすなわち前述のPiが得られる。
図である。同図において、ａレジスタ６１，ｂレ
ジスタ６２およびｄレジスタ６３には図示しない
コンピユータなどからそれぞれ定数ａ，−ｂおよ
び−ｄがセツトされる。データセレクタ６４は第
１ラインのｘ同期信号時及び各ラインのｘ同期信
号時の次のクロツク時に加算器６６に０を出力
し、第２ライン以降のｘ同期信号時にＧレジスタ
６７の値を出力し、その他のタイミングではｂレ
ジスタ６２の値−ｂを出力する。他方のデータセ
レクタ６５は第１ラインのｘ同期信号時にｄレジ
スタ６３の値−ｄを出力し、第２ライン以降のｘ
同期信号時にはａレジスタ６１の値ａを出力し、
その他のタイミングではＦレジスタ６８の値Ｆ
（ｘ−１）を出力する。Ｆレジスタ６８はｘクロ
ツクに同期してそのときの加算器６６の出力値を
保持する。他方Ｇレジスタ６７はｘ同期信号に同
期してそのときの加算器６６の出力値を保持す
る。加算器６６ではデータセレクタ６４及び６５
の出力が加算され、座標（ｘ，ｙ）に対応してＦ
（ｘ）＝ay−bx−ｄすなわち前述のPiが得られる。
第６図の構成によれば、高価な係数乗算器を使
用することなく、安価で手軽にリアルタイムで座
標変換を行うことができるという利点がある。
用することなく、安価で手軽にリアルタイムで座
標変換を行うことができるという利点がある。
なお、メモリ３のアドレスには、演算器１の出
力に加えて、図形の番号も入力できるようにすれ
ば（第４図において鎖線７で示すように演算器１
の出力に図形番号を合わせてMPX２に入力する）
複数個の図形に対して同一フレームで処理するこ
とができ、高速化に役立つ。この場合、メモリ３
を各図形ごとに分割して割り当てるようにし、各
分割領域でそれぞれの図形の射影ヒストグラムを
求める。
力に加えて、図形の番号も入力できるようにすれ
ば（第４図において鎖線７で示すように演算器１
の出力に図形番号を合わせてMPX２に入力する）
複数個の図形に対して同一フレームで処理するこ
とができ、高速化に役立つ。この場合、メモリ３
を各図形ごとに分割して割り当てるようにし、各
分割領域でそれぞれの図形の射影ヒストグラムを
求める。
また、MPX２としては、３ステート素子を用
いてもよい。
いてもよい。
また、メモリ３は入出力分離形で示してある
が、入出力兼用形であつてもバツフアなどを加え
ることにより同様に使用することができる。
が、入出力兼用形であつてもバツフアなどを加え
ることにより同様に使用することができる。
以上説明したように、本発明によれば、簡単で
安価なハードウエアにより射影ヒストグラムを高
速に求めることができると共に、任意方向の射影
が可能となる。
安価なハードウエアにより射影ヒストグラムを高
速に求めることができると共に、任意方向の射影
が可能となる。
また、係数ａ，−ｂおよび定数−ｄの設定によ
りヒストグラムの粗さを自由に選ぶことができ
る。
りヒストグラムの粗さを自由に選ぶことができ
る。
第１図及び第２図は図形と射影ヒストグラムの
関係を示す図、第３図は本発明の原理を説明する
ための図、第４図は本発明に係る射影ヒストグラ
ム計数回路の一実施例を示すブロツク構成図、第
５図は動作説明のためのタイム・チヤート、第６
図は演算器の実施例図である。 １…演算器、２…マルチプレクサ、３…メモ
リ、４…レジスタ、５…加算器、６…ゲート。
関係を示す図、第３図は本発明の原理を説明する
ための図、第４図は本発明に係る射影ヒストグラ
ム計数回路の一実施例を示すブロツク構成図、第
５図は動作説明のためのタイム・チヤート、第６
図は演算器の実施例図である。 １…演算器、２…マルチプレクサ、３…メモ
リ、４…レジスタ、５…加算器、６…ゲート。
Claims (1)
- 【特許請求の範囲】 １ 画像処理システムにおいて、画面の任意の座
標（ｘ，ｙ）に対してay―bx―ｄ（ａ，ｂは係
数、ｄは定数）の演算を行う演算器と、この演算
器の出力をアドレス入力とし読み出し及び書き込
みのできるメモリと、前記座標（ｘ，ｙ）が２値
図形内にあるときはメモリ出力に一定数を加算す
る手段と、この手段からの出力を再び同一の前記
アドレスに書き込む手段とを具備し、任意方向へ
の射影ヒストグラムがメモリより得られるように
したことを特徴とする射影ヒストグラム計数回
路。 ２ 前記演算器は、ラスタ・スキヤン型画像装置
からの同期信号に対応して、係数ａ，ｂのデータ
入力およびＦ，Ｇ両レジスタの出力のうちいずれ
か２つを選択出力する選択手段と、この選択手段
からの前記２つの出力を加算する加算器と、この
加算器からの出力を保持する前記Ｆ，Ｇ両レジス
タとを備えたものであることを特徴とする特許請
求の範囲第１項記載の射影ヒストグラム計数回
路。 ３ 前記メモリへのアドレスとして、前記演算器
出力に図形番号を合わせて与えるようにしたこと
を特徴とする特許請求の範囲第１項記載の射影ヒ
ストグラム計数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58164335A JPS6057472A (ja) | 1983-09-07 | 1983-09-07 | 射影ヒストグラム計数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58164335A JPS6057472A (ja) | 1983-09-07 | 1983-09-07 | 射影ヒストグラム計数回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057472A JPS6057472A (ja) | 1985-04-03 |
| JPH0118472B2 true JPH0118472B2 (ja) | 1989-04-05 |
Family
ID=15791212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58164335A Granted JPS6057472A (ja) | 1983-09-07 | 1983-09-07 | 射影ヒストグラム計数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057472A (ja) |
-
1983
- 1983-09-07 JP JP58164335A patent/JPS6057472A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6057472A (ja) | 1985-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0094597A2 (en) | Image processing for unsharp masking of image | |
| JPH0555915B2 (ja) | ||
| JPH0118472B2 (ja) | ||
| JP2502274B2 (ja) | 画像変換装置 | |
| JPS629954B2 (ja) | ||
| JP3327961B2 (ja) | 画像処理装置 | |
| JPH0120469B2 (ja) | ||
| JPH0422073B2 (ja) | ||
| JPH04290176A (ja) | 画像蓄積装置及びこれを具える画像処理装置 | |
| JP2838815B2 (ja) | 画像データ処理装置 | |
| JPH0229834A (ja) | 画像処理装置 | |
| EI-Din et al. | Rapid Video Data Capture And Processing System For Computer Image Measurement And Analysis | |
| JPS5819955A (ja) | 画像メモリ装置 | |
| KR900000605B1 (ko) | 아핀변환 어드레스 발생회로 | |
| JP2903214B2 (ja) | 領域指定装置 | |
| JPH0528252A (ja) | 画像処理装置 | |
| JPS63260263A (ja) | 画像処理装置 | |
| JPS63116193A (ja) | 画像のアフイン変換方式 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPH0462105B2 (ja) | ||
| JPS6191690A (ja) | 画像表示装置 | |
| JPS62254276A (ja) | ヒストグラム算出方式 | |
| JP2000048188A (ja) | 画像データ変換装置 | |
| JPH0135543B2 (ja) | ||
| JPS6349887A (ja) | 画像変換装置 |