JPH04290176A - 画像蓄積装置及びこれを具える画像処理装置 - Google Patents

画像蓄積装置及びこれを具える画像処理装置

Info

Publication number
JPH04290176A
JPH04290176A JP3310792A JP31079291A JPH04290176A JP H04290176 A JPH04290176 A JP H04290176A JP 3310792 A JP3310792 A JP 3310792A JP 31079291 A JP31079291 A JP 31079291A JP H04290176 A JPH04290176 A JP H04290176A
Authority
JP
Japan
Prior art keywords
image
cells
cell
picture
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3310792A
Other languages
English (en)
Other versions
JP3132771B2 (ja
Inventor
Lier Antonius J M Van
アントニウス ヨハヌス マリア ファン リール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04290176A publication Critical patent/JPH04290176A/ja
Application granted granted Critical
Publication of JP3132771B2 publication Critical patent/JP3132771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/0007Image acquisition

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は画像蓄積装置に関するも
のである。本発明は画像蓄積装置を具えている画像処理
装置にも関するものである。
【0002】
【従来の技術】斯種の画像蓄積装置では、画像を例えば
CCD カメラの如き撮像装置により撮像して、その画
像を撮像装置からの制御信号の制御下で作業メモリ、例
えばフレームバッファに書込み、例えば誤り検出及び分
析のためにコンピュータによりさらに処理するようにし
ている。
【0003】
【発明が解決しようとする課題】撮像装置により撮像す
る画像が極めて大きい場合、作業メモリでの画像処理に
リアルタイム処理ができない程の時間がかかる。そこで
、処理速度を高めるために多数のコンピュータを並列に
用いるようにすると、構成が複雑となり、しかも、極め
て高価となる。本発明の目的はライン順次で供給される
極めて大きな画像の関連する領域をリアルタイム処理で
きるよにう選択的に記憶させるようにした画像蓄積装置
を提供することにある。
【0004】
【課題を解決するための手段】本発明は、作業メモリを
具えており、且つ撮像装置によりライン順次で供給され
る画素から成る画像信号中の画像特徴を検出するプロセ
ッサからトリガデータを受信するのに適し、コンピュー
タによって前記トリガデータ及び画像データをさらに処
理するために、撮像装置からの画像信号を遅延するマル
チ画像ライン遅延装置からの画像データを受信するのに
も適している画像蓄積装置であって、均一の大きさのマ
ルチ画素セルの格子を生成する手段、少なくとも画像特
徴が検出されたセルの画像情報を作業メモリに記憶する
手段、前記格子内のセルの位置に関する情報を記憶する
手段及び1セル当りに検出された画像特徴の位置及び特
性に関する情報を記憶する手段も具えていることを特徴
とする。
【0005】従って、画像特徴(例えば、誤り個所又は
所定の形状)がプロセッサにより検出された関連する画
像個所又はセル(の画像情報)だけが作業メモリに記憶
され、画像内のセルの内容及び位置に関する情報も、作
業メモリに記憶されるセルの関係がわかるように保有さ
れる。画像信号は1回走査されるだけであり、画像デー
タはソフトウェアでリアルタイム処理できるようにハー
ドウェアにて縮減させる。関連するセルが2回以上記憶
されることはない。従って画像処理装置に対する高速ハ
ードウェアモジュールが達成される。
【0006】本発明の好適例では、前記少なくとも画像
特徴が検出されたセルの画像情報を作業メモリに記憶す
るための手段が、前記セルに隣接するセルの画像情報を
記憶するのにも適し、前記格子内のセルの位置に関する
情報を記憶する手段が、これら格子内のセルに隣接する
セルの位置に関する情報を記憶するのにも適するように
する。従って、画像特徴のない関連セルの四囲の状況も
記憶され、このことはさらに画像処理をするのに有利で
ある。
【0007】さらに本発明の他の例では、画像特徴が検
出されたセル及びこれらのセルに隣接するセルも表示装
置に表示するためのアドレス発生手段も具えるようにす
る。このようにすることにより、画像の該当個所を簡単
に表示することができる。
【0008】本発明のさらに他の例では、1セル当りに
検出された画像特徴の位置及び特性に関する情報を記憶
する手段が、データを読取るためにコンピュータと通信
する追加の機能を有するようにするか、又は画像特徴が
検出されたセルの格子内の位置に関する情報を記憶する
手段が、データを読取るためにコンピュータと通信する
追加の機能を有するようにする。このようにすればデー
タ処理速度をさらに高めることができ、コンピュータを
待機させる必要がなくなる。
【0009】
【実施例】図1に示す本発明による画像蓄積装置を具え
ている画像処理装置では、先ず例えばレーザスキャナの
如き撮像装置1.1 からの画像信号を既知のハードウ
ェアプロセッサ1.2 ( 例えば米国特許明細書第4
,736,438 号参照) に供給し、これにて所定
画像の特徴 (例えば、基準モデルとの比較による欠陥
、縁部、強度勾配、所定の形状又はグレー値勾配) を
検出し、これらの特徴に基いてプロセッサは検出画像特
徴のアドレス又は画像特徴のカテゴリの如きトリガデー
タを画像蓄積装置1.4 に伝送する。画像信号は例え
ば64画像ライン遅延させるマルチ画像ライン遅延装置
1.3 にも供給し、これにて画像信号を遅延させる。 この結果、画像信号にて検出された画像特徴 (便宜上
以後” 誤り” と称する) の四囲の状況(envi
ronment)を作業メモリに記憶させることができ
る。これは画像データ流が連続的なライン状のものであ
るからであり、このために誤りに先行し、従って誤りの
四囲の状況の一部を成す画像ラインの画像データは一時
的に記憶させる必要がある。全プロシージャは撮像装置
から到来する制御信号(例えば、画像ラインの終り、又
は画像の終りを示す信号)の制御下にて実行される。次
いで、記憶させた画像の該当個所をコンピュータ(ポス
トプロセッサ1.5)にてさらに処理する。このコンピ
ュータは例えばソフトウェアでさらに詳細な誤り分析を
行なう。コンピュータは例えば誤りのカテゴリをさらに
細かく類別することができる。
【0010】図2は本発明による画像蓄積装置を概略的
に示しており、これは後に詳述する次のような素子、即
ち作業メモリ2.1 、画素セルの格子を生成する手段
2.2 、画像特徴が検出された少なくとも3つのセル
を画像データを作業メモリに記憶する手段2.3 、画
像特徴が検出されたセルの位置に関する情報を記憶する
手段2.4 、セル毎に検出された画像特徴の位置及び
その特性に関する情報を記憶する手段2.5 及び画像
特徴が検出されたセル及びこれらのセルに隣接するセル
を表示装置によって表示させるためのアドレスを発生す
るための随意設ける手段2.6 を具えている。このよ
うな画像蓄積装置は撮像装置 (図示せず)からの制御
信号により制御され、画像の該当個所及び関連情報の記
憶中にコンピュータがさらにソフトウェア処理を開始す
るようにすることができる。
【0011】例えばプリント回路板を走査するレーザス
キャナは1画像当り32K ×32K 個の画素の画像
 (例えば、2次元画像信号に変換される強度と高さ情
報を合成した3次元画像)を発生する。このような画像
は、その全体をリアルタイム処理のためにフレームバッ
ファに記憶させるのには大き過ぎ、即ちこのような画像
をリアルタイムで分析するには時間がかかり過ぎる。こ
れがため、本発明によればさらに処理するための画像の
該当個所を専ら記憶させるようにする。このために各画
像を均一なマルチ画素画像領域、所謂セル、好ましくは
m×n個(m及びnは任意の正の整数である)の画素か
ら成る四角形のセルに細分割する。例えばm及びnの値
は以後32とする。この場合、セルは正方形となる。3
2K×32Kの画素から成る各画像を1024×102
4個の分離セルの格子に細分割する。このセルの格子を
生成する手段(2.2) は、例えば2つのカウンタで
構成し、その一方のカウンタでは水平方向のセルをカウ
ントダウンし、他方のカウンタでは垂直方向のセルをカ
ウントダウンする。水平方向のセルカウンタの内容は3
2個の画素毎に増分され、垂直方向のセルカウンタの内
容は32本の画像ライン毎に増分される。これら両方の
カウンタは10ビットカウンタとする。画像サイズ、セ
ルサイズ又はセル形状は上述した以外の他のサイズ又は
形状とし得ることは明らかであり、カウンタは簡単に適
当な寸法のものとすることができる。
【0012】図3Aは誤りを含んでいるプリント回路板
 (PCB)の画像の領域を示し、図3Bはハードウェ
アプロセッサにより検出されるような誤りを示し、図3
cはどのセルを画像蓄積装置に記憶させるかを示してい
る。
【0013】1つのセル当りに検出された画像特徴の位
置及びその特性に関する情報を記憶するための手段(2
.5) は補助メモリ、例えばランダム−アクセスメモ
リ(RAM) を具えており、これには1024個のワ
ード (水平方向のセルの数) を記憶させることがで
きる。このメモリは水平方向のセルカウンタによりアド
レスされ、この補助メモリにおける各ワードは水平方向
のセル行における対応する位置のセルで、補助メモリが
その該当瞬時に関連しているセルに関連する。補助メモ
リは1本の水平方向のセル行当りの該当セルに関する情
報を収集する働きをする。補助メモリの各ワードはフラ
グビットを含んでおり、これは論理値0を有するように
初期化され、しかも画像特徴が関連セルにて検出される
やいなや論理値1をとる。画像データは勿論ライン順次
で与えられるため、水平方向のセル行も画像ラインの形
態で走査される。補助メモリにおけるフラグビットが論
理値1となる各ワードに対しては、下記のような情報が
走査中に更新されて、撮像装置からの制御信号の制御下
にて補助メモリに書込まれる。
【0014】−フラグビットの論理値を0から1に変更
させる該当セル内の画素の位置;この位置は走査された
第1セル画素(「頂部左隅」)に対して5ビットx座標
×5ビットy座標として記憶される。 −画像特徴の重み:画像特徴が検出されたセル内の画素
数;現行の走査画像信号が該当セルを横切る度毎に順応
させる10ビットカウンタ; −画像特徴コード:このコードはハードウェアプロセッ
サによって種々の検出画像特徴に割当てられる;このコ
ードは例えば7ビットで記憶させる。 セル当りの検出画像特徴の位置及びその特性に関する情
報を記憶するための手段(2.5)はセル情報メモリも
具えており、このメモリには該当セルの最後の画素が走
査された後に論理値1を有しているフラグビットを含ん
でいる補助メモリのワードがコピーされる。これと同時
にこれらのワードは補助メモリからは消去される。行の
最終セルの最後の画素が走査し終えたら、次の水平方向
のセル行を処理することができる。このようにして走査
した各セルに対して十分に蓄積した情報をセル情報メモ
リにおける次のフリーアドレスに記憶させる。多数の用
途にとって、補助メモリは各セル行の走査後に論理値1
を有するフラグビットを持つ数個のセルの情報しか包含
しないため、補助メモリのワード長(即ち28ビット)
 に等しいワード長を有する例えば2KワードのRAM
 はセル情報メモリとして十分である。例えば、作業メ
モリ2.1 が2M個のワード、従って2K個のセルの
情報を包含し得る場合には、誤りを含む約400 個の
セルを約1600個の隣接セルと一緒に記憶させること
ができる。使用するメモリの容量選定は作業メモリのサ
イズに依存する。
【0015】セル情報メモリにはコンピュータとの通信
のために追加の機能を持たせて、書込み操作がメモリで
行われる場合に上記追加の機能によってデータをメモリ
から読取ってさらに処理し得るようにするのが好適であ
る。この場合のメモリはデュアルポートとし、又この場
合、フラグビットはセル情報メモリのファイリングの程
度を示す働きをする。なお、作業メモリはデュアルポー
トとする必要はなく、それへの書込みは比較的短い時間
で行われるため、コンピュータは読取りに十分な時間を
有する。
【0016】画像特徴が検出されたセルの位置に関する
情報を記憶する手段(2.4)はセルアドレスメモリ、
例えば2Kワード用のRAM を具えており、これには
格子内の該当セル (検出画像特徴を含むセル及びそれ
に隣接するセル)のアドレスを記憶させる。このセルア
ドレスメモも各アドレスに対してセル情報メモリにおけ
る関連するワードに対するレファレンス(セル情報メモ
リにおけるランク番号)も含んでいる。関連ワードがな
い(画像特徴を持たない隣接セル)場合には、斯かるレ
ファレンスはダミー値、例えば“0”とする。セルアド
レスメモリは作業メモリ2.1に記憶させた32×32
個の画素から成る各セルに対する格子内のセルの位置に
関する情報を含み、セル情報メモリは (検出画像特徴
を含んでいるセルが関連する場合に)検出画像特徴の位
置及び特性に関する情報を含むようになる。このように
セルアドレス及びセル情報を別々に記憶させるようにす
ると、融通性が高まり、従ってアドレスは情報を記憶さ
せるのとは異なる瞬時に記憶させることができる。この
ことは、検出画像特徴を含むセル及び隣接セルの状況も
記憶させる場合に有利であり、この場合にはセルのフラ
グビットを用いて、画像特徴を含まない隣接セルの状況
を状況発生回路(図4参照)にて決めることができる。 従ってセルアドレスの記憶は後まわしにする。この画像
特徴のない状況はポストプロセッサ1.5 にとって重
要なものであり、これは他の処理を促進する。
【0017】図4は状況発生回路を示し、これは3つの
ラインバッファBと、9つのウィンドウラッチLと、O
RゲートPとを具えている。ラインバッファには32本
のライン毎に1度書込まれ、読取りは各ライン毎に行わ
れる。この既知の回路は信号E1及びE2を決定し、こ
れらの信号は画像特徴を含んでいるセル及びこれらのセ
ルに隣接する (画像特徴を持たない) セルを記憶さ
せるのに用いられる。以後、画像特徴が検出されたセル
のことを便宜上「誤りセル」と称する。又、誤りセルに
(垂直方向、水平方向又は対角線的に)隣接すると共に
画像特徴を含まないセルのことを隣接セルと称する。回
路の入力はセルからのフラグビットで構成される。これ
らのフラグビットは、画像内で垂直方向に隣接するセル
のフラグビットがウインドウ (9個のラッチLにより
形成される)内でも垂直方向に隣接するようにラインバ
ッファBにて遅延させる。信号E1はウインドウ内のフ
ラグビットの少なくとも1 つが論理値1 となる場合
に論理値1 となる。信号E2はウインドウの中心にお
けるフラグビットと同じ論理値となる。信号E1が論理
値1を有し、且つ信号E2が論理値0を有する場合には
、ウインドウの中心におけるフラグビットに関連するセ
ルは隣接セルであると云うことになる。信号E2が論理
値1を有する場合には、ウインドウの中心におけるフラ
グビットに関連するセルは誤りセルである。これに対し
、各誤りセルのフラグビットがウインドウの中心に位置
するようになることがあり(E2=1)、そこで隣接セ
ルのフラグビットがウインドウの中心に達する場合には
、ウインドウ内の少なくとも1つの他のフラグビットの
論理値が1となるようにする必要がある(E1=1,E
2=0)。E1=1となる時には常にウインドウの中心
におけるフラグビットに関連するセルを作業メモリ2.
1 に記憶させ、且つそのセルの格子アドレスをセルア
ドレスメモリに記憶させる。信号E1及びE2は次のよ
うなタイプ符号として符号化される2ビットの2進数と
する。
【0018】11:E1 =E2=1(記憶すべき誤り
セル)10:E1 =1, E2 =0(記憶すべき隣
接セル)00:E1 = E2 =0(記憶すべき誤り
セル又は隣接セルがない) 信号E1及びE2は2つのカウンタ(図5参照)の内容
を増分させるのに用いられる。カウンタC1はE1の論
理値を加算し、従ってこのカウンタは何個の (隣接及
び誤り) セルを記憶させる必要があるか計数する。こ
の計数値はセルアドレスメモリ用のアドレスとなる。他
方のカウンタC2はE2の論理値を加算し、従って誤り
セルの個数を計数する。この計数値をマルチプレクサM
Xに供給する。マルチプレクサMXは信号”0” も受
信し、信号E2はマクチプレクサMXに対する入力選択
信号として用いられる。E2=0の場合にはマルチプレ
クサ1は値0を出力し、又E2=1の場合にマルチプレ
クサはカウンタC2の値を出力する。 従って、マルチプレクサの出力は誤りセルに関連するセ
ル情報メモリ内のワードに対する基準数を制定する。こ
の基準数を前記タイプ符号及びセルの格子座標と一緒に
セルアドレスメモリのデータ入力端子に供給する。この
セルアドレスメモリにおける2Kワードはこの場合33
ビットワードである。このセルアドレスメモリにもコン
ピュータとの通信のために追加の機能を持たせて、書込
み操作がメモリにて行われる場合でもメモリからさらに
処理するためのデータをコンピュータが読取れるように
するのか好適である。これがため、メモリはデュアルポ
ートとなる。
【0019】作業メモリ2.1 は例えば512K8ビ
ットワードを記憶することができる。32×32個の画
素から成るセルは1024個のアドレス位置を具えてい
るアドレスブロックに記憶させる。このようなブロック
は512 個ある。この場合、作業メモリに対するアド
レスビット数は19である。マルチ画像ライン遅延装置
にて遅延させた画像信号を記憶させる必要のある個所の
アドレスは、少なくとも画像特徴が検出されたセルを作
業メモリに記憶するための手段 (2.3)により発生
させる。この手段は、種々の誤り領域からの画像データ
を混ぜ合わせて走査し得るように画像信号が線順次で得
られる場合でも、各該当セル(誤りセル又は隣接セルが
作業メモリにコヒーレントに記憶されるようにする。上
記手段2.3 は、ラインバッファとして作用するラン
ダムアクセスメモリを具えており (図6参照)、この
メモリには該当する数のセルを記憶させる。これは次の
ようにして行なう。記憶させるセルに対するセル番号(
図5のカウンタC1から到来する) はラインバッファ
に書込み、他のセルに対してはダミー値” 0”をライ
ンバッファに書込む。セル番号は32本の画像ラインに
対してラインバッファに保有される。ラインバッファに
書込まれたセル番号は32個の選択画素に対してはその
ままである。
【0020】前述した手段2.3 は図6に示すように
構成することができる。カウンタ6.1 は32個の画
素 (32個のクロックパルス) 毎に1つのパルスを
アドレスカウンタ6.2に供給する。カウンタは各画素
ラインの後にリセットされる。アドレスカウンタ6.2
 は1,024 個の9ビットワードを収容できるライ
ンバッファ6.3 にアドレスビットを供給する。カウ
ンタ6.4 は図5に示したカウンタC1と同じもので
ある。このカウンタはフラグビットにより誤りセル及び
隣接セルを例えば512 個の最大数まで計数する。こ
のカウンタは各画素毎にリセットされる。マルチプレク
サ6.5は、カウンタ6.4 の内容が増分された際に
カウンタ6.4 からのセル番号をラインバッファに供
給する。カウンタ6.4 の内容が増分されない場合に
は、マルチプレクサはラインバッファにダミー値” 0
”を供給する。書込みパルス発生器6.6 は書込みパ
ルスをラインバッファ6.3 に供給する。この書込み
パルスはカウンタ6.4 からの遅延トリガパルスであ
り、これはカウンタ及びマルチプレクサにより生ずる遅
延をなくすようにする。従って、ラインバッファ6.3
 はアドレスとしての正しい番号をアドレスメモリ6.
9 に供給し、これらは作業メモリに供給されるように
ラッチされる。書込みアドレスレジスタ6.9 は例え
ば3状態タイプのものとし、これには読取アドレス用及
び表示アドレス用の適当なレジスタを設ける。これらの
レジスタの一方が選択される場合には、他方のレジスタ
は選択されなくする。
【0021】行カウンタ6.7 及び列カウンタ6.8
 は表示画像データの記憶用セル内の座標値をアドレス
レジスタ6.9 に供給する。作業メモリからのセルを
コヒーレントに表示するためにコンピュータはセルアド
レスメモリから必要な情報を抽出する。画像特徴が検出
されたセル及びこれらのセルに隣接するセルを表示装置
に表示させるアドレスを発生させるための任意選択手段
2.6 は表示装置と作業メモリとの間を結合させる。 これは例えば、コンピュータが表示すべきセルの番号を
書込んであるルックアップテープル (LUT)を用い
て行なわれる。上記手段2.6 はこの場合LUT の
正しいアドレッシングを制御する。
【図面の簡単な説明】
【図1】本発明による画像蓄積装置を具えている画像処
理装置を示すブロック図である。
【図2】本発明による画像蓄積装置を示すブロック図で
ある。
【図3】誤り個所を含むプリント回路板の画像を示す図
である。
【図4】四囲の状況を発生する回路を示すブロック図で
ある。
【図5】本発明による画像蓄積装置の一部の構成を示す
ブロック図である。
【図6】本発明による画像蓄積装置の他の部分の構成を
示すブロック図である。
【符号の説明】
1.1   撮像装置 1.2   ハードウェアプロセッサ 1.3   マルチ画像ライン遅延装置1.4   画
像蓄積装置 1.5   ポストプロセッサ (コンピュータ)2.
1   作業メモリ 2.2   格子生成手段 2.3   画像特徴が検出されたセルを作業メモリに
記憶させる手段 2.4   画像特徴が検出されたセルの位置に関する
情報を記憶する手段 2.5   画像特徴の位置及びその特性に関する情報
を記憶する手段

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  作業メモリを具えており、且つ撮像装
    置によりライン順次で供給される画素から成る画像信号
    中の画像特徴を検出するプロセッサからトリガデータを
    受信するのに適し、コンピュータによって前記トリガデ
    ータ及び画像データをさらに処理するために、撮像装置
    からの画像信号を遅延するマルチ画像ライン遅延装置か
    らの画像データを受信するのにも適している画像蓄積装
    置であって、均一の大きさのマルチ画素セルの格子を生
    成する手段、少なくとも画像特徴が検出されたセルの画
    像情報を作業メモリに記憶する手段、前記格子内のセル
    の位置に関する情報を記憶する手段及び1セル当りに検
    出された画像特徴の位置及び特性に関する情報を記憶す
    る手段も具えていることを特徴とする画像蓄積装置。
  2. 【請求項2】  前記少なくとも画像特徴が検出された
    セルの画像情報を作業メモリに記憶するための手段が、
    前記セルに隣接するセルの画像情報を記憶するのにも適
    し、前記格子内のセルの位置に関する情報を記憶する手
    段が、これら格子内のセルに隣接するセルの位置に関す
    る情報を記憶するのにも適するようにしたことを特徴と
    する請求項1に記載の画像蓄積装置。
  3. 【請求項3】  画像特徴が検出されたセル及びこれら
    のセルに隣接するセルも表示装置に表示するためのアド
    レス発生手段も具えるようにしたことを特徴とする請求
    項1又は2に記載の画像蓄積装置。
  4. 【請求項4】  1セル当りに検出された画像特徴の位
    置及び特性に関する情報を記憶する手段が、データを読
    取るためにコンピュータと通信する追加の機能を有する
    ようにしたことを特徴とする請求項1〜3のいずれか一
    項に記載の画像蓄積装置。
  5. 【請求項5】  画像特徴が検出されたセルの格子内の
    位置に関する情報を記憶する手段が、データを読取るた
    めにコンピュータと通信する追加の機能を有するように
    したことを特徴とする請求項1〜4のいずれか一項に記
    載の画像蓄積装置。
  6. 【請求項6】  撮像装置、ハードウェアプロセッサ、
    マルチ画像ライン遅延装置、コンピュータ及び請求項1
    〜5のいずれか一項に記載の画像蓄積装置を具えている
    画像処理装置。
JP03310792A 1990-11-28 1991-11-26 画像蓄積装置及びこれを具える画像処理装置 Expired - Fee Related JP3132771B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9002593A NL9002593A (nl) 1990-11-28 1990-11-28 Beeldopslaginrichting, alsmede beeldverwerkingsinrichting voorzien van de beeldopslaginrichting.
NL9002593 1990-11-28

Publications (2)

Publication Number Publication Date
JPH04290176A true JPH04290176A (ja) 1992-10-14
JP3132771B2 JP3132771B2 (ja) 2001-02-05

Family

ID=19858044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03310792A Expired - Fee Related JP3132771B2 (ja) 1990-11-28 1991-11-26 画像蓄積装置及びこれを具える画像処理装置

Country Status (6)

Country Link
US (1) US5465306A (ja)
EP (1) EP0488441B1 (ja)
JP (1) JP3132771B2 (ja)
DE (1) DE69128874T2 (ja)
IL (1) IL100140A (ja)
NL (1) NL9002593A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969418A (en) * 1997-12-22 1999-10-19 Ford Motor Company Method of attaching a chip to a flexible substrate
DE19953741C1 (de) * 1999-11-09 2001-10-25 Krones Ag Vorrichtung und Verfahren zur optischen Inspektion
EP1338129B1 (en) 2000-09-02 2006-11-29 Emageon, Inc. Method and communication module for transmission of dicom objects through data element sources
TW200905661A (en) * 2007-07-27 2009-02-01 Coretronic Corp Interface apparatus and method for writing extended display identification data

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139241A (ja) * 1982-02-10 1983-08-18 Toshiba Corp 画像メモリアクセス方式
US4606066A (en) * 1982-09-09 1986-08-12 Hitachi, Ltd. Programmable image processor
US4953229A (en) * 1984-02-16 1990-08-28 Konishiroku Photo Industry Co., Ltd. Image processing apparatus
JPS6115343A (ja) * 1984-06-29 1986-01-23 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 集積回路の光学的検査解析方法
NL8500172A (nl) * 1985-01-23 1986-08-18 Philips Nv Beeldverwerkingsinrichting voor het op echte-tijd basis bewerken en herkennen van tweedimensionale beelden, en beeldverwerkingssysteem bevattende tenminste twee in serie verbondene van zulke beeldverwerkingsinrichtingen.
US4707734A (en) * 1985-06-17 1987-11-17 The Perkin-Elmer Corporation Coarse flaw detector for printed circuit board inspection
JPS6247786A (ja) * 1985-08-27 1987-03-02 Hamamatsu Photonics Kk 近傍画像処理専用メモリ
DD251847A1 (de) * 1986-07-31 1987-11-25 Zeiss Jena Veb Carl Verfahren und anordnung zum bildvergleich
US4991109A (en) * 1986-08-28 1991-02-05 Hughes Aircraft Company Image processing system employing pseudo-focal plane array

Also Published As

Publication number Publication date
DE69128874D1 (de) 1998-03-12
EP0488441A1 (en) 1992-06-03
US5465306A (en) 1995-11-07
JP3132771B2 (ja) 2001-02-05
IL100140A (en) 1996-01-19
DE69128874T2 (de) 1998-07-30
NL9002593A (nl) 1992-06-16
IL100140A0 (en) 1992-08-18
EP0488441B1 (en) 1998-02-04

Similar Documents

Publication Publication Date Title
CA1122696A (en) Image rotation apparatus
JPS6049391A (ja) ラスタ走査表示システム
US4326202A (en) Image memory device
CN111340835A (zh) 基于fpga的视频图像边缘检测系统
JP3132771B2 (ja) 画像蓄積装置及びこれを具える画像処理装置
JP2768361B2 (ja) 画像フレームメモリのデータ入出力方式
JP2839578B2 (ja) イメージデータ入力処理装置
JP2753349B2 (ja) 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置
KR0173246B1 (ko) 고속 이진 영상 프로젝션 처리장치
JPS58129473A (ja) メモリ制御方式
JPS61239380A (ja) 二次元配列メモリのアドレス発生回路
JP2962148B2 (ja) 画像処理装置
JPS5983454A (ja) フオ−ムパタ−ン発生装置
JPS61109182A (ja) 画像処理装置
JPH0371326A (ja) 画線付加装置
JPS6391691A (ja) ヒストグラム表示装置
JPH01162482A (ja) 画像入力装置
JPH02206088A (ja) 画像メモリ装置
JPH02224077A (ja) 原画のヒストグラムデータ収集装置
JPH0670794B2 (ja) パターン検出装置
JPH03222574A (ja) 画像拡大方式
JPH08159983A (ja) 表面欠陥検査装置
JPH03220879A (ja) ビデオ信号発生用パイプライン構成
JPH0560634B2 (ja)
JPH05101171A (ja) 画像入力装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001031

LAPS Cancellation because of no payment of annual fees