JPH03220879A - ビデオ信号発生用パイプライン構成 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本明細書は、１９８９年９月２２日の米国出願箱０７７
４１１．０７６号明細書の部分の継続である。本発明は
、テレビジョンスタジオおよび放送施設で使用され、テ
レビジョンディスプレイで提示されるための英数字およ
びその他の記号を表すビデオ信号を発生させる文字発生
器のような特別な効果を有するビデオ装置に関する。記
号発生器の設計の目的は、単純な文字および数字より複
雑である記号を提供できるようにすることと、記号の位
置および色を変えることその他特別な効果を生成するた
めディスプレイ内の記号を処理することができるように
することである。これらの目的を達成するために、記号
発生器はビデオ信号情報或いはビデオ信号を非常に速く
発生しおよび変形しなければならない。

（従来の技術および発明が解決しようとする課題）現在
の記号発生器の一般的な設計方法では、フレームバッフ
ァを利用して記号を処理するか或いはビデオ信号を更新
している。フレームバッファは、テレビジョンディスプ
レイスクリーン或いはラスターの別々のディスプレイ位
置それぞれに関する録画データのための別の記憶位置を
含む。フレームバッファの設計は、ビデオ信号を提供し
および更新するために処理する非常に大量のデータを必
要とする。フレームバッファシステムは、変更されるべ
きビデオ画像の部分を表し、ベクトルを作り出し、所望
されたディスプレイパターンを備えたフレームバッファ
のメモリブロックを満たす動くデータのブロックによっ
て動画を得る。複雑な電子技術が、画像のそれらの部分
を表すフレームバッファ内の変更されるべきディスプレ
イの部分を確認しブロックと処理するために必要とされ
る。

画像の各フィールドのすべての部分を表す完全なビデオ
信号を再生し、そしてそれによって１つのフィールドか
ら次のフィールドへ変更されるべきビデオ信号データの
ブロックの特定の部分を確認するためのフレームバッフ
ァシステムの必要を回避するであろうパイプラインシス
テムを設計するための努力が、従来行われてきた。従来
為されてきた努力は、フレームバッファシステムで処理
されねばならないデータの量を減少させるため記号境界
（ｓｙｍｂｏｌ　ｂｏｕｉｎｄａｒｉｅｓ）の使用を含
む。その努力は成功せず、そして結果として実際の商品
にはならなかった。フレームバッファおよび従来のパイ
プライン設計の両者の能力は、ダイナミ・ツクディスプ
レイ特性と、ビデオ信号データが取扱われる速度と、処
理されるために必要とされるデータの量と、提供され得
る特別な効果の範囲と、記号の動きと、そして出力画像
内の歪みの回避とに関して限定されてきた。

［発明の構成］ （課題を解決するための手段） 本発明の記号発生器は、カラーパレ・ノドに対するアド
レス信号を発生しおよび提供することによってビデオデ
ータ信号を発生する処理ステージの一連のパイプライン
、或いは操作者がビデオ信号に含めたいと所望するビデ
オ信号データ或いはＲＧＢおよびキー値を予め搭載され
た等価のルックアップメモリから構成される。ここで示
されるような記号発生器は、所望されたディスプレイ内
の位置とは無関係の境界座標を算定し、および境界内に
含まれた領域の左の縁か或いは右の縁かのいずれかに沿
っである境界点を確認するようなｃｐｕマイクロプロセ
ッサを有する。Ｃｐｕは制御パラメータと共にいろいろ
な操作者が選択したこの情報を、ステージされた信号処
理回路に対して提供する。処理回路は左右の境界の確認
を維持し、そして信号を個々の左／右の境界点に対して
印加し、カラーパレットからのビデオデータ信号の制御
出力に提供される合計されたアドレス信号を発生する。

合計されたアドレス信号はパイプラインシステムの要求
の処理を簡易化する。信号は個々のアドレス信号を合計
された信号の値を増加するために左の境界に印加するこ
とによって形成され、そして右の境界に対する個々のア
ドレス信号は合計された信号の値を減少させるために印
加される。

処理パイプラインは、分離された垂直分類器と境界発生
器と水平分類ステージとを具備する。これらのステージ
は、各フィールドに対する境界の位置によるビデオ信号
内のすべての境界に対してアドレス信号を発生しおよび
分類する。垂直分類器ステージは、連続する境界ライン
の左右の点を分類するために構成される。その左右の点
は、左／右の境界の対としてディスプレイラスターの同
一の水平走査ライン上に来る。水平分類ステージは、パ
ラメータメモリからの読出しを制御するためおよび迅速
な水平分類を提供するために直列に接続された２つのア
ドレスメモリを含む。演算において、第１のメモリ内の
個々のビットは第２のメモリ内のメモリ位置或いはレジ
スタを指示する。

その結果それらは、走査ラインに沿った異なった境界点
に対するデータを含むパラメータメモリ内のレジスタに
対する適切な水平順位に分類されたアドレスを含む。境
界バッファメモリはパイプライン内に含まれ、システム
全体の能力を増加させおよびより複雑な画像の処理を可
能にし、そしてその他のものも取扱うことができる。境
界メモリは１つのフィールドのメモリであり、分類され
た境界座標と各ビデオディスプレイフィールドに対する
各境界に関連した充填パラメータとを収集する。

（実施例） 第１図は、出力ディスプレイ内の所望された位置に配置
された操作者によって選択された記号を表すビデオ信号
を提供するための記号発生器ｌＯを示す。発生器ＩＯは
、選択された記号の境界のラインセグメント或いは座標
点を発生するためのｃｐｕ１２と、ディスプレイ内のｙ
軸或いは走査ライン位置による記号を分類するための垂
直分類器１４と、ディスプレイ座標或いはｃｐｕによっ
て算定された境界座標点の所望されたディスプレイ内の
位置を提供するための境界発生器１Ｂと、水平方向の境
界座標或いはディスプレイの走査ラインに沿った順序を
分類するための水平分類器１８と、所望されたディスプ
レイを表すビデオ出力信号を提供するためのカラーパレ
ット２０とを具備している。

ＣＰＵ−記号座標の算定 ｃｐｕは、それらの境界の形を表示する方程式からの選
択された記号の境界を含むラインセグメント或いは点の
座標を算定するようにプログラムされた一般用マイクロ
プロセッサを備えている。

文字および数字に対して、座標は一般に字体（ｆｏｎｔ
）座標と呼ばれ、方程式は字形（ｔｙｐｅｆａｃｅ）方
程式と呼ばれる。このような方程式の例は、ベジアー（
Ｂｅｚｌｅｒ）曲線方程式、円錐曲線方程式、および−
次或いは直線方程式（ベクトル）を含む。

第１Ｏ図および第１１図は、２つの記号Ｓ１およびＳ２
の境界座標の算定をベジア一方程式を使用して示してい
る。特別の曲線或いは境界は４つの制御点の組に゛よっ
て決定される。その内の２つは曲線の始めと終りの点を
確認し、その２つの制御点はそれらの終端点の間の曲線
を特性づける。曲線或いは境界に沿った点の座標は、こ
れらの制御点を適切な値に設定することによって、およ
び下記のベジア一方程式内のパラメータを始めの点Ｏと
終りの点１との間に変化させることによって、算定され
る。

Ｘ−ｘ−（１ｔ）’　　＋３ｘｂ　　（１ｔ）２　ｔ＋
　３ｘｃ　　ｔ　２　（１ｔ）＋Ｎａ　　ｔ　３ここで
、 （ｘ　ａ　、　　ｙ　ａ　）−曲線の始めの点（Ｘｂ　
＋　ｙｂ　）　、（Ｘｃ　、　Ｘｃ　）−制御点（Ｘａ
、ｙａ）−曲線の終りの点 Ｑ＜ｔ＜１ ＣＰＵによって算定されたラインセグメント或いは境界
の座標は各記号に対して特定のものであり、ディスプレ
イ内の記号の企図された位置とは無関係である。これら
の算定された座標は、ここでは区切りボックス座標（ｂ
ｏｕｎｄｉｎｇ　ｂｏｘ　ｃｏｏｒｄｉ−ｎａｔｅｓ　
）と呼ばれている。その中で値を整合された区切りボッ
クス整合システムの分解能は、テレビジョンディスプレ
イの分解能に対応して算定される。整数Ｘは、テレビジ
ョンディスプレイラスターの平行ラインに沿って配置さ
れた個別のディスプレイ位置の間の間隔に対応するユニ
ットで幅を規定する。整数ｙは、ディスプレイの走査ラ
インの間の間隔に対応したユニットで高さを規定する。

第１１図は、図示するために比率を拡大した区切りボッ
クス座標を示す。各正方形は、ディスプレイの個々の画
面素子或いは画素（ｐｉｘｅｌ　）を表す。画素という
用語は、この明細書ではテレビジョンディスプレイスク
リーン或いはラスターの個々のディスプレイ位置を指示
するのに使用されている。適切な関係においてその用語
はまた、ラスター点或いはディスプレイ位置から提供さ
れる出力を表すビデオカラー信号の部分或いは範囲をも
指示する。

ＣＰＵ−格付けおよび分類 座標の算定に加えて、ｃｐｕはまた予めプログラムされ
たロジックによる境界座標を格付けしおよび分類する。

格付けに関して、ｃｐｕは整理数を記号の各境界ライン
に割り当てる。この数はラインによって形成される完全
なライン或いは輪郭に応用され、それ故にここでは輪郭
と呼ばれる。

第１１図に示される記号Ｓ１は２つの閉じられた輪郭ラ
インを含み、そのラインには輪郭１および２が与えられ
ている。境界或いは輪郭は各記号に対して特有である。

記号Ｓ２は１つの閉じられた輪郭境界ラインによって形
成されている。この輪郭は輪郭１を割り当てられる。輪
郭は操作者が選択した各記号に対するカラー計画と共に
使用され、記号の位置或いは各境界内の領域に対してカ
ラーパレット２０によって提供されるビデオ信号のカラ
ー値を決定するカラーアドレスを発生する。

ｃｐｕは、右か或いは左かのいずれかのような、或いは
換言すれば境界内に含まれた領域の右か或いは左かの縁
を規定するような各境界の範囲或いは座標を確認する。

縁は、各走査ラインに対するＸ座標値を読むことによっ
て左か或いは右かに定められる。第１２図の“Ｗ°型の
記号Ｓ３によって示されるように、１つの境界ライン或
いは輪郭はいくつかの異なった右の範囲と左の範囲とを
有することができる。走査ラインに沿った左のほとんど
の境界点は左の境界であり、次は右、その次は左、等の
ようになる。各閉じられた輪郭境界の側部或いは縁は、
記号内の他のいかなる境界にも関せずに、左か或いは右
かに定められる。例えば形Ｓ１の境界輪郭１の向い合っ
た側部は、境界１によって形成された領域内の境界輪郭
２の存在に関せずに、その境界の周囲を走査する際に左
および右として規定される。左／右の境界は、同一の輪
郭に属する６対を備えた境界の対の中へ収集される。

境界がディスプレイされる記号内の開口部或いは孔を形
成するように予め選択されており見る人が記号のその部
分の後部の背景を観察するようなとき、輪郭の側部或い
は縁の左／右の指定は反転される。このタイプの記号の
例として文字“Ｏ”が挙げられる。もし記号Ｓ１が正確
な文字“Ｏ“であるので“０”の後部の背景が輪郭領域
２で示されるならば、左の側部或いは縁（第１１図で左
とされるような）は右と指定され、右側（と示された）
は境界発生器ｌＯの引き続くステージを通して処理する
ために左と指定される。左／右の指定が孔の開けられた
輪郭に対して適切に適用された後で、これらの輪郭に対
する境界の対は他のすべての輪郭と同様にシステムを通
して収集および処理される。

ｃｐｕはまた、算定されたラインセグメント或いは座標
を垂直な或いはｙ軸の順位の各記号に対して分類する。

分類は、記号の各輪郭点のｙ座標値を読むことによって
達成される。この垂直分類は各記号に対して特定であり
、他のいかなる記号にも関係なく、そして操作者が記号
を配置することを選択できるようなディスプレイ内の位
置のような他の要因を反映しない。分類は、１つ以上の
輪郭を含む独立した各記号の輪郭を混合する。すなわち
、１つの水平走査ライン上の記号のすべての輪郭のすべ
ての座標点は、次のライン上の点をリストする前に共に
１群にまとめられる。

ＣＰＵ−操作者のディスプレイパラメータの選択 操作者の選択に応じて、ｃｐｕは所望されたラスターデ
ィスプレイ内の各記号に対する基準点の位置或いはＸお
よびｙ座標を提供する。各記号に対するこの基準点の位
置は、テレビジョンディスプレイ内の上方の左側のすみ
の位置或いは上段の左の区切りボックスの画素を確認す
る。さらに特に、記号発生器１０は見る人に対してビデ
オディスプレイを提示するための装置は有さないがその
代わりにデイスプレイ装置による使用に対してビデオデ
ータ信号を発生するので、基準点位置信号は、その記号
を表すシステムによって提供されたビデオデータ信号の
位置或いは部分を決定する。左および右という用語は、
ディスプレイスクリーンの上方の左側のすみで始まって
走査し、そして上段から下段へと連続する水平なライン
に沿ったスクリーンを左および右から横断して走査する
ディスプレイラスターによるビデオ技術の標準的な慣習
によってここで使用される。基準点の値は限定されず、
そして画素と整列されるか或いは横断する或いはＸかｙ
かの方向の画素の間にあって分かれているかのディスプ
レイラスター上の任意の点に対応することができる。

ｃｐｕはまた、操作者が選択した輪郭に加えられる各記
号に対するカラー計画を提供して、発生器ＩＯによって
提供されるビデオ信号のカラー値を決定するカラーポイ
ンタ或いはアドレスと、そしてその記号に対する記号パ
ラメータを含む境界発生器１６内の最初のメモリ位置或
いは開始点を確認する記号ネームと以降呼ばれる数とを
提供する。

演算において、基準点の位置はその記号に対する信号情
報の記号発生器ｌＯによって提供された出力ビデオデー
タ信号内の位置を決定し、それ故にデータ信号がディス
プレイ装置に印加されるときに出力ディスプレイ内の記
号の位置を決定する。

基準は変化され、記号を動かし或いは記号を連続するフ
レーム内の異なった位置におくようにする。

カラー計画は変化され、記号のカラーを変える。

記号ネームは垂直分類器１４内で使用され、以下に記載
されるように垂直分類の際に各走査ラインに対する記号
パラメータを配置する。

垂直分類器 垂直分類器１４は、選択された記号パラメータをｃ　ｐ
　ｕ　１２から受信するための記号メモリ２４と、境界
発生器１６内の位置に対するメモリアドレスのシーケン
スを発生することによって、境界発生器に走査ライン上
の記号に対する出力パラメータを出力させるような各走
査ラインに対して垂直分類を提供するためにそれらのパ
ラメータを使用するための分類ハードウェア２Ｂとを具
備している。記号メモリ２４は２つのメモリ或いはレジ
スタの組２８および３０から構成される。メモリ３０は
メモリ２８の延長である。これらのメモリは、それらが
異なった位置に伝送されそしてビデオ出力信号を発生す
る際に異なって使用される異なった記号パラメータを受
信するという内容の記載を容易にするために別々に示さ
れている。メモリ２８は、ディスプレイ内に含まれる各
記号に対するディスプレイ基準点のネーム、高さ、およ
びｙ座標を受信する。メモリ３０はカラー計画および基
準点のＸ座標を受信する。

分類ハードウェア２６は第４図により詳細に示されてい
る。このハードウェアは走査ライン上に含まれる各記号
に対して記号メモリ２８にアクセスするための分類メモ
リ３２と、走査ラインに対する記号パラメータを含む境
界発生器内のアドレスを指示する或いは導くような出力
を提供するためにそれらの基準パラメータを使用するた
めの境界ポインタ計算器とを有する。分類メモリ３２は
、リストヘッドメモリ３Ｂと、リンクリストメモリ３８
とデータルータ４０とを備えている。ルータ４０は、適
切な制御信号の受領に応じて下記に記載されるように別
に選択されたパスに沿って信号を伝送するためのゲーテ
ィングロジックに含まれる。メモリ３６および３８はル
ータ４０を通して相互連結され、走査ライン上に含まれ
る各記号に対する基準ノくラメータを含む記号メモリ２
８の位置或いはレジスタに対するディスプレイの各走査
ラインに対する結合されたリスト或いはアドレスのチェ
ーンを形成する。

メモリ２８へのアドレスの相互連結成いは結合されたリ
ストは、第５図から最も良く理解され得る。

リストヘッドメモリ３６の各レジスタはテレビジョンデ
ィスプレイの１つの走査ラインを表す。リストヘッドメ
モリ３６のレジスタに搭載された数は、リンクリストメ
モリ３８と記号メモリ２８の両者のアドレスを形成する
。リンクリストメモリ３８内のエントリーは、記号メモ
リ２８とリンクリストメモリ３８の他のアドレスの両者
のアドレスを形成する。

下記で明白になるであろうように、このアドレスする計
画は２つのアドレスするレジスタがリスト或いはアドレ
スの変化を提供することを可能にするが、多くの記号が
一方の走査ライン上に含まれ得る。

第５図は分類および記号メモリのレジスタ内の最初のエ
ントリーを示す。記号メモリ２８の各レジスタは１つの
記号に対する基準パラメータ、すなわち記号ネームと、
高さと、および所望されたディスプレイ内の選択された
基準位置のｙ座標とを含む。これらのエントリーはメモ
リ２８内になんらかの特定の順位で配置或いは分類され
る必要はない。垂直分類器１４は、記号メモリ２Ｂ内の
パラメータの順位か或いは値かを変えることなく記号パ
ラメータを分類する。各記号に対する記号メモリ２８内
のレジスタアドレスは、その記号に対する基準点位置の
ディスプレイ走査ラインに対応するリストヘッドメモリ
３６のレジスタ内に搭載される。第５図は、第２図で示
されたディスプレイのための搭載或いはエントリーを表
す。第２図では、記号Ｓ１に対する基準点は走査ライン
１上にあり、記号Ｓ２に対する基準点は走査ライン２上
にある。

記号メモリ２８内のこれらの記号のアドレスは、それ故
にリストメモリ３６のレジスタ１および２にそれぞれ搭
載される。

リストヘッドメモリ３６およびリンクリストメモリ３８
の個々のレジスタ内のエントリーの値は、垂直分類中に
以下のように変化されおよび更新される。１つのアドレ
スのみが、メモリ３Ｂおよび３Ｂの個々の各レジスタ内
に含まれることができる。付加的な記号がライン上に配
置されるとき、既に走査ラインに対するメモリ３６のレ
ジスタ内にあるアドレスはリストヘッドメモリ３６に加
えられた新しいエントリーの記号メモリ２８内のアドレ
スと同一であるリンクリストメモリ３８内のアドレスに
向かって進行する。この記号アドレスの進行は、各走査
ライン上のすべての記号に対するリンクリストを創設す
る。ゼロがリストヘッドメモリ３６内にエントリーされ
、リンクリストメモリ３８は別の走査ラインに対してリ
ンクされたリストで終了する。

分類中にレジスタが到達されるときにもしリストヘッド
メモリ３６のレジスタ内にゼロエントリーがあるならば
、そのレジスタによって表される走査ラインに対する記
号メモリ２８から読み出されるであろう。結合されたア
ドレスのチェーンの端部でのリンクリストメモリ３８内
のゼロは、その走査ラインに対するメモリ２８の読み出
しを終了させる。

演算において、分類メモリ３２は、境界ポインタ計算器
３４に対する走査ライン上にあるリンクされたリストに
よって指示される各記号に対する基準点のネーム、高さ
、およびｙ座標を提供する。計算器３４はこれらの数を
使用して、記号発生器１６内のメモリ位置にポインタを
提供する。各記号に対するポインタはプラスの記号ネー
ムを走査されるラインの記号内への深さ或いは距離に等
しい。深さは、記号基準点のｙ座標酸いは走査ラインを
瞬時の走査ラインから減するような合算素子４２によっ
て提供される。もし深さが記号の高さ或いは記号の走査
ラインの総数以下であるならば、コンパレータ４４は、
ルータに直接向けられて、次のラインに対するリンクさ
れたリストに記号に対するアドレスを加え、或いはエン
トリーをリストヘッドメモリ３６の次のレジスタへ進め
そして任意の先行するエントリーをリンクリストメモリ
３８へ進めるようなデータルータ４０に、出力を提供す
る。例えば、記号Ｓ１およびＳ２は両方共第２図の走査
ライン２上に現れる。走査ライン１の完了後、ラインｌ
はリストヘッドメモリ３６のレジスタ２に入力され、ラ
イン２はリンクリストメモリ３８のレジスタ１に進めら
れるであろう。

境界発生器 境界発生器１６は、企図されたディスプレイ内の垂直位
置によって分類された左／右の座標にｃｐｕによって提
供される各記号に対する右の境界の対を変換するための
境界メモリ５０と、ビデオ出力信号によって表される記
号の各輪郭に対して選択されたカラーを含むカラーパレ
ット２０内のアドレスを確認するために下記に記載され
たように使用されるカラーポインタ或いはアドレスを提
供するためのカラー計画メモリ回路５２とから構成され
る。境界発生器１Ｂは第６図および第７図に示されてい
る。境界メモリ５０は、区切りボックスを備えたｃｐｕ
によって境界座標の対とｃｐｕによって計算された各記
号に対する輪郭を搭載される交差リストメモリ５４から
構成される。各記号に対するパラメータは、境界発生器
に供給される前にそして交差リストメモリ５４の連続的
なレジスタ或いはブロック内へ分類された順位で一緒に
搭載される前に、ｃｐｕによって分類される。各記号に
対するすべてのエントリーが規定されたブロック内で一
緒に保持される限りは、異なった記号は任意の順位でメ
モリ５４内に搭載されることができる。

交差リストメモリ内の記号の配置は必要なく、般にいか
なる空間的な或いは他の分類をも表さないであろう。各
記号に対する境界パラメータは、異なった記号が加えら
れる或いは出力信号から削除されるように利用できるい
かなるメモリ範囲にも搭載される。第７図に示されたパ
ラメータは第１１図の記号Ｓ１およびＳ２に対するもの
である。

第７図に示された記号およびライン（Ｓ、Ｌ、）の指定
はリストされた数値の理解の際に補助のために提供され
、そしてメモリ内に記憶されたデータを表さない。

境界メモリ５０はまた、交差リストメモリ５４内の位置
に対するポインタ或いはアドレスを記憶するためのライ
ンインデックスメモリ５６を有する。区切りボックス座
標のｙ値を読んだｃｐｕは、記号の各ラインに対する１
つのポインタをラインインデックスメモリ５Ｂの連続す
るレジスタ内へ搭載する。これらのポインタは、記号の
各ラインに対する境界値を含む交差リストメモリの第１
のアドレス或い（ルジスタを確認する。第１１図の記号
Ｓ１は６つのラインを有し、記号Ｓ２は４つのラインを
有する。ラインインデックスメモリ５６内の６つのレジ
スタは、記号Ｓ２の６つのラインに対する第１のエント
リーを含むレジスタに対するボイニタを有する。７から
１０のレジスタは、交差リスＩメモリ５４内の記号Ｓ２
の各ラインに対する第１σエントリーのアドレスを含む
。ｃ　ｐ　ｕ　１０はまた会ラインに対する最後のエン
トリー内のビットを１め設定し、読み出しを制御する。

演算においてｊ直分類器１４は、所定の走査ライン上の
各記号に第するパラメータの第１の対を含む交差リスト
メモリ５４内のレジスタに対するアドレスを含むような
ラインインデックスメモリ５６の位置或いはレジスタに
、走査ライン順位内のアドレスのシーケンスを提供する
。交差リストメモリ５４から伝送されたＸ座標は、各記
号に対する基準点のＸ位置をそれらの座標に加えて企図
されたディスプレイ内の各素子のＸ座標を提供するよう
な合算素子５８および６０に提供される。

カラー計画メモリ回路５２は、操作者によって所望され
たカラー計画によって決定された数をｃｐｕによって搭
載されたメモリ６２と、各境界に対する輪郭を垂直分類
器１４の記号メモリ３ｏから受信されたその記号に対す
るカラー計画に加えるような加算素子６４とを有する。

素子Ｂ４によって提供された合算された数は、メモリ６
２からの出力信号の値を決定するカラー計画メモリ６２
に対するアドレスである。カラー計画メモリ６２は、も
し加算器６４によって提供された合算信号が直接使用さ
れてメモリ６２とは無関係のカラーパレット２０に対す
るアドレスを発生するならば、操作者がそれよりもより
複雑なカラー計画を選択することと、より容易に記号の
カラーを変化させることを可能にする。

水平分類器 水平分類器１８は、パラメータメモリ６Ｂと、各走査ラ
インに沿った位置或いはＸ軸の値によるカラーポインタ
を分類するための分類ハードウェア６８と、左の境界で
カラーポインタの値を増加させそして右の境界で値を減
少させるための充填発生器７０と、次のフィールド内の
遅延および提示のための各フィールドに対する、パラメ
ータメモリ６６によって提供された座標値と充填発生器
７０によって提供されたカラーポインタとを記憶する境
界バッファ７２とから構成される。この１フイールドの
遅延は時間平均を可能にするので、発生器は、テレビジ
ョン水平ライン間隔内で処理されることができるよりも
多くのいくつかの走査ライン上の境界を含む画像を表す
信号を発生することができる。

第８図は、パラメータメモリ６６と分類ハードウェア６
８とをより詳細に示している。分類ハードウェアは、境
界発生器１６から左右の境界座標を受信し、それらをパ
ラメータメモリＢ６とエントリーマツプメモリ７Ｂとリ
ストヘッドメモリ７８とに提供するようなマルチプレク
サ７４を有する。パラメータメモリ６６内に記録された
境界の左／右の指定は、右の境界を偶数のレジスタ内へ
そして左の境界を奇数のレジスタ内へ搭載することによ
って維持される。メモリ７Ｂおよび７８はそれぞれ、ビ
デオディスプレイラスターの走査ラインの各ディスプレ
イ位置或いは画素に対する１つのメモリ位置を含む。

メモリ７８はビットメモリである。各ビットはリストヘ
ッドメモリ７８内の対応するアドレスレジスタを表す。

パラメータメモリ６６内へ搭載された各カラーポインタ
に対して、ビットは走査ラインに沿ったそのカラーポイ
ンタのＸ位置に対応するマツプ７６内に設定され、そし
てカラーポインタを受信するメモリ６６の位置或いはレ
ジスタは、メモリ７Ｂ内に設定されたビットに対応する
メモリ７８の位置或いはレジスタ内に記録される。

信号をメモリ７６および７８の適切な位置の中へ搭載す
ることは、アドレスする信号としてパラメータメモリ６
Ｂ内へ搭載されたすべてのカラーポインタに対する境界
点のＸ座標位置をエントリーマツプ７６およびリストヘ
ッドメモリ７８に提供することによって遂行される。そ
の境界点に対するカラーポインタを含むメモリ６６の位
置或いはレジスタは、アドレスする信号或いは境界点の
Ｘ座標によって特定化されたリストヘッドアドレスにお
いて記録されたデータ信号として、第８図に示されてい
るリンクアドレスチャンネルに沿ってメモリ７８に提供
される。走査ライン順位内のパラメータの迅速な読み出
しは、エントリーマツプ７６を走査することによって提
供される。予め設定された各ビットは、パラメータメモ
リ６６内の適切なカラー計画にアドレスするリストヘッ
ドメモリ７８内の対応するメモリ位置を指示する。

水平分類器１８内の充填発生器７ｏは第９図により詳細
に示されている。発生器７ｏはバッファインバータ８０
と加算器８２とラッチ８４とから構成される。

充填発生器はパラメータメモリ６６からカラーポインタ
を受信し、そしてカラーが左或いは右のどちらの境界に
対するのかを指示するビットを受信する。インバータ８
０は右の境界をインバートする。

ラッチ８４は、充填発生器７０によって提供された出力
カラーポインタ或いはアドレス信号を保持する。

加算器８２はカラーポインタを左の境界点に印加して充
填発生器７ｏによって提供された出力信号を増加させ、
そしてそれ故に左の境界点でアクセスされるカラーパレ
ット２ｏのレジスタアドレスを増加させる。右の境界に
対するカラーアドレスがインバートされるので、右の境
界点に対する各カラーポインタは充填発生器７ｏによっ
て提供された出力を減少させる。右の境界点が到達する
とき、アクセスされたパレット２０のレジスタアドレス
はしたがって減少する。充填発生器７０によって提供さ
れた加算された出力信号は、それらのアドレス信号に関
連したディスプレイ座標をもパラメータメモリ６Ｇから
また受信する境界バッファ７２へ伝送される。アドレス
信号の座標位置は、ラスターディスプレイ上のおよびま
た発生器ｌＯによって提供されるビデオ信号内の両者の
境界点の位置を表す。充填発生器７０によって提供され
る加算されたカラーポインタ或いはアドレス信号のゼロ
値はデータポイントであり、他の信号値と同様に境界バ
ッファ７２に提供される。ゼロは背景のカラーのカラー
パレット２０内のアドレスを表す。

境界バッフ７７２は、１フイールドに対する信号値を保
持するような、換言すれば充填発生器７０から受信され
た加算されたポインタ信号をアドレス信号としてカラー
パレット２０に伝送する前に、フィールドに対して発生
されたすべての値を保持するようなファースト−イン　
ファースト−アウトメモリである。それらのアドレス信
号に関連した境界点に対する加算されたアドレス信号の
座標位置は、バッファ７２からカラーパレット２０への
アドレス信号の調時或いは読み出しを制御する。バッフ
ァ７２は、そのアドレス信号に対する境界点の座標位置
に等しい制御カウントの交鎖に関する合算された各アド
レス信号の伝送を始め、そして制御カウントが次の境界
のアドレスに達するまでアドレスを出力信号として維持
する。システム１０では、制御カウントはカラーパレッ
ト２０内に含まれた画素カウンタ（図示されない）によ
って提供される。

カウンタはビデオ全体に対する外部制御信号、換言すれ
ば記号発生器ｌＯの外部で発生され、発生器１０および
発生器１０と結合して使用されるビデオディスプレイの
ようなすべての他の装置を含むビデオシステム全体の動
作を制御するような画素クロックと水平同期および垂直
同期信号、に反応する。

カラーパレット２０内の制御カウンタは、外部画素クロ
ック（を読む）によってクロックされおよび水平同期信
号によってリセットされる画素カウンタと、水平同明信
号によってクロックされおよび垂直同期信号によってリ
セットされるラインカウンタとを有する。

カラーパレット２０は、操作者が所望して発生したカラ
ーによってｃｐｕから予め搭載されたルックアップテー
ブルである。通常のパレットは異なった位置の数を含む
。各位置は８つのピットレジスタを４つの組にしたもの
を含み、１つの組はそれぞれ赤、緑、青、そしてキー信
号である。これらの個々のレジスタ内へ搭載された値は
、その位置が境界バッファ７２からのアドレス信号によ
ってアクセスされるときに提供されるカラーを決定する
。

システム全体の動作 第１３図は、上記で論議された各パイプラインステージ
の動作に対して必要とされる時間と、システムｌＯの１
つの好ましい実施例での１つのビデオフィールドに対す
る各処理ステップの性能とを示している。第１３図に示
されるような実施例では、垂直分類器１４の記号メモリ
２４は同時に読みおよび書きの動作が可能であるような
２に或いは２０００ワ−ドの二重ポート（ｄｏｕｂｌｅ
　ｐｏｒｔ　）メモリである。

境界発生器Ｉ６では、交差リストメモリ５４およびライ
ンインデックスメモリ５Ｂは両方共１メガメモリであり
、そしてカラー計画メモリ６２は８にメモリである。水
平分類器１８では、パラメータメモリ６６は２にの二重
バッフアート（ｄｏｕｂｌｅ　ｂｕｆｆｅｒｅｄ　）メ
モリであり、境界バッファ７２は８４にの二重バッファ
ートメモリである。垂直分類器１４は１Ｇ、７ｔａｓで
ディスプレイ内の位置によって境界点を分類する。

境界発生器１６では、ラインインデックスメモリ５６か
ら交差リストメモリ５４へのアドレスの読み出しは２４
０ｎｓで行われる。交差リストメモリ５４からの読み出
しは付加的な２４０ｎｓで生じる。各記号に対する基準
点の位置を区切りボックス座標に加えることによるディ
スプレイ座標の決定と、カラー計画メモリ６２からの適
切なカラー計画の読み出しとを有する境界の計算は２４
０ｎｓて生じる。水平分類器１８では、２４Ｏｒ＋ｓで
パラメータ６６内の適切な位置内へ読まれる。アドレス
はエントリーマツプメモリ７６およびリストヘッドメモ
リ７８内で確立され、そしてパラメータは８００ｎｓで
適切に分類された順位内で境界バッファ７２へ読み出さ
れる。カラーパレット２０は読み出しアドレスコマンド
を受信し／７４ｎｓでＲＧＢビデオデータを変化させる
。

本発明のこの記載された実施例を有して、いくつかの変
形例が当業者にとって容易に明白になるであろう。ここ
に記載された特定の装置によって行われる機能は、他の
素子でも可能である。例えば、ソフトウェアによって行
われた機能はハードウェア素子によって提供することが
でき、そしてハードウェアの機能はソフトウェアによっ
て行われることができる。また、本発明の計画は白黒テ
レビジョンの実施例でも実行できる。ビデオカラー信号
という用語は、広い意味でビデオデータ信号に関して、
そしてクロミナンスと輝度の両者の成分を含めて使用さ
れてきた。

【図面の簡単な説明】

第１図は本発明のパイプライン構成を有する記号発生器
のブロックレベル図、第２図は２つの記号のテレビジョ
ンディスプレイを示す図、第３図は第１図の記号発生器
の垂直分類ステージのブロックレベル図、第４図は垂直
分類器の分類ハードウェア部分のより詳細な図、第５図
は垂直分類器の分類メモリを示す図、第６図は第１図の
記号発生器の境界発生器ステージのブロックレベル図、
第７図は境界発生器のメモリ内のデータ記憶構造と、垂
直分類器によって出力されたそれらのメモリに対するア
ドレスシーケンスとを示す図、第８図は記号境界発生器
の水平分類ステージの座標分類構造の概略図、第９図は
水平分類器の充填発生器素子の概略図、第１Ｏ図および
第１１図は第２図に示された記号の境界の最初の算定を
示す図、第１２図は種々の左右の境界を有する記号の輪
郭を示す図、第１３図は１つのフィールドを表すビデオ
信号を生成するための境界発生器ｌＯの特定の実施例の
各ステージに対して必要とされる時間を示す調時図であ
る。 ｌＯ・・・記号発生器、１２・・・Ｃｐｕｓ１４・・・
垂直分類器、１６・・・境界発生器、１８・・・水平分
類器、２０・・・カラーパレット、２４，２Ｌ３０・・
・記号メモリ、　２８．６８・・・分類ハードウェア、
３Ｂ、Ｈｌ・・・リストヘッドメモリ、３８・・・リン
クリストメモリ、４０・・・データルータ、５０・・・
境界メモリ、５２・・・カラー計画メモリ回路、５４・
・・交差リストメモリ、５Ｂ・・・ラインインデックス
メモリ、６２・・・カラー計画メモリ、６６・・・パラ
メータメモリ、７０・・・充填発生器、７２・・・境界
バッファ、７Ｂ・・・エントリーマツプメモリ、８０・
・・バッファインバータ。

Claims (6)

【特許請求の範囲】
1. （１）ビデオデータ信号内の記号境界の位置によって分
   類され、そして左および右の境界を表していると確認さ
   れた第１の信号を提供する手段と、右の境界を表す前記
   第１の信号に供給して合算されたアドレス信号の大きさ
   を増加するような、そして左の境界を表す前記第１の信
   号に供給して前記合算されたアドレス信号の大きさを減
   少するような、前記合算されたアドレス信号を提供する
   ための、前記第１の信号に反応する手段と、前記合算さ
   れたアドレス信号の値によって決定された値を有するビ
   デオデータ信号を提供するための、前記合算されたアド
   レス信号に反応する手段とを具備する、 選択された記号を表すビデオデータ信号を提供するため
   の記号発生器。
2. （２）前記第１の信号を提供するための前記手段が、ビ
   デオデータ信号によって表されたビデオディスプレイ内
   の境界点の座標を決定するための一連の処理ステージお
   よび 前記分類された信号によって表された境界点の左／右の
   指標を保持する各ビデオディスプレイフィールドに対す
   るすべての境界点に対して前記第１の信号を分類するた
   めの前記一連の処理ステージ手段とを含む請求項１記載
   の記号発生器。
3. （３）前記合算されたアドレス信号を提供するための前
   記手段が、 受信された第１の信号を前記合算されたアドレス信号に
   加えるための手段と、 右の境界に対する信号の値をインバートするための、そ
   して前記インバートされた値を前記加える手段に提供す
   るための手段とを具備する請求項１記載の記号発生器。
4. （４）座標位置を前記境界点の所望されたディスプレイ
   内に、そして前記合算されたアドレス信号の値を前記境
   界点に記録するための境界バツファメモリをさらに有す
   る請求項１記載の記号発生器。
5. （５）ルックアップメモリ手段に提供されたアドレス信
   号の値によって決定された値を有するビデオデータ信号
   を提供するための前記ルックアップメモリ手段と、 前記ルックアップメモリ内のアドレスと確認する選択さ
   れた記号の境界点に対してアドレス信号を発生するため
   の手段と、 前記境界に対する前記アドレス信号を記憶するための第
   １のメモリと、ビデオディスプレイの位置に対応するメ
   モリ位置を有し、前記第１の信号によって表される境界
   点のビデオディスプレイ位置に対応する第２のメモリ位
   置内の前記第１のメモリ内の前記信号の位置を記憶する
   ための第２のメモリと、第３のメモリの走査が結局前記
   第１のメモリにアドレスして前記アドレス信号の迅速な
   分類された読み出しを提供するような前記第２のメモリ
   を指示するように、前記第２のメモリ内の位置に対応す
   る個々のビットを有する第３のメモリとを有するような
   前記境界に対して、前記アドレス信号を分類するための
   手段とを具備する、選択された記号を表すビデオデータ
   信号をビデオディスプレイに対して提供するための記号
   発生器。
6. （６）前記第１、第２、および第３のメモリが相互連結
   されて前記アドレス信号の水平分類を提供し、 前記第２のメモリが、前記ビデオディスプレイの１つの
   水平走査ラインに沿った各ディスプレイ位置に対する別
   々のメモリ位置を有し、 前記分類手段が、前記ビデオディスプレイ内の位置によ
   って前記アドレス信号を垂直分類するための、そして前
   記垂直に分類されたアドレス信号を、前記第１のメモリ
   に続くビデオディスプレイを横断する連続的な水平走査
   ラインに沿った境界点に提供するための手段を有する請
   求項５記載の記号発生器。