JPH02224077A - 原画のヒストグラムデータ収集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、画像走査読取・記録装置に係り、画像の走
査記録においてｙｙ、百の階調変換を行う場合に必須と
なる原画のヒス［グフムを得る装置、より詳ｔ、　＜　
ｌ；ｉ、画像走査読取り１−：おいて複数の画像頭破を
・有する原画のヒストグラムデータを各ぽ像領埴毎にＩ
Ｊアルタイムで収集する原画のヒストグフムデーク収集
装置に関する。

（従来の技術とその問題点） 画像走査読取・記録装置、たとえ（ｆ平ｉｆ＋１タスへ
やｆ（二おいて、簡易な画像変換把・ｒの・鰹亭ことし
て。

原画の濃度分布を再配分する階調変換処理を採用してい
る例が多い（特開昭６３〜４Ｘ’、５７５号公報など）
。

原画の階調変換処理を行うためには、まず、原画の濃度
ヒストグラムを求めることが必要である。

原画の総１１１素に見合うだけの記憶容量をもったメモ
リ装置を用いれば、この濃度ヒストグラムを求めること
は比較的簡単である。しかし、上記の平面型スキャナな
どにおいて１よ、画像メモリとして、高々２走有線分程
度の容量、即ち、両像バッファしか有しないのが一般的
である。そこで、記録のための読取走査に先立って行な
われる読取走査（プレスキャン）時に濃度データを収集
し、そのヒストグラムを得るリアルタイム処理が要求さ
れる。

他方、原画に仕様の異なる複数の画像領域を有する場合
、階＋１１変換は名画像に個別に対応したものにしなけ
ればならないから、濃度ヒストグラムは各１ｉＩｆ像領
域ごとに求めることが必要にな、ｉ！１．、この発明は
、大容量の画像メモリを備えない、プレスキャン時にリ
アルタイムでヒストグラムデータを処理する、この処理
を原画の画像ｉＩＩ域ごどに行う１、：の三条性を′Ｉ
ｒｔとする。

上記の三条性を背景とする従来技術を第９図〜第１２図
に示す。

第９図に示すように、画像領域（２）、（３）を有する
原１１（１）は、主走査方向（Ｙ）及び副走査方向（Ｘ
）に充電走査される。この走査にかかる主たる信号は、
第１０図に示すように、画像データの取込みタイミング
を与える！Ｉ素クロック、画素の信号値（濃度値など）
を示す画素データ、及び画素データの有効な読込み期間
であるか復帰期間等の無効期間であるかを示す画素エネ
ーブル信号（以下、ｉ［１ＥＮＢ信号と略記する）であ
る。画集データを画像領域別にヒストグラム収集するた
めに、第１１図及び概要を第１２図（Ａ）、（Ｂ）に示
す７０−による処理を行っている。

第１１図において、（４）はマイクロコンビコータのＣ
ｆ）ＩＪ、（５）は同ＲＡＭ、（６）は７す７１７０２
１回路、（７）はラッチ回路、（８）はデコーダ（８ａ
）を含みＲ素データの取込み処理とＣＰ　Ｕ内部処理と
を切り換える切換回路である。

画素クロックに同期して入力される画素Ｆ　Ｉｌｉ　Ｂ
信号がアクティブであれば、その信号が７リツプ７α７
ブ回路（６ン（二〕γザ・され、ＣＰＵ（４）ｌ二剤り
込み処理を要求するインタラブｌ−信号ＩＮＴをアクテ
ィブにする。その結果、ＣＰＵ（４）は第１２図（Ｂ）
の割り込み処理を実行し、虫ず、ラッチ回路（７）にお
いて画素クロックに同期してラッチされた画素データを
読み込む。

次に、この割り込みプログラムは、読取った画素データ
の画素が原画のどの領域にある力・、どのｍ像領域に属
するものかを判定する。そして領域が判ると、ヒストグ
ラムを収集する領域対応のメモリブロックを求めるとと
もにブロック内のアドレスを算、出し、ＲＡＭ（５）Ｉ
：アク七スする。当該アートレスのメモリ内容を貌出し
、それをもとに値を更新演算１１、同じアドレスに更新
内容を書終込む、書き換えが終わると、現在のスキャニ
ング位置を与えるＸ１！Ａ標カウンタ、Ｙ座標カウンタ
の処理をして第１２図（Ａ）のフィンルーチンに戻る、
この割り込み処理は、割り込み信号ＩＮＴが入力される
たびに繰り返される９原画の全領域の処理が終わったス
キャンエンドを判定すると、（の時点でＲＡＭ（５）の
メモリブロックには領域対応のヒストグラムが出来上が
る。

ところが、ヒストグラムデータのリアルタイム収集をこ
のように割り込みプログラムによって行うと、画素デー
タの処理はＣＰＵの処理能力に大きく依存してし、土う
ことになり、仮に、画素データを高速で読取ろうと動れ
ぼ、高速処理が可能な高価なＣＰ　ｔＪに置き換えなけ
ればならない、また、現状では、帛り込み処理ルーチン
が、画素クロックの周期を郭１限Ｉ２ている、即ちこの
クロック周期は割り込み処理ルーチンの最大所要時間以
上でなければならないので、結果として画集づイズが大
勝くなってしまい、比較的に粗い読み取り処理どなって
し４まう問題がある。又、割り込み処理ル・−ブ・ンか
らＸ、Ｙ座標カウンタの処理を除去しく別設する）、ク
ロック周期を短く即ち高速の読取りとしても、ｗｉ９込
み処理ルーチンの所要時間がり＋：＋ツク周期より長け
れば、画素を間引いてしかデータを収寮出米ないので、
原画像に忠実なヒストグラムを得ることがで外ない問題
がある。いずれにしても、現状では、階調変換による高
精度の記録画像を得るためにその原始データであるヒス
トグラムを高い精度で求めるには幾つかの問題があった
。

（発明の目的） そこで、この発明は、処理能力の高（はないＣＰＵを使
用しても、また高速で画業を読取っても、原画像に忠実
な精度の高いヒストグラムの作成を可能にするヒストグ
ラムデータの収集装置を提供することを目的とする。

（発明の構成） 、二の発明の原画のピストグラムデータ収集装置は、原
画中の画像領域を規定する位置座標に基づいて予め求め
られた領域識別ｆ〜りと主走査方向の当該領域の絖艮テ
゛−ダとの対を複数配位するレジスタ回路と、このレジ
スタ回路から出力される絞艮データをブリ七ットデーク
とし、画素クロックを力ヴントするカウンタ回路と、前
記レジスタ回Ｉｓから出力される領域識別データをブ７
ず・するラッチ回路と、読取った画素データを第２のア
ドレスと］５直配ラッチ回路の出力を第１のアドレスと
してアクセスされるメモリと、このメモリからの読出し
データに所定値を加算する加算回路と、少なくとも前記
カウンタ回路のカウント信号に応じて前記レジスタ回路
の対データを出力させるとともに、前記メモリのリード
／？イトを制御するタイミング制御回路と、を備えるこ
とを特徴としている。

（作用） 主走査線に沿う読取りが原画の別の画像領域に入ると、
タイミング制御回路によって、レジスタ回路から対デー
タが読出される。ラッチ回路１：ラッチとれたＮ域識別
データは、メモリの第１のアドレスを与え、これにより
領域に対応しＬニメモリプびツクが指定されろ。他方、
画素クロックに同期して入力される画素データは、メモ
リの第２のアドレスを与え、これにより前記／モリブロ
ック内の所定アドレスが指定される。カウンタ回路１ｉ
、画素クロックをカウントし、カウント中は現在読み取
っている画素のデータがち＠領域中のものであることを
示し、加算回路では、前記所定アドレスにアクセスして
読出された内容に所定値、たとえｌグ「１」を加算して
、結果は、読出し、と同様にタイミング制御回路により
同じアドレスに書き通水れ、記憶内容が更新される。

この動作は、主走査線が主走査方向の異なる領域に入る
ごとに行なわれ、副走査方向にこれら動作を進めてゆく
に従って、メモリの領域対応のブロックにヒストグラム
データが領域別にＭ積されでゆく。

（実施例） 第１〜５図に示す一実施例によって共像的に説明する、 第４図は、画像領域Ａ、Ｂ、Ｃと領域Ｚを有する原画（
１１）を示しでいる。走査処理に先立って、座標入力器
により画像領域Ａ、Ｂ、Ｃの座標を読取装置に入力する
。第４図示のような矩形であれ１ｉ：、第９図と同様に
対角の２点を指定する。

座標入力が終了すると、読ｒＡ装置のマイクロコンビユ
ーク（図示せず）は、この入力データをもとに、原画（
１１）における領域Ａ、Ｂ、Ｃ，Ｚが主走査線を区切る
長さを主走査線ごとに演算する。−累サイズを単位とす
ると、その長さは、１５個のように整数値で表わされる
。このしを１＆長データとする。

マイクｔ７：１７ンビｌ−夕は、主走査線Ｘ、、Ｘ、、
Ｘ、、。

Ｘ４Ｉ・・・Ｘｎごとに求めた続長データＬ、どその続
民デ・〜りがどの領域に属するものであるかを示す領域
識別データ（１０データ）ａＪ１ｃ＊Ｚを対として、第
５図に示すようなデータデープルを作る。主走査線、Ｘ
、を例にすると、有効走喪の始端からＡ領域が長さし３
続外、続いて領域Ｂが長さり、だけ統ト、次いでｌｌ域
Ｃが長さＩ−６続いて、最後の領域Ｚが長さＬ６絖き、
有効走査の終端に至ることを示′ｔ′。

第１図は、一実施例のヒストグラムデータ収集装置のブ
ロック回路図である。

ヒストグラムデータを記憶するＲＡＭ（２１）は、読取
装置の動作を統括制御１′るマイクロコンビ。

−グ（図示せず）の内部メモＮｊを４ｅ用ｊ−ている。

ＲＡＭ（２１）は、ＣＰ　ｔＪインターフェイス（２２
）を介してＣＰＵパス、ＣＰＵと接続されている、先入
れ先出しレノスタ回路（２３）（以下、ＦＩＦＯ回路と
いう）は、そのデータ入力ＩＭｆＣＰ（、Ｊインターフ
ェイス（２２）を介してＣＰＵと接続され、データ書込
み入力ＷＲ１，ｔＣＰＵパスを介してＣＰＵと後絞され
、第５図に示１７たデータテーブルの絞艮データと領域
職別データのデータ討を複数記憶することがで訃るや ラッチ回路（２４）は、タイニングシＩＪ御回路（２５
）の出力信号ｊによってＦＩＦＯ回路（２３）から出力
される刻データのうち、領域識別データを画素クロック
信号Ｃに同期してラッチする。他方、プリセγトカウン
タ回路（２６）は、ＦＩＦＯ回路（Ｚ３）の出力のうち
、続艮デ・−夕をタイミング制御回路（２５）の出力信
号Ｃによりて、画素クロック信号Ｃに同期してロードす
２３．カウンタ回路（２６）は、画素クロγり信号をカ
ウントし、カウント値がロードデータ１こなれば、Ｄｅ
ｃ　Ｏｕｔから信号ｆを出力するわ２ツナ回路（２４）
の出力Ｔｌ＋は、バッフγ回Ｍ＜２７）に入力される＃
他方、画素データｂは、ｍ素りロック信号Ｃに同期して
ラッチ回路（２８）にラッチされ、出力はバク７１回路
（２７）に入力される。バー／７ア回Ｍ（２７）の出力
は、ＲＡＭ（２１）の７ドレスバス（２９）に接続され
ていで、バク７７回路（２７）はアドレスバッファとし
て機能する９ ＣＰＵから直接アクセスされるＲＡＭ（２１）は、また
、タイミング制御回路（２５）かららアクセスされる。

タイミング制御回路（２５）から出力される信号りによ
りリード・アクセスされ、バス上でデータが衝突ｌ−な
いよう番ご信号りを遅延させた信号ｉによりライト・ア
クセスされる。

加算回路（３０）１．ｔ、ＲＡ　Ｍ（２１）から延びる
データバス（３４）にへ入力が接続されたアゲ−回路（
３１）と、加算結果Ｓを信号りに同期してラッチするフ
ッ千回Ｍ（３２）とからなり、ラッチ回路（３２）の出
力はＲＡＭ（２１）のＷＲＰｓ号ｔｌる償ｔｉに同期シ
テＲＡＭのデータバス（３４）に乗せられる。アゲ・−
回路（３１）のＩｕ算人力Ｂには、所定値として、たと
えば固定値の［１ｊや、チッチ回路（２４）の出力ｇ、
に応してルックアップテーブル（３３）で参照され出力
される「１」以外の値の入力も可能である。

尚、出力り及びルックアップテーブル（ＬＵＴ）（３３
）については、本実施例の応用例どして後述する。、；
の実ｍ例で！虚、７グー・回路（３１）で単に＋１する
ものとして、すなわち内素？’−タの′ｉ個がヒストグ
ラムの１つのデータになるものとして説明する。

第１図の回路動作を、第２図のＣＰＵが大イテする７０
−・・及び第３図のダイミングヂャー用によって説明す
る。＊た、より具体的に、＄４図、ｌ’ｌＳ図監、“示
ｌまた主走査線Ｘ、を処理す２１Ｓ合を例示ｔ’ｉ−１
−：１＝　３　＋１．＜＝　１　ｗＬ５−５　ノ場合″
Ｃ′ある７まず、第２図においｒ、ｔ、：ストグフム収
染の／仁ンプログラムがスフ−・トすると、ステップ（
Ｓｌ）でヒヌ、トゲラムメモリ部すなわちＲＡＭ（２１
）の該当領域を初期化する。次のス・ｔツブ（Ｓ２）ｔ
’は、予め入力さ第１ている画像領域の座標ｌ−′基づ
いて、続に、データを一算出するとともに、その領域識
別デ・−夕を付けて第５図に示したデータテーブルを作
成し、これを設定する。ステップ（Ｓ３）ではＦＩＦＯ
回路（２３）の状態をモニタしく第１図においてこのモ
ニタ用の配線は省略している）、データ入力可能であわ
ば、ステップ（Ｓ４）に進み、既に求められている（絞
艮データ＋領域識別データ）の対データを処理順にＦＩ
ＦＯＨ路（２３）にセット場る。ステップ（ｓ５）は、
、走査が全領域にわたって終了（、だがどうが、スキャ
ンエンドを判定する。終了でなけれ１！′、ステップ（
Ｓ３）に戻り、ＦＩＦＯ回路（２３）の状態をチエツク
し、ＦＩＦＯ回路（２３）からデータが読出されていた
ら、萌に書込スだ対データの次の対データをステノブ（
３４）？＋７目５、こｔを全てのデータを書込む虞で詐
り返１゜ 主走査線Ｘ、を処理する場合１．走査線ｘ２の終Ｔから
この走査線の開始の前に、最初の対データ（Ｌ３．ｎ）
がＦＩＦＯ回路（２３）がらそれぐれカウンタ回路（２
６）、チッチ回路（２４）にｉ−・ドされる。画素りｎ
ツクＣに同期１−で最初の画素データｂ（ＰＯ）が入力
されると、領域識別信りｇｉ（ａ）によって、ヒストｆ
゛・ラムｉ＞記憶するパＡｈｉ（２１）のノ゛ｅリプ口
・−りが選択され、かつ画素デー・夕のラッチ出力ｄ（
ＰＯ）がこのメモリブロック内のアドレスを与えてアク
セス可能となる。ＲＡＭ（２１）のＲ，Ｄ信号りにより
、そのアドレスの内容が読み出され、加算回路（３０）
で所定値ｒＬＪを加算され、引続＜ＷＲ信号ｉによって
、同じアドレスに％積データが書込まれる。

今、Ｌ、＝３であり、上記の動作は３回、カウンタ回路
（２６）のＤｅｃ　Ｏｕｔ信号が出力される＊で繰り返
えされる。Ｄｅｃ　Ｏｕｔ信号がカウント値ｒが１のと
き出力されるものとして、第３図のタイミングチャート
」二にその数値が記載されている。

Ｄｅｃ　Ｏｕｔ信号が出力されると、タイミング制御回
路（？５）を経由して、カウンタロード信号ＬＤ（ｅ）
がこのカウンタ回路（２６）に入力され、ｉｌＪ素デー
タｂ（Ｐ３）ｌこ対応する次の画素クロックＣに同期し
てＦＩＦＯ回路（２３）から次の対データ（Ｌ４．ｂ）
がそれぞれカウンタ回路（２６）、ラッチ回路（２４）
にロードされる。そして、この新しいカウントデータと
領ＩｔＲ別データによって同様の処理が反復されろ。

次に、より好ましい実施例を説明する。

例として写真を取り上げる。写真の撮影目的。

行為から考えると、写真画像においては、一般的１、τ
、重要であるのは中火部であって、周辺部に至るに従い
重要度は低下する。この写真画像を読取り、階調変換し
て記録する場合、写ＩＸ両像全堵にわた７＋濃度分布を
単純にヒストグラムとして求めると、重要でない周辺部
のデータが重要である中火部１：悪影響を与えるといっ
たことが考えらね、る。

そこで、１つの画像中で、たとλば、重要な領域。

そうでない領域、及びこれらの中間の領域というふうに
仮想的に区分して、それぞれの領域に対応づけてヒスト
グラム累算の重み付けを変えると、画像の性質に見年っ
Ｌ−より的確な記録ＩＪ像が得られるものと考えられる
。

上記の趣旨に沿う、ヒストグラムを重み付け１゜で求め
る装置は、上３への実施例を少しく変形参゛ることによ
り簡易に実現可能″ｃある、第６図、第７図、第１図を
参照して説明する。

第６図は、第４図に示した原画（１１）中の画像領域Ｃ
を取り出しで示している。この画像領域Ｃが例λ、ば写
真画像であると′ケる９中火部、中間部４周辺部の順に
重要度が低下するものとｊ２、ヒスｊ・グラムデータの
重み付けを、中火部には１３Ｊ、中間部に「２」２周辺
部１ごはロー１を与えるものとする。

このため、１つの画像Ｃを仮想的な３つの１ｉ域に区分
１７、先の実施例で示した続長データをこの仮想的な３
つの領域にも適用し、かつ重み付けを続艮データに対応
付けたコ・−ドで設定する。

主走査線Ｘ、の例示のように、ａ艮データＬ、は、Ｌ９
．・−ＬＩＳに分Ｍされ、かつ第７図に例示４″るよう
に、それぞれの絞艮デークに、第１図の加重テーブル（
３３）参照用のコードを設定する。加重テーブル（３３
）は、ラッチ回路（２４）からコードデータが入力され
ると、対応の重みデータを出力１１、これを７グ一回路
（３１）の加訂値とする。

なお、−Ｊ二記の重み付け１よ、フードによって加重テ
ーブルを参照して行うものとしたが、コードそのものを
重みの２進値と１７でもよいにの場合、加重テーブルを
備えずとも、単なるラッチ回路で代替可能となる。

土た、画像に対ｌ７、重みイ・１けするか否か１３：、
両像頚ｊ或の座標入力に絞げて：れを指定すればＪ、く
、又、重み付け１″る場合、その仮想領域をどのように
割Ｑ＠るかは、予めパターン化さｉ］、た標準を作成し
ておき、画像の特性に応じてオペレータが任意１こパタ
ーンを指定することによって、マイクロフンビュ・−夕
により自動的に劃り振９が可能ｒある。

Ｊ：、記の実施例はいずれら、原画中に矩形の画像領域
を有する場合を示したが、第８図に示擾゛原画（４１）
のように、原画１′：、矩形のほか、円形、三角形、楕
円形、星形、Ｌ、’ｆ＝形などの異種または同種の複数
の画像領域を有し、でいても、同様１ご本発明を適用し
うる二、とを妨げるものではない。

なお、この明細書でいうヒストグラムは、実施例として
は、、濃度ヒストグラムをａｍにしているが、この「濃
度」の語は、狭義の光学的濃度値を指すほか、マン七ル
バーＪ工〜や原画読取装置の出力信号レベル、シェーデ
ィング補正後の信号）ノベル、それに、＃ｉ９２α画像
における網点面Ｍ率なと、光学的濃度値に応じた量一般
を指すものとする。

（発明の効果） 以上のように、この発明１ごよ第１、ば、画像を読取り
その画素データのヒストグラム収集処理に直接ＣＰＵが
介在しないので、処理能力が高くはない安価なＣＰＵを
使用でか、また、画素読取りのためのクロックの周期の
制約が大幅に緩和されるので、高速の読取り、すなわち
高精度な読取りが可能となって精度の高いヒストグラム
を得ることがｔ′き、これによって記録画像の品質を向
上させることがでおる。

さら１：、本発明にかかる装置は、特に不望、ｔＳ易型
の丙像走旌読取装置に限ることなく、大１！：！。

中型及び読取りの精細度の如何にかかわらず広く適用可
能であるので、汎用性の点でもその利用価値は大きい。

【図面の簡単な説明】

第１閃け、−の発明の一実施例のプロ・ンク回路図、第
２図は実施例におけ７．、ＣＰ　ｔＪ処理の７１７−チ
ャート、 第３図は第１図の回路におけろ信号のタイミングチャ・
−ト、 第４図はこの発明の一実施例における原画走査の説明図
、 第５図は線長データと領域識別データのデータテーブル
の概念図、 第６図は画偉内重み付けを説明するための図、第７図は
重み付はデータの設定の仕方の説明図、取ｒ）走査する
説明図、 第１０図は画像信号のタイミングの説明図、＃Ｓ１１図
は従来例のブロック回路図、第１２図は従来例のＣＰＵ
処理の７０−チャー・トである。 Ａ、Ｂ、Ｃ・・・１像領域、工１・・・原画、２３・・
・先入れ先出ししシスタ回路（ＦＩＦＯ回路）、２６・
・・ブリセット力９２７回路、２４・・・ラッチ回路、
２１・・・ＲＡＭ、３０・・・加汀回路、２５・・・タ
イミング制御回路、３１・・・ルックアップテーブル（
加重テーブル）。 第９図 第１０図 ８−二１１１」−、−−−−−−−−−−。 廖１１図

Claims (1)

【特許請求の範囲】
1. （１）複数の画像領域を有する原画を光電走査し画素ク
   ロックに同期して画素データを得る画像走査読取装置に
   設けられ、前記原画中の複数の領域ごとに前記画素デー
   タのヒストグラムを作成する装置であって、 前記原画中の画像領域を規定する位置座標に基づいて予
   め求められた領域識別データと主走査方向の当該領域の
   続長データとの対を複数記憶するレジスタ回路と、 このレジスタ回路から出力される続長データをプリセッ
   トデータとし、画素クロックをカウントするカウンタ回
   路と、 前記レジスタ回路から出力される領域識別データをラッ
   チするラッチ回路と、 読取った画素データを第２のアドレスとし前記ラッチ回
   路の出力を第１のアドレスとしてアクセスされるメモリ
   と、 このメモリからの読出しデータに所定値を加算する加算
   回路と、 少なくとも前記カウンタ回路のカウント信号に応じて前
   記レジスタ回路の対データを出力させるとともに、前記
   メモリのリード／ライトを制御するタイミング制御回路
   と、を備えることを特徴とする原画のヒストグラムデー
   タ収集装置。