JPH0234074B2 - - Google Patents
Info
- Publication number
- JPH0234074B2 JPH0234074B2 JP56214032A JP21403281A JPH0234074B2 JP H0234074 B2 JPH0234074 B2 JP H0234074B2 JP 56214032 A JP56214032 A JP 56214032A JP 21403281 A JP21403281 A JP 21403281A JP H0234074 B2 JPH0234074 B2 JP H0234074B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- input
- horizontal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000010606 normalization Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/32—Normalisation of the pattern dimensions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Character Input (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は文字が数字を含む図形の認識装置に関
する。
する。
(2) 従来技術と問題点
従来の図形認識装置においては、入力図形の大
きさがまちまちであると認識性能が著しく低下す
る欠点があつた。
きさがまちまちであると認識性能が著しく低下す
る欠点があつた。
(3) 発明の目的
本発明の目的は入力図形の大きさが変化しても
認識性能を低下させることのない図形認識装置を
提供することにある。
認識性能を低下させることのない図形認識装置を
提供することにある。
(4) 発明の構成
本発明は、入力図形を記憶する第１のメモリを
有し、 該第１のメモリに記憶された入力図形に対し
て、所定の正規化を行なつた後認識を行う図形認
識装置に於いて、 該入力図形を正規化した正規化図形を記憶する
第２のメモリと、 前記入力図形の縦および横に於ける各スター
ト・エンドアドレスを検出する手段と、 求められた縦および横に於ける各スタート・エ
ンドアドレスから縦および横の大きさを検出する
手段と、 該第２のメモリのアドレスを発生する手段と、 該入力図形に於ける縦および横の大きさに基づ
き、該アドレス発生手段の出力を前記第１のメモ
リのアドレスに変換するアドレス変換テーブルと
を有し、 該アドレス変換テーブルにより生成されたアド
レスに基づいて、該第１のメモリに記憶されてい
る該入力図形を読み出し、該第２のメモリの書き
込むようにしたことを特徴とする。
有し、 該第１のメモリに記憶された入力図形に対し
て、所定の正規化を行なつた後認識を行う図形認
識装置に於いて、 該入力図形を正規化した正規化図形を記憶する
第２のメモリと、 前記入力図形の縦および横に於ける各スター
ト・エンドアドレスを検出する手段と、 求められた縦および横に於ける各スタート・エ
ンドアドレスから縦および横の大きさを検出する
手段と、 該第２のメモリのアドレスを発生する手段と、 該入力図形に於ける縦および横の大きさに基づ
き、該アドレス発生手段の出力を前記第１のメモ
リのアドレスに変換するアドレス変換テーブルと
を有し、 該アドレス変換テーブルにより生成されたアド
レスに基づいて、該第１のメモリに記憶されてい
る該入力図形を読み出し、該第２のメモリの書き
込むようにしたことを特徴とする。
(5) 発明の実施例
第１図は本発明の原理を説明する図である。第
１図ａに示すように入力された図形はまずビデオ
メモリ１に格納され、ビデオメモリ内を走査する
ことにより入力図形の横スタートアドレスHSA、
横エンドアドレスHEA、縦スタートアドレス
VSA、縦エンドアドレスVEAを検出して入力図
形の横の大きさWX、縦の大きさWYを求める。
この図形を第１図ｂに示すように横の大きさ
NX、縦の大きさNYとなるように正規化を行な
おうとすればビデオメモリから図形の部分を読出
しNX／WX、NY／WYの倍率で縮小拡大を行
なえばよい。
１図ａに示すように入力された図形はまずビデオ
メモリ１に格納され、ビデオメモリ内を走査する
ことにより入力図形の横スタートアドレスHSA、
横エンドアドレスHEA、縦スタートアドレス
VSA、縦エンドアドレスVEAを検出して入力図
形の横の大きさWX、縦の大きさWYを求める。
この図形を第１図ｂに示すように横の大きさ
NX、縦の大きさNYとなるように正規化を行な
おうとすればビデオメモリから図形の部分を読出
しNX／WX、NY／WYの倍率で縮小拡大を行
なえばよい。
第１図ｂの図形は正規化メモリ内に格納されて
いる。
いる。
第２図は図形の大きさを検出する回路を示す。
第２図の１はビデオメモリであり、これを２１，
２２のように横方向に読み出す。読み出されたビ
デオ情報はフリツプ・フロツプ２３に入力され、
その出力は図形の部分（論理１）が出てくるとオ
フになり、ゲート２により、レジスタ２５へのセ
ツト信号を以後阻止する。したがつてレジスタ２
５には最初に図形部分が出現したときのメモリア
ドレスがセツトされることになるレジスタ２６に
は図形部分が出てくるごとにメモリアドレスがセ
ツトされるので、ビデオメモリ１をすべて読み出
した時点で図形部分が最後に出現したときのメモ
リアドレスがセツトされていることになる。尚２
７はインバータである。横方向のスタートアドレ
ス、エンドアドレスも同様にして求めることがで
きる。第２図の図形の大きさを検出する回路で得
られた横方向及び縦方向のスタートアドレス、エ
ンドアドレスはそれぞれ第３図の減算器３１およ
び３２に入力され、図形の横方向の大きさおよび
縦方向の大きさが算出される。横方向および縦方
向の大きさが決定されると、カウンタ３３および
３４が正規化メモリ３５の横アドレスおよび縦ア
ドレスを生成する。今、横アドレスについて考え
ると、正規化メモリ３５の横アドレスに対応する
ビデオメモリの横アドレスが減算器３１、アドレ
ス変換テーブル３６、加算器３７を使つて生成さ
れる。アドレス変換テーブル３６は横方向の大き
さとカウンタ３３の値をテーブルのアドレスとし
ており、横方向の大きさが同じものについて、カ
ウンタの値（正規化メモリの横アドレス）に対す
るビデオメモリの横アドレスが記入されている。
したがつて正規化メモリのアドレスを順次増加し
てゆくと正規化メモリに対応するビデオメモリ３
８の内容が読み出されることになる。尚３６′，
３７′は夫々縦アドレス用のアドレス変換テーブ
ルおよび加算器である。これにより図形の大きさ
を正規化することができる。
第２図の１はビデオメモリであり、これを２１，
２２のように横方向に読み出す。読み出されたビ
デオ情報はフリツプ・フロツプ２３に入力され、
その出力は図形の部分（論理１）が出てくるとオ
フになり、ゲート２により、レジスタ２５へのセ
ツト信号を以後阻止する。したがつてレジスタ２
５には最初に図形部分が出現したときのメモリア
ドレスがセツトされることになるレジスタ２６に
は図形部分が出てくるごとにメモリアドレスがセ
ツトされるので、ビデオメモリ１をすべて読み出
した時点で図形部分が最後に出現したときのメモ
リアドレスがセツトされていることになる。尚２
７はインバータである。横方向のスタートアドレ
ス、エンドアドレスも同様にして求めることがで
きる。第２図の図形の大きさを検出する回路で得
られた横方向及び縦方向のスタートアドレス、エ
ンドアドレスはそれぞれ第３図の減算器３１およ
び３２に入力され、図形の横方向の大きさおよび
縦方向の大きさが算出される。横方向および縦方
向の大きさが決定されると、カウンタ３３および
３４が正規化メモリ３５の横アドレスおよび縦ア
ドレスを生成する。今、横アドレスについて考え
ると、正規化メモリ３５の横アドレスに対応する
ビデオメモリの横アドレスが減算器３１、アドレ
ス変換テーブル３６、加算器３７を使つて生成さ
れる。アドレス変換テーブル３６は横方向の大き
さとカウンタ３３の値をテーブルのアドレスとし
ており、横方向の大きさが同じものについて、カ
ウンタの値（正規化メモリの横アドレス）に対す
るビデオメモリの横アドレスが記入されている。
したがつて正規化メモリのアドレスを順次増加し
てゆくと正規化メモリに対応するビデオメモリ３
８の内容が読み出されることになる。尚３６′，
３７′は夫々縦アドレス用のアドレス変換テーブ
ルおよび加算器である。これにより図形の大きさ
を正規化することができる。
(6) 発明の効果
本発明によれば入力図形の正規化ができるの
で、入力図形の大きさがまちまちであつても認識
性能を低下することがない。
で、入力図形の大きさがまちまちであつても認識
性能を低下することがない。
第１図は本発明の原理を説明する図、第２図は
本発明の一実施例において図形の大きさを検出す
る回路を示す図、第３図は本発明の一実施例にお
いて図形の大きさを正規化するための回路を示す
図である。 １，３８：ビデオメモリ、３５：正規化メモ
リ、３６，３６′：アドレス変換テーブル。
本発明の一実施例において図形の大きさを検出す
る回路を示す図、第３図は本発明の一実施例にお
いて図形の大きさを正規化するための回路を示す
図である。 １，３８：ビデオメモリ、３５：正規化メモ
リ、３６，３６′：アドレス変換テーブル。
Claims (1)
- 【特許請求の範囲】 １ 入力図形を記憶する第１のメモリを有し、 該第１のメモリに記憶された入力図形に対し
て、所定の正規化を行なつた後認識を行う図形認
識装置に於いて、 該入力図形を正規化した正規化図形を記憶する
第２のメモリと、 前記入力図形の縦および横に於ける各スター
ト・エンドアドレスを検出する手段と、 求められた縦および横に於ける各スタート・エ
ンドアドレスから縦および横の大きさを検出する
手段と、 該第２のメモリのアドレスを発生する手段と、 該入力図形に於ける縦および横の大きさに基づ
き、該アドレス発生手段の出力を前記第１のメモ
リのアドレスに変換するアドレス変換テーブルと
を有し、 該アドレス変換テーブルにより生成されたアド
レスに基づいて、該第１のメモリに記憶されてい
る該入力図形を読み出し、該第２のメモリの書き
込むようにしたことを特徴とする図形認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56214032A JPS58114176A (ja) | 1981-12-26 | 1981-12-26 | 図形認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56214032A JPS58114176A (ja) | 1981-12-26 | 1981-12-26 | 図形認識装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114176A JPS58114176A (ja) | 1983-07-07 |
| JPH0234074B2 true JPH0234074B2 (ja) | 1990-08-01 |
Family
ID=16649140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56214032A Granted JPS58114176A (ja) | 1981-12-26 | 1981-12-26 | 図形認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114176A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0491062U (ja) * | 1990-12-21 | 1992-08-07 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513617B2 (ja) * | 1986-01-24 | 1996-07-03 | 株式会社東芝 | 正規化回路 |
| JPS6457553U (ja) * | 1987-10-06 | 1989-04-10 | ||
| JPH0424781A (ja) * | 1990-05-15 | 1992-01-28 | Canon Inc | 文書処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110378A (en) * | 1979-02-19 | 1980-08-25 | Toshiba Corp | Pattern normalization system |
-
1981
- 1981-12-26 JP JP56214032A patent/JPS58114176A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110378A (en) * | 1979-02-19 | 1980-08-25 | Toshiba Corp | Pattern normalization system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0491062U (ja) * | 1990-12-21 | 1992-08-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114176A (ja) | 1983-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0234074B2 (ja) | ||
| JP2570815B2 (ja) | 光学式文字認識装置 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JPS6319858Y2 (ja) | ||
| JP3019627B2 (ja) | データ検索装置 | |
| JPS6141023B2 (ja) | ||
| JPS59224891A (ja) | イメ−ジデ−タの回転制御方式 | |
| JPH05181960A (ja) | 画像処理回路 | |
| JP2560520B2 (ja) | 先行制御装置 | |
| JPH04109332A (ja) | メモリ集積回路 | |
| JPS60222892A (ja) | 文字表示装置 | |
| JPS58168133A (ja) | チヤネル動的アドレス変換方式 | |
| JPS60131060U (ja) | 画像処理装置 | |
| JPS63131193A (ja) | 音声認識付音声蓄積出力装置 | |
| JPS62171051A (ja) | 常駐記憶エリアの拡大方式 | |
| JPH0528252A (ja) | 画像処理装置 | |
| JPS62206632A (ja) | 主記憶装置制御方式 | |
| JPH04137150A (ja) | 緩衝記憶装置 | |
| JPH0573424A (ja) | 高速アドレス変換方式 | |
| JPS6111792A (ja) | ウインド発生装置 | |
| JPH03263144A (ja) | キャッシュメモリ装置 | |
| JPH0540686A (ja) | 記憶装置 | |
| JPH04112251A (ja) | マイクロコンピュータ | |
| JPS59191649A (ja) | プログラムの生成方式 | |
| JPS63301097A (ja) | 濃度ヒストグラムの作成方法及び回路 |