JPH05281517A

JPH05281517A - アクティブマトリクス液晶光バルブ

Info

Publication number: JPH05281517A
Application number: JP35884592A
Authority: JP
Inventors: Tetsunobu Kouchi; 哲伸光地
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-01-31
Filing date: 1992-12-28
Publication date: 1993-10-29
Anticipated expiration: 2017-01-07
Also published as: JP3243581B2

Abstract

(57)【要約】【目的】液晶パネル内の周辺回路内の各トランジスタ
の耐圧条件を緩和しつつ、かつ、高電圧振幅の信号をと
りあつかえる周辺回路を実現する。【構成】液晶とアクティブ素子とを有するセルを複数
具備するアクティブマトリクス液晶光バルブにおいて、
前記各セルに印加する信号を転送する為のスイッチを駆
動する回路が、シフトレジスタと該シフトレジスタの出
力を昇圧する昇圧手段を有することを特徴とするアクテ
ィブマトリクス液晶光バルブ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は能動素子（ａｃｔｉｖｅ
ｅｌｅｍｅｎｔ）により液晶セルをスイッチングする
アクティブマトリクス液晶ライトバルブ（ＡＭＬＣ
Ｖ），該光バルブを有する液晶表示装置（ＬＣＤ）及び
該ＬＣＤを有する画像情報処理装置に関する。

【０００２】

【従来の技術】従来より、アクティブ素子を設けたＡＭ
ＬＣＶとしての液晶表示素子ＬＣＤは、ツイステッドネ
マティック（ＴＮ）液晶を用いる場合に広く利用され、
フラットパネルディスプレイとして、あるいは、プロジ
ェクションテレビとして商品化されてきた。薄膜トラン
ジスタ（ＴＦＴ）やダイオード素子、およびＭＩＭ（メ
タル・インシュレータ・メタル）素子などに代表される
上記アクティブ素子は、そのスイッチング特性により、
比較的応答の遅いＴＮ液晶に対し実質ライン選択周期よ
り長い間電圧印加状態を保持することにより液晶の光学
スイッチ応答を助ける。また、ＴＮ液晶などのようにメ
モリ性（自己保持性）がない液晶に対して、上記電圧印
加状態保持により、単位セルに１フレーム間の実質的メ
モリ状態をもたらすものである。そしてＬＣＤは、各ラ
イン間、画素間に対して原理的にはクロストークを与え
ず、良好な表示特性を与え得る。

【０００３】近年では、ＴＮ液晶に対して、数桁応答速
度の速い強誘電液晶（ＦＬＣ）もその開発が進み、これ
を用いた表示パネルやライトバルブなども発表されてい
る。ここで、ＦＬＣを前記アクティブマトリクス素子に
より駆動することにより、更に良好な表示素子を得る可
能性がある。ＦＬＣと前記ＴＦＴを組み合わせた例とし
ては、米国特許第４，８４０，４６２号明細書や、プロ
シーディングオブザエスアイディー、第３０巻、１９
８９、「フェロエレクティブリキッド−クリスタル
ビデオディスプレイ」（Ｐｒｏｃｅｅｄｉｎｇｏｆ
ｔｈｅＳＩＤ，ｖｏｌ．３０，１９８９，「Ｆｅｒｒ
ｏｅｌｅｃｔｉｖｅＬｉｑｕｉｄ−Ｃｒｙｓｔａｌ
ＶｉｄｅｏＤｉｓｐｌａｙ」）などに示されている。

【０００４】図１に、従来の液晶表示素子の回路を示
す。

【０００５】図１に示す回路は、共通電極ＣＯＭと各画
素電極ＣＥの間に液晶材料を封入した液晶セル７０１と
画素ＴＦＴ７０２とからなる単位画素、映像信号を伝え
る信号配線７０３、ラインバッファ７０４、シフトパル
ススイッチ７０８、水平シフトレジスタ７０５、ゲート
信号を伝えるゲート配線７１１、及び垂直シフトレジス
タ７０６から構成されており、映像信号は、図中７０７
の信号入力端から、タイミングをずらして順次各画素あ
るいは、各ラインに転送されていく。

【０００６】図１２に、図１１に示した従来のアクティ
ブマトリクス液晶表示素子の駆動パルスタイミングを示
す。図では、線順次駆動方法について示してある。すな
わち、液晶に記録されるべき映像信号Ｓ_V は、その映像
信号の周波数に同期した出力を示す水平シフトレジスタ
７０５によって駆動するシフトパルススイッチ７０８を
介して、バッファ部に１ライン分の映像信号が記録され
る。あるラインの全画素の映像信号がラインバッファ部
７０４に記録された後、ラインバッファ部７０４の出力
スイッチと垂直シフトレジスタ７０６によってオンされ
た画素スイッチを通して各液晶セルに映像信号が記録さ
れる。各液晶セルへの信号転送は、一般には、水平走期
間中のブランキング期間中に、ある水平ラインに対して
パルスφ_T により一括に信号転送がなされる。上述のタ
イミングにより、各ラインに順次映像信号が転送されて
いく。

【０００７】このように転送された信号電圧に対して、
セルを構成する液晶分子が動くことで、別にクロスポラ
ライザの関係で設けた偏向板の方向により、液晶セルの
透過率が変化する。この様子を図１３に示す。

【０００８】図１３で横軸に示した信号電圧値は、用い
る液晶によって、その意味が異なる。例えば、ＴＮ液晶
を用いた場合は、その値は、実効電圧値（Ｖ_rms ）とし
て定義される。この値の定性的な説明を、図１４を参照
して行う。液晶にＤＣ成分が長時間印加されるのを防止
する為に１フレームごとにその信号電圧の極性を変えて
信号を印加する方法がある。この場合液晶自身は、図中
の斜線部分で示したＡＣ電圧成分に対応して動作するの
である。従って、実効電圧Ｖ_rms は、２フレーム分の時
間をｔ_F 、液晶に転送される信号電圧をＶ_LC（ｔ）とす
ると、

【０００９】

【数１】で表わされる。一方、上記ＦＬＣ液晶の場合は、一般に
は、ＤＣ電圧駆動である。例えば、ＦＬＣとして、双安
定状態を持つもの（このような液晶としては、カイラル
スメクチック液晶が好ましく、カイラルスメクチックＣ
相（ＳｍＣ＊）またはＨ相（ＳｍＨ＊）更にＳｍＩ＊、
ＳｍＦ＊、ＳｍＧ＊等のカイラルスメクチック液晶が適
している。）を用いた場合、図１５のような駆動波形と
なる。すなわち、信号電圧としては、信号を書き込む前
に、双安定状態の内の一方の状態にリセット電圧Ｖ_R に
より一度リセットし、その後、書き込み電圧信号（Ｖ
_M ）を印加する。図１３の透過率に寄与する信号電圧
は、やはり斜線で示されている。ＴＮ液晶とは異なり、
書き込み電圧のＤＣ成分がそのまま信号電圧となる。

【００１０】図１２の駆動法を用いると、画素電極の電
圧は信号電圧によって変化するが、液晶の共通電極の電
位に対して必ず正であり、液晶セルに常に直流電圧成分
が印加された状態と同じである。特に液晶材料としてＴ
Ｎ型液晶を用いる場合にはこの直流成分は液晶分子の焼
き付きの原因となる。

【００１１】この直流電圧成分の除去方法の１つが、図
１４に示したような、信号電圧の１フレーム反転駆動法
である。Ｎ回目の信号電圧は共通電極の電位に対して正
の方向になるよう印加し、（Ｎ＋１）回目の信号電圧は
逆に負の方向になるよう印加する。このように１フレー
ムごとに共通電極電位に対する信号電圧の極性を反転さ
れることで、液晶セルに印加される直流電圧成分が相殺
され、液晶分子の焼き付きが防止できる。

【００１２】同様の作用効果により、１Ｈ期間ごとの反
転駆動法、１画素ごとの反転駆動法などがある。しか
し、従来のこのような反転駆動法では、新たに以下のよ
うな解決すべき技術的課題が生じていた。

【００１３】信号電圧の最大値をＶ_MAX とすると、反転
駆動を行った場合、上記のいかなる方式であっても、シ
フトレジスタ部にはＶ_MAX の２倍の振幅の信号を転送す
る能力が求められる。シフトレジスタ部には当然それ以
上のＯＮ時耐圧が要求されることになる。

【００１４】耐圧条件を緩和する手段のひとつとして、
信号電圧の最大振幅を下げることが考えられるが、今
後、急速に普及すると考えられるハイビジョン用ディス
プレイのように高精細が要求されるものに対して、同手
段は図１３からもわかるように階調の確保を困難にする
方向であり、望ましくない。

【００１５】

【発明が解決しようとする課題】また、耐圧条件緩和の
別の手段として、シフトレジスタを構成するトランジス
タにＬＤＤ（ｌｉｇｈｔｌｙｄｏｐｅｄｄｒａｉ
ｎ）構造のような高耐圧構造のＭＯＳトランジスタをス
イッチとして用いることも考えられるが、現在考案され
ているこれら高耐圧型のＭＯＳトランジスタは耐圧の向
上と引き換えに、ソース、ドレインに直列に付加される
抵抗の増大による相互コンダクタンスｇｍの低下という
問題点を持っている。先に言及したように、今後ＬＣＶ
にはハイビジョンディスプレイのように、ますます高速
駆動が要求されるようになり、アクティブ素子としての
ＴＦＴにもより大きなｇｍが求められる。また上記のよ
うな高耐圧構造のＭＯＳトランジスタは、プロセスが煩
雑であり、シフトレジスタを構成する上では歩留りを低
くしてしまい、その結果製造コストを比較的高いものと
してしまう。

【００１６】一方、前述した耐圧の問題とは別に駆動速
度を向上させることが良好な画像を表示する為に要求さ
れる。とりわけ、線順次駆動を行う場合にはラインバッ
ファへの書き込み速度を速めることが要求される。その
為にはシフトパルスの周波数を高めることが考えられる
がそれも図１１に示す回路や図１２に示す駆動方法では
自ずと限界があった。

【００１７】特に情報量が多くなるにつれ、この問題は
ソフトウェアの負担を増大させたり、周辺装置のメモリ
量やマイクロプロセッサ（ＭＰＵ）等のハードウェアの
負担をも増大させる。

【００１８】

【発明の目的】本発明の第１の目的は、駆動回路を改良
することにより、上述した耐圧に係る技術的課題を解決
することにある。

【００１９】本発明の第２の目的は、駆動回路と駆動タ
イミングとを改良することにより、上述した耐圧に係る
課題とは独立した信号処理速度に係る技術的課題を解決
することにある。

【００２０】本発明の第３の目的は、周辺装置の大規模
化を抑制し、又はソフトウェアの複雑化を抑えることに
ある。

【００２１】

【課題を解決するための手段及び作用】上述した第１及
び第３の目的は、液晶とアクティブ素子とを有するセル
を複数具備するアクティブマトリクス光バルブにおい
て、前記セルに印加する信号を転送する為のスイッチを
駆動する回路がシフトレジスタと該シフトレジスタの出
力を昇圧する昇圧手段を有することを特徴とする光バル
ブにより達成される。

【００２２】又、上述した第１及び第３の目的は液晶と
アクティブ素子とを有するセルの複数を２次元状に配置
した液晶表示手段と該表示手段を駆動する為の駆動回路
とを具備し、前記駆動回路は、前記複数のセルに印加す
る信号を転送する為のスイッチと、シフトパルスを発生
するシフトレジスタと、該シフトレジスタのシフトパル
スの電圧を昇圧する昇圧回路と、を含み、該昇圧回路の
出力を該スイッチに入力することにより該スイッチを駆
動することを特徴とする液晶表示素子、及び該素子を有
する画像情報処理装置により達成される。

【００２３】一方、上述した第２及び第３の目的は、液
晶とアクティブ素子とを有するセルの複数を２次元状に
配置した液晶表示手段と該表示手段を駆動する為の駆動
回路とを具備する液晶表示素子において、前記駆動回路
は、前記複数のセルに印加する画像信号を転送する為の
スイッチアレイと、該スイッチアレイを順次駆動する為
の時系列パルスを発生するパルス発生回路とを含み、前
記信号を該スイッチアレイに入力する為の信号線が複数
設けられており、前記時系列パルスを時系列的に少なく
とも一部オーバーラップさせて前記スイッチアレイに入
力することを特徴とする液晶表示素子、及び該素子を有
する画像情報処理装置により達成される。

【００２４】

【好適な実施態様の説明】本発明による第１の実施態様
は、液晶セルに印加する信号を転送するスイッチに入力
する駆動信号パルスを昇圧するものであり、この構成に
よってシフトレジスタを構成するトランジスタ等の耐圧
を向上させる為の複雑な構造を省くことができる。この
ことは高性能な素子（デバイス）をその製造歩留りを低
くすることなく作製可能とする。

【００２５】一方、本発明による第２の実施態様は液晶
セルに印加する信号を転送するスイッチアレイに入力す
る該信号のラインを複数にして、該複数ラインに対応し
たスイッチを駆動する駆動信号パルスを時系列的にオー
バーラップさせて供給するものであり、この構成によっ
て、画像（映像）信号の処理速度を向上させることがで
きる。

【００２６】このことも、高性能な素子をその製造歩留
りを低くすることなく作製可能とするものである。しか
も、周辺装置のソフトウェア及びハードウェアの大規模
化を抑制することもできる。

【００２７】そして、本発明は液晶プリンターや液晶表
示素子用の光バルブ及びそれらを搭載した画像情報処理
装置に用いられる。

【００２８】本発明に用いられるアクティブ素子や転送
用のスイッチ更にはシフトレジスタ及び昇圧手段は望ま
しくは半導体集積回路として同一基体上に一体的に作製
される。このような基体としては絶縁膜上に半導体領域
を有するものが好ましい。このような基体は容易に周辺
回路内蔵の光透過型液晶ライトバルブを形成し易いから
である。

【００２９】そして、第１の実施態様における昇圧手段
はトランジスタや容量素子やダイオードを用いて形成さ
れることが望ましい。

【００３０】又、一方、第２の実施態様における複数の
ラインは映像信号を構成する複数の要素信号が供給され
る。この要素信号は合成されて１つの映像信号となるも
のである。とりわけ赤信号、緑信号、青信号といった色
分解信号を要素信号として用いれば複雑なカラー画像形
成の為の信号処理速度を高めることが容易になる。

【００３１】より好ましくは、線順次駆動に採用するこ
とによりラインバッファへの書き込みが速くなり、その
他の時系列的な信号の処理を並行して行う為の余分な時
間を作り出せる。

【００３２】

【実施例】以下、具体的且つ詳細に本発明の各実施例に
ついて述べるが、本発明は、これらの実施例に限定され
ることはなく、本発明の目的が達成される範囲内での設
計変更、要素の置換を含むものである。

【００３３】（実施例１）図１に、本実施例に基づくア
クティブマトリクス素子の駆動回路を示す。図１中、１
０１はシフトレジスタであり、Ｐ１〜Ｐ７は前記シフト
レジスタ１０１の出力端子である。１０２は第１のＭＯ
Ｓトランジスタであり、シフトレジスタ１０１の第１の
出力端子Ｐ１にそのゲートとソースが接続されている。
１０３は第１のキャパシタでありキャパシタ１０３の第
１電極はシフトレジスタ１０１の第２の出力端子Ｐ２に
接続されている。１０４は第２のＭＯＳトランジスタで
あり、シフトレジスタ１０１の第３の出力端子Ｐ３にそ
のゲートが接続され、そのソースはリセット用の基準電
極を与える基準電源Ｖ_RSに接続されたリセット電源線１
０５に接続されている。第１のＭＯＳトランジスタ１０
２のドレインと第１のキャパシタ１０３の第２電極と第
２のＭＯＳトランジスタのドレインは互いに接続され、
第１の出力端子０１となる。続いてシフトレジスタの第
３出力端子Ｐ３、第４出力端子Ｐ４、第５出力端子Ｐ５
に上記と同様の構成にＭＯＳトランジスタ、およびキャ
パシタを接続し、第２の出力端子０２とする。以下、順
次同様に２端子ずつずらして接続してゆく。１０６はシ
フトレジスタの信号で制御されるスイッチングトランジ
スタである。

【００３４】具体的な動作を説明する為に、図２に動作
タイミングを示す。シフトレジスタ１０１の各出力は同
図のＰ１〜Ｐ７に示したように、各端子より互いに時間
的にオーバーラップすることなく順次出力される。出力
端子０１の電位は、まずＰ１の信号により、Ｐ１の出力
電圧から第１のＭＯＳトランジスタ１０２のしきい値電
圧分だけ落ちた電圧、まで昇圧される。続いてＰ２の信
号により、キャパシタ１０３を介してＰ２の信号電圧に
キャパシタ１０３とトランジスタ１０６のゲート容量と
の容量分割比をかけた電圧分だけ昇圧される。ここでた
とえばＰ１〜Ｐ７の出力振幅を７Ｖ、第１のＭＯＳトラ
ンジスタ１０２のしきい値電圧を１Ｖ、キャパシタ１０
３とトランジスタ１０６のゲート容量との容量分割比を
０．９と設定すると、スイッチングトランジスタ１０６
のゲートに印加される電圧は次式で表わされるように、
シフトレジスタ１０１の動作電圧７Ｖに対し、１２．３
Ｖと１．７６倍に昇圧される。

【００３５】出力端子電圧＝（７−１）＋７×０．９＝１２．３Ｖ本回路により、シフトレジスタ１０１内、および本回路
内の各トランジスタに印加される電源電圧は７Ｖという
低電圧のまま、１２．３Ｖという高電圧を発生すること
ができ、１１Ｖ振幅の信号を取り扱うことができる。

【００３６】又、スイッチングトランジスタ１０６とし
てＰＭＯＳを用いた場合のタイミング図を図３として示
す。ＰＭＯＳの場合も同様の効果を得ることができる。

【００３７】（実施例２）図４に、第２の実施例の回路
図を示す。本実施例では、シフトレジスタの第１出力端
子Ｐ１、第２出力端子Ｐ２、第３出力端子Ｐ３に本発明
の回路を接続した後、以下第２出力端子Ｐ２、第３出力
端子Ｐ３、第４出力端子Ｐ４と、、一端子づつずらして
順次接続される。本回路の動作タイミング図を図５に示
す。同図から分かるように、本回路の場合、ある期間出
力がオーバーラップして出力されるが、図４に示したよ
うに、スイッチングトランジスタ１０６により接続され
る信号線が複数ある場合、たとえばカラーパネルにおい
てＲ、Ｇ、Ｂ、各色ごとに信号線を有するような場合、
出力をタイミング的にオーバーラップさせることにより
実施例１に比べより高速な動作を実現することができ
る。

【００３８】（実施例３）図６に第３の実施例の回路図
を示す。本実施例は、実施例１では所望の高電圧出力を
維持できる期間がＰ２信号が出力されている期間に限ら
れるのに対し、第１のキャパシタの第１電極とシフトレ
ジスタのＰ２出力端子の間に第３のＭＯＳトランジスタ
６０１を挿入し、このＭＯＳトランジスタのソースとゲ
ートをＰ２出力端子に接続し、ドレインを第１のキャパ
シタの第１電極に接続する構造を取ることで、図７に示
したようにＰ２信号の出力が終了した後もキャパシタの
第１電極側の電位は保持され第２電極側の電位も次のＰ
３信号が印加されるまで所望の高電圧出力を維持するこ
とができる。これによりスイッチングトランジスタが信
号を転送できる期間を延ばすことができる。

【００３９】第１のキャパシタの第１電極にはリセット
トランジスタ６０２が接続されており、Ｐ３信号が印加
されると第１電極側の電位をリセットする。

【００４０】（実施例４）図８に第４の実施例の回路図
を示す。本実施例は、チャージポンピング回路を用いて
昇圧回路を構成した実施例である。第４のＭＯＳトラン
ジスタ８０１と第５のＭＯＳトランジスタ８０２と第６
のＭＯＳトランジスタ８０３と第２のキャパシタ８０４
を持ち、第４のＭＯＳトランジスタ８０１のソースは電
源線ＶＤＤ８０５に接続され、ゲートはシフトレジスタ
のＰ１出力端子に接続され、第４のＭＯＳトランジスタ
８０１のドレインと第５のＭＯＳトランジスタ８０２の
ソースおよびゲートと、第２のキャパシタ８０４の第１
電極は互いに接続されている。第２のキャパシタ８０４
の第２電極はＰ２出力端子に接続され、第６のＭＯＳト
ランジスタ８０３のソースは電源線ＶＳＳ８０６に接続
され、ゲートはシフトレジスタのＰ３出力端子に接続さ
れ、第５のＭＯＳトランジスタ８０２および第６のＭＯ
Ｓトランジスタ８０３のドレインは互いに接続され出力
端子となる。動作タイミング図を図９に示す。まず、Ｐ
１信号により、第４のＭＯＳトランジスタ８０１のドレ
イン端子の電位を昇圧する。次にＰ２信号により、キャ
パシタ８０４を介して更に昇圧し、出力する。次にＰ３
信号によりリセットを行う。本回路構成においても上記
実施例と同様の効果が得られる。

【００４１】以上説明した実施例１乃至４におけるスイ
ッチングトランジスタ１０６の出力（映像信号）は線順
次駆動法を採用する場合には図１１のラインバッファ７
０４を介して信号配線７０４に供給される。これとは別
に、画素毎に時系列的に順次駆動する場合には、ライン
バッファ７０４を介することなく直接出力を信号配線７
０４に供給する。

【００４２】以上説明した実施例１乃至４の回路は半導
体基板上に形成される。

【００４３】図１０は本発明によるＡＭＬＣＤを用いた
画像情報処理装置を示す模式図である。

【００４４】１はＡＭＬＣＤであり、基体６の中央に表
示部５が設けられている。図１０では模式的に画素部分
を拡大して４及び４’として示している。表示部５の周
囲にはシフトレジスタを含む駆動回路が配置されてい
る。信号配線に接続され映像信号を供給する水平駆動回
路３，３’は表示部の上下に、ゲート配線に接続されラ
イン選択信号を発生する駆動回路２，２’は表示部５の
左右に配置されている。

【００４５】このＡＭＬＣＤ１はこれらの駆動回路は制
御する別基板に実装された駆動制御回路１０に接続され
る。この回路１０は実施例２乃至４用として設計される
場合には１つの映像信号を複数の要素信号（例えば
Ｓ_VR，Ｓ_VG，Ｓ_VB）に分離する回路を含む。

【００４６】又、光源１２及び光源の点灯を制御するイ
ンバータを含む点灯制御回路と共に上記駆動制御回路１
０は中央制御回路１４に接続される。

【００４７】更に、この画像情報処理装置では画像情報
を入力するレンズを含む光学系２２と光電変換要素を含
むイメージセンサ２１とその駆動回路２０を有してい
る。

【００４８】加えて、イメージセンサ２１による画像情
報及び／又は表示された画像情報は記録ヘッド３１を含
む記録制御回路３０により記録媒体に記録される。

【００４９】以上説明した実施例のアクティブマトリク
ス液晶表示素子１は、以下に示す方法により製造される
単結晶Ｓｉ層を有する半導体基板を用いることにより、
液晶素子、液晶駆動回路及びその他の周辺駆動回路を同
時に同一基板上に作成することができる。以下、その方
法につき説明する。

【００５０】半導体基板の単結晶Ｓｉ層は単結晶Ｓｉ基
体を多孔質化した多孔質Ｓｉ基体を用いて形成したもの
である。

【００５１】この多孔質Ｓｉ基体には、透過型電子顕微
鏡による観察によれば、平均約６００Å程度の径の孔が
形成されており、その密度は単結晶Ｓｉに比べると、半
分以下になるにもかかわらず、その単結晶性は維持され
ており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャ
ル成長させることも可能である。ただし、１０００℃以
上では、内部の孔の再配列が起こり、増速エッチングの
特性が損なわれる。このため、Ｓｉ層のエピタキシャル
成長には、分子線エピタキシャル成長法、プラズマＣＶ
Ｄ法、熱ＣＶＤ法、光ＣＶＤ法、バイアス・スパッタ
法、液晶成長法等の低温成長が好適とされる。

【００５２】ここでＰ型Ｓｉを多孔質化した後に単結晶
層をエピタキシャル成長させる方法について説明する。

【００５３】先ず、Ｓｉ単結晶基体を用意し、それをＨ
Ｆ溶液を用いた陽極化成法によって、多孔質化する。単
結晶Ｓｉの密度は２．３３ｇ／ｃｍ³ であるが、多孔質
Ｓｉ基体の密度はＨＦ溶液濃度を２０〜５０重量％に変
化させることで、０．６〜１．１ｇ／ｃｍ³ に変化させ
ることができる。この多孔質層は下記の理由により、Ｐ
型Ｓｉ基体に形成され易い。

【００５４】多孔質Ｓｉは半導体の電解研磨の研究過程
において発見されたものであり、陽極化成におけるＳｉ
の溶解反応において、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のように示される。

【００５５】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ⁺ →ＳｉＦ₂
＋２Ｈ⁺ ＋ｎｅ^- ＳｉＦ₂ ＋２ＨＦ→ＳｉＦ₄ ＋Ｈ₂ ＳｉＦ₄ ＋２ＨＦ→Ｈ₂ ＳｉＦ₆ 又は、Ｓｉ＋４ＨＦ＋（４−λ）ｅ⁺ →ＳｉＦ₄ ＋４Ｈ⁺ ＋λ
ｅ^- ＳｉＦ₄ ＋２ＨＦ→Ｈ₂ ＳｉＦ₆ ここで、ｅ⁺ 及び、ｅ^- はそれぞれ、正孔と電子を表し
ている。また、ｎ及びλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。

【００５６】以上のことから、正孔の存在するＰ型Ｓｉ
は、多孔質化され易いと言える。

【００５７】一方、高濃度Ｎ型Ｓｉも多孔質化されうる
ことが報告されており、従って、Ｐ型、Ｎ型の別にこだ
わらずに多孔質化を行うことができる。

【００５８】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、通常の単結晶層のエッチン
グ速度に比べて著しく増速される。

【００５９】単結晶Ｓｉを陽極化成によって多孔質化す
る条件を以下に示す。尚、陽極化成によって形成する多
孔質Ｓｉの出発材料は、単結晶Ｓｉに限定されるもので
はなく、他の結晶構造のＳｉでも可能である。

【００６０】印加電圧：２．６（Ｖ）電流密度：３０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：
１：１時間：２．４（時間）多孔質Ｓｉの厚み：３００（μｍ）Ｐｏｒｏｓｉｔｙ：５６（％）このようにして形成した多孔質化Ｓｉ基体の上にＳｉを
エピタキシャル成長させて単結晶Ｓｉ薄膜を形成する。
単結晶Ｓｉ薄膜の厚さは好ましくは５０μｍ以下、さら
に好ましくは２０μｍ以下である。

【００６１】次に上記単結晶Ｓｉ薄膜表面を酸化した
後、最終的に基板を構成することになる基体を用意し、
単結晶Ｓｉ表面の酸化膜と上記基体を貼り合わせる。或
いは新たに用意した単結晶Ｓｉ基体の表面を酸化した
後、上記多孔質Ｓｉ基体上の単結晶Ｓｉ層と貼り合わせ
る。この酸化膜を基体と単結晶Ｓｉ層の間に設ける理由
は、例えば基体としてガラスを用いた場合、Ｓｉ活性層
の下地界面により発生する界面準位は上記ガラス界面に
比べて、酸化膜界面の方が準位を低くできるため、電子
デバイスの特性を、著しく向上させることができるため
である。さらに、後述する選択エッチングにより多孔質
Ｓｉ基体をエッチング除去した単結晶Ｓｉ薄膜のみを新
しい基体に貼り合わせても良い。貼り合わせはそれぞれ
の表面を洗浄後に室温で接触させるだけでファンデル
ワールス力で簡単には剥すことができない程充分に密
着しているが、これをさらに２００〜９００℃、好まし
くは６００〜９００℃の温度で窒素雰囲気下熱処理し完
全に貼り合わせる。

【００６２】さらに、上記の貼り合わせた２枚の基体全
体にＳｉ₃ Ｎ₄ 層をエッチング防止膜として堆積し、多
孔質Ｓｉ基体の表面上のＳｉ₃ Ｎ₄ 層のみを除去する。
このＳｉ₃ Ｎ₄ 層の代わりにアピエゾンワックスを用い
ても良い。この後、多孔質Ｓｉ基体を全部エッチング等
の手段で除去することにより薄膜単結晶Ｓｉ層を有する
半導体基板が得られる。

【００６３】この多孔質Ｓｉ基体のみを無電解湿式エッ
チングする選択エッチング法について説明する。

【００６４】結晶Ｓｉに対してはエッチング作用を持た
ず、多孔質Ｓｉのみを選択エッチング可能なエッチング
液としては、弗酸、フッ化アンモニウム（ＮＨ₄ Ｆ）や
フッ化水素（ＨＦ）等バッファード弗酸、過酸化水素水
を加えた弗酸又はバッファード弗酸の混合液、アルコー
ルを加えた弗酸又はバッファード弗酸の混合液、過酸化
水素水とアルコールとを加えた弗酸又はバッファード弗
酸の混合液が好適に用いられる。これらの溶液に貼り合
わせた基板を湿潤させてエッチングを行う。エッチング
速度は弗酸、バッファード弗酸、過酸化水素水の溶液濃
度及び温度に依存する。過酸化水素水を添加することに
よって、Ｓｉの酸化を増速し、反応速度を無添加に比べ
て増速することが可能となり、さらに過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。またアルコールを添加することにより、エッチ
ングによる反応生成気体の気泡を、瞬時にエッチング表
面から攪拌することなく除去でき、均一に且つ効率よく
多孔質Ｓｉをエッチングすることができる。

【００６５】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５重量％、より好ま
しくは１〜８５重量％、さらに好ましくは１〜７０重量
％の範囲で設定され、バッファード弗酸中のＮＨ₄ Ｆ濃
度は、エッチング液に対して、好ましくは１〜９５重量
％、より好ましくは５〜９０重量％、さらに好ましくは
５〜８０重量％の範囲で設定される。

【００６６】ＨＦ濃度は、エッチング液に対して、好ま
しくは１〜９５重量％、より好ましくは５〜９０重量
％、さらに好ましくは５〜８０重量％の範囲で設定され
る。

【００６７】Ｈ₂ Ｏ₂ 濃度は、エッチング液に対して、
好ましくは１〜９５重量％、より好ましくは５〜９０重
量％、さらに好ましくは１０〜８０重量％で、且つ上記
過酸化水素水の効果を奏する範囲で設定される。

【００６８】アルコール濃度は、エッチング液に対し
て、好ましくは８０重量％、より好ましくは６０重量％
以下、さらに好ましくは４０重量％以下で、且つ上記ア
ルコールの効果を奏する範囲で設定される。

【００６９】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。

【００７０】本工程に用いられるアルコールはエチルア
ルコールの他、イソプロピルアルコールなど製造工程等
に実用上差し支えなく、さらに上記アルコール添加効果
を望むことのできるアルコールを用いることができる。

【００７１】このようにして得られた半導体基板は、通
常のＳｉウエハーと同等な単結晶Ｓｉ層が平坦にしかも
均一に薄層化されて基板全域に大面積に形成されてい
る。

【００７２】この半導体基板の単結晶Ｓｉ層を部分酸化
法或いは島状にエッチングすることにより分離し、不純
物をドープしてｐ或いはｎチャネルトランジスタを形成
する。

【００７３】（実施例５）図１６と図１７とは本発明に
よる液晶ライトバルブの駆動回路及びそのタイミングを
示すチャートである。

【００７４】本例は前述した実施例４を一部改良したも
のであり、その改良点を除く他の構成は実施例４とほぼ
同一である。

【００７５】回路的にはＭＯＳトランジスタ８０３のゲ
ートを端子Ｐ４に接続するというように、シフトレジス
タの端子を一段後にずらして接続することで、図１７に
示すように昇圧回路一端子のリセットタイミング（オ
ン）と次の一端子のセットタイミング（オフ）とを時間
的に逆にしてオーバーラップする期間Ｔ₀₁及びＴ₀₂を順
次設けている。そして、シフトレジスタ１０１として高
周波数で動作するレジスタを採用している。これにより
スイッチ１０６の出力側に書き込まれる信号の処理速度
を速めることができる。

【００７６】本例では実施例２，３同様に昇圧回路とオ
ーバーラップ駆動とを組み合わせているが、本発明にお
いては昇圧回路を設けずにシフトレジスタのシフトパル
スをオーバーラップさせるだけで昇圧せずに供給するも
のであってもよい。

【００７７】

【発明の効果】本発明によればシフトレジスタを構成す
るトランジスタ等の耐圧を向上させる為の複雑な構造を
省くことができ、高性能な素子（デバイス）をその製造
歩留りを低くすることなく作製可能となる。

【００７８】また、本発明によれば画像（映像）信号の
処理速度を向上させることができ、高性能な素子をその
製造歩留りを低くすることなく作製可能となる。しか
も、周辺装置のソフトウェア及びハードウェアの大規模
化を抑制することもできる。

【図面の簡単な説明】

【図１】本発明の実施例１のアクティブマトリクス液晶
光バルブの駆動回路を示す図

【図２】実施例１の駆動回路の動作タイミング図

【図３】実施例１の駆動回路に一部ＰＭＯＳトランジス
タを用いた場合のタイミング図

【図４】本発明の実施例２のアクティブマトリクス液晶
光バルブの駆動回路を示す図

【図５】実施例２の駆動回路の動作タイミング図

【図６】本発明の実施例３のアクティブマトリクス液晶
光バルブの駆動回路を示す図

【図７】実施例３の駆動回路の動作タイミング図

【図８】本発明の実施例４のアクティブマトリクス液晶
光バルブの駆動回路を示す図

【図９】実施例４の駆動回路の動作タイミング図

【図１０】本発明による液晶光バルブを用いた画像情報
処理装置の構造を示す模式図

【図１１】従来の液晶表示装置の回路図

【図１２】アクティブマトリクス液晶表示素子の駆動パ
ルスタイミングを示す図

【図１３】ＴＮ液晶セルの透過率と信号電圧の相関を示
す図

【図１４】ＴＮ液晶を用いたアクティブマトリクス液晶
表示素子の駆動波形を示す図

【図１５】強誘電性液晶を用いたアクティブマトリクス
液晶表示素子の駆動波形を示す図

【図１６】本発明の実施例５によるアクティブマトリク
ス液晶光バルブの駆動回路を示す図

【図１７】実施例５の駆動回路の動作タイミング図

Claims

【特許請求の範囲】

【請求項１】液晶とアクティブ素子とを有するセルを
複数具備するアクティブマトリクス液晶光バルブにおい
て、前記各セルに印加する信号を転送する為のスイッチ
を駆動する回路が、シフトレジスタと該シフトレジスタ
の出力を昇圧する昇圧手段を有することを特徴とするア
クティブマトリクス液晶光バルブ。
【請求項２】前記昇圧機能は、第１のＭＯＳトランジ
スタと第１のキャパシタと第２のＭＯＳトランジスタと
から成り、第１のＭＯＳトランジスタのゲートとソース
はシフトレジスタの第１の出力に接続し、キャパシタの
第１の電極はシフトレジスタの第２の出力に接続し、第
２のＭＯＳトランジスタのゲートはシフトレジスタの第
３の出力に接続し、ソースは独立に設けられたリセット
電源線に接続され、第１のＭＯＳトランジスタのドレイ
ンと第１のキャパシタの第２の電極と第２のＭＯＳトラ
ンジスタのドレインは互いに接続されていることを特徴
とする請求項１記載のアクティブマトリクス液晶光バル
ブ。
【請求項３】前記昇圧機能は第４のＭＯＳトランジス
タと第５のＭＯＳトランジスタと第６のＭＯＳトランジ
スタと第２のキャパシタを持ち、第４のＭＯＳトランジ
スタのソースは電源線に接続され、ゲートはシフトレジ
スタの第１出力端子に接続され、第４のＭＯＳトランジ
スタのドレインと第５のＭＯＳトランジスタのソースと
ゲートと、第２のキャパシタの第１電極は互いに接続さ
れている。第２のキャパシタの第２電極はシフトレジス
タの第２出力端子に接続され、第６のＭＯＳトランジス
タのソースはリセット電源線に接続され、ゲートはシフ
トレジスタの第３出力端子に接続され、第５、第６のＭ
ＯＳトランジスタのドレインは互いに接続されているこ
とを特徴とする請求項１記載のアクティブマトリクス液
晶光バルブ。
【請求項４】液晶とアクティブ素子とを有するセルの
複数を２次元状に配置した液晶表示手段と該表示手段を
駆動する為の駆動回路とを具備する液晶表示素子におい
て、前記駆動回路は、前記複数のセルに印加する信号を転送
する為のスイッチと、シフトパルスを発生するシフトレ
ジスタと、該シフトレジスタのシフトパルスの電圧を昇
圧する昇圧回路と、を含み、該昇圧回路の出力を該スイ
ッチに入力することにより該スイッチを駆動することを
特徴とする液晶表示素子。
【請求項５】液晶とアクティブ素子とを有するセルの
複数を２次元状に配置した液晶表示手段と該表示手段を
駆動する為の駆動回路とを具備し、前記駆動回路は、前
記複数のセルに印加する画像信号を転送する為のスイッ
チと、シフトパルスを発生するシフトレジスタと、該シ
フトレジスタのシフトパルスの電圧を昇圧する昇圧回路
と、を含み、該昇圧回路の出力を該スイッチに入力する
ことにより該スイッチを駆動する液晶表示手段と、該液晶表示手段に入力する該画像信号を供給する別個の
画像信号供給手段と、を有する画像情報処理装置。
【請求項６】前記画像情報処理装置は更に前記画像信
号の基になる情報を発生するイメージセンサーを有する
ことを特徴とする請求項５に記載の画像情報処理装置。
【請求項７】前記画像情報処理装置は更に前記画像信
号に応じた情報を記録媒体に記録する記録手段を有する
ことを特徴とする請求項５ないし６に記載の画像情報処
理装置。
【請求項８】液晶とアクティブ素子とを有するセルの
複数を２次元状に配置した液晶表示手段と該表示手段を
駆動する為の駆動回路とを具備する液晶表示素子におい
て、前記駆動回路は、前記複数のセルに印加する画像信号を
転送する為のスイッチアレイと、該スイッチアレイを順
次駆動する為の時系列パルスを発生するパルス発生回路
とを含み、前記信号を該スイッチアレイに入力する為の
信号線が複数設けられており、前記時系列パルスを時系
列的に少なくとも一部オーバーラップさせて前記スイッ
チアレイに入力することを特徴とする液晶表示素子。
【請求項９】前記信号は複数の色分解信号であること
を特徴とする請求項８に記載の液晶表示素子。
【請求項１０】前記パルス発生回路は、シフトパルス
を発生するシフトレジスタと、シフトパルスの電圧を昇
圧し、前記時系列パルスを形成する昇圧回路とを含むこ
とを特徴とする請求項８に記載の液晶表示素子。
【請求項１１】液晶とアクティブ素子とを有するセル
の複数を２次元状に配置した液晶表示手段と該表示手段
を駆動する為の駆動回路とを具備し、前記駆動回路は、
前記複数のセルに印加する画像信号を転送する為のスイ
ッチアレイと、該スイッチアレイを順次駆動する為のシ
フトパルスを発生するシフトレジスタとを含み、前記信
号を該スイッチアレイに入力する為の信号線が複数設け
られており、前記シフトパルスを時系列的に少なくとも
一部オーバーラップさせて前記スイッチアレイに入力す
る液晶表示手段と、該液晶表示手段に入力する該画像信号を供給する別個の
画像信号供給手段と、を有する画像情報処理装置。
【請求項１２】前記画像情報処理装置は更に前記画像
信号の基になる情報を発生するイメージセンサーを有す
ることを特徴とする請求項１１に記載の画像情報処理装
置。
【請求項１３】前記画像情報処理装置は更に前記画像
信号に応じた情報を記録媒体に記録する記録手段を有す
ることを特徴とする請求項１１ないし１２に記載の画像
情報処理装置。