JPH05265608A - 記録装置 - Google Patents

Abstract

(57)【要約】 【目的】 多量のデータを高速に処理できる、低コスト
の記録装置を提供する。 【構成】 記録紙に対向して該記録紙の記録ライン方向
に往復動可能に配された、記録ヘッド１０１を搭載した
キャリッジと、該キャリッジを往復動させるステップモ
ータからなるキャリッジモータ１０５と、該キャリッジ
モータ１０５の相切換えのためのタイムアウト信号を所
定間隔で発するタイマ２０７と、記録用の画像データが
格納されるＲＡＭ２０５と、前記タイムアウト信号に同
期して、前記画像データに応じて所定の時間幅で前記記
録ヘッド１０１を駆動するヒート制御回路２１１と、前
記キャリッジの移動方向に応じ、前記タイムアウト信号
をクロックとしてカウントアップあるいはカウントダウ
ンするアップダウンカウンタ２０８を有している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリアル式の記録装置
に関する。

【０００２】

【従来の技術】用紙、プラスチック薄板等のシートに文
字、画像等を記録する記録装置には、画像形成プロセス
の違いにより、ワイヤドット、熱転写方式、インクジェ
ット方式、レーザービーム方式等がある。また、記録装
置の走査方式には、シリアル式、ラインプリント式、ペ
ージプリント式などがある。

【０００３】このうちシリアル式は、プラテンに沿って
左右に往復動するキャリッジ上に記録ヘッドを搭載し、
キャリッジモータを駆動源として前記キャリッジを往復
動させることで、前記記録ヘッドを前記シートのライン
方向に走査しながら記録していくものである。

【０００４】図７は、従来の記録装置における制御系の
一例を示すブロック図であり、キャリッジモータとして
ステップモータを使用したシリアル式の記録装置の制御
系を示している。

【０００５】図７に示すような制御系を備えた記録装置
は、記録すべき記録データおよび記録装置の動作を制御
するコマンドが、パラレルインターフェースまたはシリ
アルインターフェースなどの公知のインターフェース回
路から構成される記録データ受信部７０３を介して、コ
ンピュータシステムなどのホスト装置７０２からＣＰＵ
７０４を介すか、または直接、受信バッファであるＲＡ
Ｍ７０５に転送される。

【０００６】ＣＰＵ７０４は、転送された記録データに
基づいてタイマ７０７を起動し、該タイマ７０７のタイ
ムアウトごとに記録ヘッド７０１の位置をカウントしな
がら出力ポート７０８を介してステップモータであるキ
ャリッジモータ７０９の相切換えを行なって記録ヘッド
７０１をライン方向に走査させる。また、同時にキャリ
ッジモータ７０９の相切換え（タイマ７０７のタイムア
ウト）と同期してヒート制御回路７１０を起動し、記録
データに基づいて所定パルス幅で記録ヘッド７０１を駆
動する。ＣＰＵ７０４が処理すべき制御プログラムはＲ
ＯＭ７０６に格納されている。また、ホスト装置７０２
から転送される記録データが文字、記号の場合には、そ
の記録データは文字コードの形で転送されるので、ドッ
トマトリックス方式の記録ヘッド７０１で記録できるよ
うに記録装置側にビットイメージデータに変換するため
のキャラクタジェネレータが前記ＲＯＭ７０６内に設け
られている。さらに、前記転送された記録データのバッ
ファエリアないしＣＰＵ７０４のワークエリアとして用
いるために前記ＲＡＭ７０５が設けられている。その他
図示していないが出力ポート７０８を介して紙送りモー
タ等のメカ機構の制御を行なう。

【０００７】ところで、最近の高密度記録および高速度
記録の要請により、記録装置は多量のデータを高速に処
理する必要がある。つまり、記録装置は、記録を行なっ
ていない時間を可能な限り短かくするために、記録中に
コマンド等を解析して次に記録するラインのデータを作
成する必要がある。これを可能とするために、ホスト装
置７０２からの記録データを受信バッファであるＲＡＭ
７０５に格納する部分、実際にドットマトリックスで記
録するために作成されたビットイメージデータをＲＡＭ
７０５からヒート制御回路７１０に転送する部分をＣＰ
Ｕ７０４を介さずに公知のＤＭＡ（ダイレクト・メモリ
・アクセス）回路で構成する対策がなされる場合があ
る。

【０００８】

【発明が解決しようとする課題】しかしながら上記従来
の技術では、次に記録するラインの記録データを作成す
るために記録ヘッドの現在位置を知る必要があるが、キ
ャリッジモータとしてステップモータを使用し、オープ
ンループで制御しているので、現在の記録ヘッドの位置
を知るため前記ステップモータの相切換えごとに、ＣＰ
Ｕがホームポジションの位置を規準にして、ＲＡＭに設
けられた位置レジスタを「＋１」あるいは「−１」にし
なければならない。このため、相切換えごとの、つまり
タイマのタイムアップごとに必ずＣＰＵに割込みをかけ
なければならず、この割込み処理に要する時間がネック
になり高速記録が行なえないという問題点がある。

【０００９】また、最近ではソフトウェアの構成におい
てマルチタスク構成を採用するのが一般的であるが、こ
の割込み周期がタスク切換え周期より短かいために、マ
ルチタスク構成を採用しずらいという大きな問題点もあ
る。

【００１０】本発明は、上記従来の技術が有する問題点
に鑑みてなされたもので、多量のデータを高速に処理で
きる、低コストの記録装置を提供することを目的として
いる。

【００１１】

【課題を解決するための手段】本発明は、記録紙に対向
して該記録紙の記録ライン方向に往復動可能に配され
た、記録ヘッドを搭載したキャリッジと、該キャリッジ
を往復動させるステップモータと、該ステップモータの
相切換えのためのタイムアウト信号を所定間隔で発する
タイマと、記録用の画像データが格納されるデータ記憶
部と、前記タイムアウト信号に同期して、前記画像デー
タに応じて所定の時間幅で前記記録ヘッドを駆動するヒ
ート制御回路と、を備えた記録装置において、前記キャ
リッジの移動方向に応じ、前記タイムアウト信号をクロ
ックとしてカウントアップあるいはカウントダウンする
アップダウンカウンタを有するものである。

【００１２】また、上記記録装置において、前記タイム
アウト信号に同期して、該タイムアウト信号より周期が
短かい第２タイムアウト信号を発する第２タイマと、前
記タイムアウト信号と第２タイムアウト信号との論理和
をヒート制御回路に印加する論理回路とを有するもの
と、前記記録ヘッドのホームポジションを検知するセン
サを有するものと、前記アップダウンカウンタのカウン
ト値が所定の値に達したとき、データ記憶部からヒート
制御回路へ画像データを転送するＤＭＡコントローラを
有するものとがある。

【００１３】

【作用】本発明の記録装置によれば、所定間隔で発せら
れるタイムアウト信号を、キャリッジの移動方向に応じ
てアップダウンカウンタにてカウントアップあるいはカ
ウントダウンするので、前記キャリッジが左右何れの方
向に移動している場合でもその時点でのキャリッジの位
置を知ることが可能となり、該キャリッジの位置に応じ
て適当な時機に次の記録ラインについての画像データを
作成することができる。

【００１４】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１５】図１は本発明の記録装置の一実施例を示す
斜視図である。

【００１６】本実施例の記録装置は、記録ヘッド１０１
を搭載したキャリッジ１０２を、ガイド軸１０３，１０
４に沿って、記録紙１０９の記録ライン方向（主走査方
向）に往復動させながら、前記記録ヘッド１０１からイ
ンクを吐出して前記記録紙１０９上に画像記録を行な
う、シリアル方式のインクジェット記録装置である。

【００１７】前記キャリッジ１０２は、キャリッジモー
タ１０５に連動する駆動プーリー１０７とアイドルプー
リー１０６とに張設されたタイミングベルト１０８に連
結されて、前記キャリッジモータ１０５の動力によって
往復動される。

【００１８】記録紙１０９は、ペーパーパン１１０によ
ってガイドされながら、図示しないピンチローラで紙送
りローラに圧接されて前記記録ヘッド１０１に対向する
位置に搬送（副走査）される。この記録紙１０９の搬送
は紙送りモータ１１５を駆動源として行なわれる。搬送
された記録紙１０９は、紙押え板１１１、排紙ローラ１
１２と拍車１１３とによりテンションを加えて排紙され
る。

【００１９】回復ユニット１１４は、記録ヘッド１０１
に形成されているインク吐出口に付着した異物や粘度の
高くなったインクを除去することにより、吐出特性を正
規の状態に戻す働きをするものである。

【００２０】ホームポジションセンサ１１６は記録ヘッ
ド１０１を初期位置に設定するための、フォトインタタ
プラ等で構成されるセンサであり、キャリッジ１０２の
一部として設けられた遮光板１１７により遮光されるこ
とでホームポジション信号を出力する。

【００２１】次に、本実施例の記録装置における制御系
について、図２を参照して説明する。

【００２２】図２は、本発明の記録装置における制御系
の一例を示すブロック図である。

【００２３】図２において、ホスト装置２０１から転送
された記録データは公知のインターフェース回路から構
成される記録データ受信部２０２の内部に構成されたデ
ータラッチに保持された後、ＤＭＡ要求信号２ａをＤＭ
Ａコントローラ２０３に出力する。

【００２４】ＤＭＡコントローラ２０３は、画像データ
記憶部であるＲＡＭ２０５についての、前記記録データ
の書込み、読出しを行なうもので、２チャンネル構成に
なっており、記録データ受信部２０２→ＲＡＭ２０５、
ＲＡＭ２０５→ヒート制御回路２１１のＤＭＡ転送を行
なう。このＤＭＡコントローラ２０３は、ＤＭＡ要求信
号２ａを受けると、ＣＰＵ２０４にバス解放要求信号を
出力し、該ＣＰＵ２０４がバス解放要求を受けてバスを
解放した後、ＲＡＭ２０５内の、受信バッファとして指
定されたアドレスにＣＰＵ２０４の介在なしに前記受信
データを書込む。

【００２５】ＲＯＭ２０６は前記従来例と同様に、ＣＰ
Ｕ２０４が処理すべき制御プログラムおよびキャラクタ
ジェネレータが格納されている。

【００２６】キャリッジモータ１０５の相切換えタイミ
ングを規定するタイマ２０７のタイムアウト信号２ｂ
は、記録ヘッド１０１の現在位置をカウント値によって
示すアップダウンカウンタ２０８のクロック入力とキャ
リッジモータ１０５の相切換えを制御する相切換回路２
０９に入力される。さらに、前記タイムアウト信号２ｂ
は、フリップフロップ２１０のＱ出力信号２ｃが“Ｈ”
レベルのとき、アンド回路２１８を介して、ダウンカウ
ンタ２１３、ヒート制御回路２１１およびＤＭＡコント
ローラ２０３に論理積信号２ｄとして入力される。

【００２７】アップダウンカウンタ２０８のリセット入
力およびアップ／ダウン切換え入力は、それぞれ出力ポ
ート２１４の出力信号であるリセット信号２ｅ、方向信
号２ｆに接続され、ＣＰＵ２０４によって制御される。
アップダウンカウンタ２０８のカウント値は前述のホー
ムポジションセンサ１１６のホームポジション信号にて
リセットされ、記録ヘッド１０１が装置の左→右に移動
する時には前記方向信号２ｆを“Ｈ”レベルに設定する
ことによりアップカウント、装置の右→左に移動する時
には方向信号２ｆを“Ｌ”レベルに設定することにより
ダウンカウントが可能になる。タイマ２０７がタイムア
ウトするたびにタイムアウト信号２ｂにアクティブ
“Ｈ”のパルスが発生し、相切換回路２０９により方向
信号２ｆで決まる相切換えが発生し、キャリッジモータ
１０５を１ステップ駆動する。それと同時に、タイムア
ウト信号２ｂはアップダウンカウンタ２０８のクロック
入力に入力されているため、方向信号２ｆの論理レベル
により該アップダウンカウンタ２０８の出力は「＋１」
あるいは「−１」される。アップダウンカウンタ２０８
のカウント値は、バスバッファ２１５を介してＣＰＵ２
０４にて常時読取り可能となっている。

【００２８】ＣＰＵ２０４は、記録開始命令が入力され
ると、レジスタＡ２１２に、左→右方向に記録する場合
「記録開始位置−２」の値を、逆に右→左方向に記録す
る場合「記録開始位置＋２」の値を書込み、書込みレジ
スタＢ２１７に対しては何れの場合も「記録ステップ数
＋１」の値を書込んで、ダウンカウンタ２１３にロード
する。また、ヒート制御回路２１１の内部の記録データ
レジスタをすべてクリアする。その後、タイマ２０７に
所定値を次々に書込み、該タイマ２０７のタイムアップ
ごとに相切換回路２０９で励磁相を切換えると同時にア
ップダウンカウンタ２０８を「＋１」して、キャリッジ
モータ１０５を定速まで立上げる。定速になったら、タ
イマ２０７にタイマ値を書込むことなしにタイムアップ
ごとに自動的に所定値を再ロードし、同一周期でタイム
アップを発生させて定速で記録ヘッド１０１を走査させ
る。

【００２９】アップダウンカウンタ２０８の出力は、レ
ジスタＡ２１２の出力と共に比較回路２１６に入力さ
れ、両者は常に比較される。アップダウンカウンタ２０
８の出力とレジスタＡ２１２の出力が一致したら、つま
り記録ヘッド１０１が左→右方向に記録する場合「記録
開始位置−２」、右→左方向に記録する場合「記録開始
位置＋２」の位置に達したとき、比較回路２１６の比較
信号２ｈがフリップフロップ２１０のＱ出力信号２ｃを
セットし、アンド回路２１８は次からのタイムアウト信
号２ｂを通過可能状態とする。左→右方向に記録する場
合「記録開始位置−１」、右→左方向に記録する場合
「記録開始位置＋１」の、位置のタイミングで出力され
るタイムアウト信号２ｂのアクティブ“Ｈ”パルスはア
ンド回路２１８を通過し、以下の動作を行なう。 （１）ヒート制御回路２１１をＯＮし、該ヒート制御回
路２１１内の記録データレジスタに書かれているデータ
を読出して規定パルス幅で記録ヘッド１０１を駆動する
（この状態ではヒート制御回路２１１の記録データレジ
スタはクリアされているので記録ヘッド１０１は駆動さ
れない）。 （２）ダウンカウンタ２１３のカウント値を「−１」す
る。 （３）ＤＭＡコントローラ２０３にＤＭＡ要求を行な
い、ＲＡＭ２０５の所定アドレスから格納されている記
録データを所定バイト数ヒート制御回路２１１内の記録
データレジスタにＤＭＡ転送を行なう（次の記録位置で
記録する記録データをＤＭＡ転送する）。

【００３０】なお、ヒート制御回路２１１の記録データ
レジスタは２段ラッチ機構とし、記録ヘッド１０１が駆
動時に次の記録データを書込んでも、ヘッド駆動には影
響ない。

【００３１】よって、次のタイムアウト信号２ｂが出力
される記録開始位置から記録が開始される。

【００３２】以後、タイムアウト信号２ｂが出力される
たびに、上記（１）〜（３）の動作を行ない記録を続け
る。規定量の記録を行ない、ダウンカウンタ２１３から
ボロー信号２ｇ（“Ｌ”レベル）が出力されると、フリ
ップフロップ２１０がリセットされ、次からのタイムア
ウト信号２ｂをマスクすることにより、以後記録は行な
われない。また、同時にダウンカウンタ２１３のボロー
信号２ｇはヒート制御回路２１１に入力され、ＣＰＵ２
０４に対し記録終了を、割込みまたはフラグで知らせ
る。これによりＣＰＵ２０４は記録終了を検知し、タイ
マ２０７に所定値を次々に書込み、キャリッジモータ１
０５の相切換時間を徐々に長くして停止させる。

【００３３】以後、再び記録動作命令が入力されると上
記動作を再開することにより、記録動作が継続される。

【００３４】ここで、図３に前記タイマ２０７が出力す
るタイムアウト信号２ｂと相切換回路２０９が出力する
相切換信号２ｉとアップダウンカウンタ２０８のカウン
トタイミングとヒート制御回路２１１のヒートパルス出
力タイミング（↑印）を示す。図３からも明らかなよう
に、ヒートパルス出力タイミングは、タイムアウト信号
２ｂの立上りに同期している。

【００３５】次に、本実施例の動作について図４に示す
フローチャートに沿って説明する。

【００３６】先ず、装置の電源投入後、装置の初期設定
を行なう（ステップＳ４０１）。この時、ＤＭＡコント
ローラ２０３の中の１つのチャネルであるインクフェー
ス受信データをＲＡＭ２０５にＤＭＡ転送する時のＲＡ
Ｍ２０５のスタートアドレスも設定する。初期設定後、
タイマ２０７に所定値をセットして、キャリッジ１０２
に移動させホームポジション検知を行なう（ステップＳ
４０２）。ホームポジションの位置で記録ヘッド１０１
の位置を示すアップダウンカウンタ２０８をリセットし
て該記録ヘッド１０１を停止させる。以後、アップダウ
ンカウンタ２０８は、タイマ２０７のタイムアウト信号
が出力されるごとに、つまりキャリッジモータ１０５が
１ステップ移動するごとに、左→右に移動する場合はア
ップダウンカウンタ２０８のカウント値を「＋１」、右
→左に移動する時は「−１」して常に記録ヘッド１０１
の位置を示す。

【００３７】次に、ホスト装置２０１からデータを受信
し、受信コマンド等を解析して１ライン分の記録データ
を作成し、記録可能状態になったら（ステップＳ４０
４）、記録ヘッド１０１の現在位置を知るためにアップ
ダウンカウンタ２０８のカウント値を読取る（ステップ
Ｓ４０５）。

【００３８】この時、これから記録する記録方向を判断
し（ステップＳ４０６）、以下の設定を行なう。

【００３９】記録方向が「左→右」の時は、 （１）出力ポート２１４をセットすることにより方向信
号２ｆを“Ｈ”レベルにして、アップダウンカウンタ２
０８を正方向のカウントモード、相切換回路２０９を左
→右方向に移動する相切換パターンとする。・・・（ス
テップＳ４０７） （２）上述のステップＳ４０５で読取った記録ヘッド１
０１の現在位置を基に、レジスタＡ２１２に「記録位置
−２」の値をセットする。・・・（ステップＳ４０８） （３）ＤＭＡコントローラ２０３に、ビットイメージに
展開された記録データが格納されているＲＡＭ２０５の
先頭アドレスをセットする。・・・（ステップＳ４０
９） 一方、記録方向が「右→左」の時は、 （１）出力ポート２１４をセットすることにより方向信
号２ｆを“Ｌ”レベルにして、アップダウンカウンタ２
０８を負方向のカウントモード、相切換回路２０９を右
→左方向に移動する相切換パターンとする。・・・（ス
テップＳ４１０） （２）上述のステップＳ４０５で読取った記録ヘッド１
０１の現在位置を基に、レジスタＡ２１２に「記録位置
＋２」の値をセットする。・・・（ステップＳ４１１） （３）ＤＭＡコントローラ２０３に、ビットイメージに
展開された記録データが格納されているＲＡＭ２０５の
先頭アドレスをセットする。・・・（ステップＳ４１
２） このように、記録方向に応じてそれぞれ（１）〜（３）
を設定した後、レジスタＢ２１７に、これから記録する
ラインの「記録パルス数＋１」の値をセットし（ステッ
プＳ４１３）、キャリッジモータ１０５を停止状態から
記録状態である定速まで加速する。この加速時には、タ
イマ２０７のタイムアウトごとにＣＰＵ２０４に割込み
をかけ次のタイマ値をセットする。加速が終了し、定速
になったらタイマ２０７のタイム値は変更することなく
再ロードされるため、記録時を含む定速状態ではＣＰＵ
２０４に割込みは発生しない。

【００４０】以後、ステップＳ４０８またはＳ４１１で
設定した前記記録開始位置からステップＳ４１３で設定
した記録パルス数に基づいてＣＰＵ２０４の介在なしに
記録およびキャリッジモータ１０５の駆動を行ない（タ
イマ２０７のタイムアップ信号をトリガにして、ハード
ウエアでキャリッジモータ１０５の相切換、記録ヘッド
１０１をヒート、ＲＡＭ２０５からヒート制御回路２１
１にイメージデータの転送を行なう）（ステップＳ４１
４）、記録終了になるまで、ＣＰＵ２０４にて割込みが
入ることなく次行の記録データを作成する（ステップＳ
４１５，Ｓ４１６）。

【００４１】前記ステップＳ４１６で記録終了を検出し
たら、ランプアップ時と同様にタイマ２０７のタイムア
ウトごとに所定のタイマ値を書換えながら、キャリッジ
モータ１０５を定速状態から停止状態までランプダウン
（減速）する（ステップＳ４１７，Ｓ４１８）。

【００４２】以後、ステップＳ４０４にジャンプして同
様な制御を繰返すことにより記録動作が継続される。

【００４３】以上述べた制御を行なうことにより、記録
中、ＣＰＵ２０４に割込みがかかることなく記録動作を
行なうことが可能になり、該ＣＰＵ２０４は記録中、受
信データの解析および次行の記録データ作成に専念でき
るため、記録ロスタイムが少ない高速度記録が可能にな
る。

【００４４】なお、上記実施例ではキャリッジモータ１
０５の加速時および減速時にタイマ２０７のタイムアウ
トが発生するごとにＣＰＵ２０４に割込みをかけて、タ
イマ値を更新したが、ＤＭＡコントローラ２０３内に更
にＤＭＡチャネルを１チャンネル追加する構成も考えら
れる。この場合、ＲＯＭ２０６内にあらかじめ記憶して
おいたタイマ値をタイマ２０７に次々とＤＭＡ転送する
ことにより、記録時ばかりでなくモータ加減速中もＣＰ
Ｕ２０４に割込みをかけないシステムを提供することが
可能になり、更なる高効率の記録装置を実現できる。

【００４５】次に、本発明の記録装置における制御系の
他の例について図５を参照して説明する。

【００４６】図５は本発明の記録装置における制御系の
他の例を示すブロック図である。

【００４７】本例の制御系は、キャリッジモータ１０５
の相切換えと記録ヘッド１０１のヒートタイミングとを
１対１に対応させず、相切換えと相切換えとの中間位置
でヒートタイミングを補間する例を示すものである。

【００４８】本例の制御系は、相切換えタイミングを規
定するタイマ２０７のタイムアウト信号２ｂを第２タイ
マ２１９のスタート信号として与え、該第２タイマ２１
９が出力する第２タイムアウト信号２ｋと前記タイマ２
０７のタイムアウト信号２ｂとの論理和をオア回路２２
０で求め、その論理和信号２ｊを、アンド回路２１８を
通して記録ヘッド１０１のヒート制御回路２１１および
記録ヘッド１０１のヒート列数をカウントするダウンカ
ウンタ２１３のカウントダウン入力に入力する。第２タ
イマ２１９のタイマ値として、記録時（定速時）の相切
換え時間の半分の時間をセットすることにより、相切換
えの中間点で記録ヘッド１０１をヒートすることが可能
になる。その他、前述の実施例と同一の構成については
同一符合を付し説明を省略する。

【００４９】上記の制御タイミングの詳細を図６に示
す。

【００５０】図６に示す制御タイミングは、左→右方向
に記録する場合を示しており、タイマ２０７のタイムア
ウト信号２ｂの立上がりに同期してキャリッジモータ１
０５についての相切換え信号２ｉが発生し、同時にアッ
プダウンカウンタ２０８がカウントアップ「＋１」して
位置更新する。記録ヘッド１０１の位置がレジスタＡ２
１２にて示される位置と一致するとフリップフロップ２
１０のＱ出力信号２ｃが“Ｈ”レベルとなり、タイマ２
０７のタイムアウト信号２ｂと第２タイマ２１９が出力
する第２タイムアウト信号２ｋとの論理和信号２ｊがそ
のままアンド回路２１８の論理積信号２ｄとなる。

【００５１】よって、レジスタＡ２１２には、左→右方
向に記録する場合「記録開始位置−１」の値を、また右
→左方向に記録する場合には「記録開始位置＋１」の値
を、セットすることにより、図６において、ヒートタイ
ミングから相切換え位置の倍の密度で記録が行なわれ
る。なお、図６のヒートタイミングではヒートタイミ
ングで記録すべき記録データがＤＭＡ転送されるだけ
で記録は行なわれない。

【００５２】ここで、本例の制御系の動作について説明
する。本例の制御系も、前述の実施例で示した制御系と
同様な動作であるため、図４に示すフローチャートに沿
って簡単に説明する。 （１）ステップＳ４０１（初期設定）にて、第２タイマ
２１９のタイマ値をタイマ２０７の相切換周期の半分の
値にセットする。 （２）ステップＳ４０８にて、レジスタＡ２１２に「記
録開始位置−１」の値をセットする。 （３）ステップＳ４１１にて、レジスタＡ２１２に「記
録開始位置＋１」の値をセットする。

【００５３】上記以外の部分は前述の実施例と同一なの
で説明は省略する。

【００５４】上述のように、キャリッジモータ１０５の
相切換えタイミングを発生する２つのタイマ２０７，２
１９のタイムアウト信号を直接カウントすることで、キ
ャリッジモータ１０５の相切換えと記録ヘッド１０１の
ヒートタイミングが１対１に対応することなく、相切換
えと相切換えとの中間でヒートタイミングを補間するよ
うなシステスムでも記録中ＣＰＵ２０４に割込みがかか
ることなく記録動作を行なうことが可能になる。

【００５５】なお、本例では、相切換えと相切換えの間
に１つヒートタイミングを補間しているが、タイマを増
やすことによりヒートタイミングを２つ以上補間するこ
とが可能なのは明らかである。

【００５６】

【発明の効果】以上説明したように本発明によれば下記
のような効果を奏する。 （１）タイマが出力するタイムアウト信号をアップダウ
ンカウンタにてカウントアップあるいはカウントダウン
することで、記録中の記録ライン上における記録ヘッド
の位置を知ることが可能となるので、その記録ヘッドの
位置に応じて適当な時機に次の記録ラインについての画
像データを作成することができるとともに、システム全
体を制御するＣＰＵ等からなる制御回路に対する、前記
記録ヘッドの位置を確認するための割込みが不要となっ
て、前記記録動作中、前記制御回路がコマンドの解析や
画像データの作成に専念でき、多量のデータでも高速に
処理可能となる。 （２）アップダウンカウンタを設けた構成であるので、
安価で実現することができる。 （３）上述したように制御回路に対する割込みの処理が
不要になるので、マルチタスタ構成を採用したソフトウ
ェア構成が容易に実現でき、ソフトウェアの開発効率が
向上する。 （４）請求項２に記載のもののように、前記タイマが発
するタイムアウト信号と、該タイムアウト信号に同期
し、該タイムアウト信号より周期の短かい第２タイムア
ウト信号との論理和を求めて、ヒート制御回路に印加す
ることで、記録ヘッドは前記タイムアウト信号のみの場
合より短かい周期で駆動されることにより高密度な記録
ができる。

【図面の簡単な説明】

【図１】本発明の記録装置の一実施例を示す斜視図であ
る。

【図２】本発明の記録装置における制御系の一例を示す
ブロック図である。

【図３】本発明の記録装置における、キャリッジモータ
の相切換タイミングと記録ヘッドのヒートタイミングの
一例を示すタイミングチャートである。

【図４】本発明の記録装置の動作の一例を示すフローチ
ャートである。

【図５】本発明の記録装置における制御系の他の例を示
すブロック図である。

【図６】本発明の記録装置における、キャリッジモータ
の相切換タイミングと記録ヘッドのヒートタイミングの
他の例を示すタイミングチャートである。

【図７】従来の記録装置における制御系の一例を示すブ
ロック図である。

【符号の説明】

１０１ 記録ヘッド １０２ キャリッジ １０３，１０４ ガイド軸 １０５ キャリッジモータ １０６ アイドルプーリー １０７ 駆動プーリー １０８ タイミングベルト １０９ 記録紙 １１０ ペーパーパン １１１ 紙押え板 １１２ 排紙ローラ １１３ 拍車 １１４ 回復ユニット １１５ 紙送りモータ １１６ ホームポジションセンサ １１７ 遮光板 ２０１ ホスト装置 ２０２ 記録データ受信部 ２０３ ＤＭＡコントローラ ２０４ ＣＰＵ ２０５ ＲＡＭ ２０６ ＲＯＭ ２０７ タイマ ２０８ アップダウンカウンタ ２０９ 相切換回路 ２１０ フリップフロップ ２１１ ヒート制御回路 ２１２ レジスタＡ ２１３ ダウンカウンタ ２１４ 出力ポート ２１５ バスバッファ ２１６ 比較回路 ２１７ レジスタＢ ２１８ アンド回路 ２１９ 第２タイマ ２２０ オア回路 Ｓ４０１〜Ｓ４１８ ステップ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 記録紙に対向して該記録紙の記録ライン
   方向に往復動可能に配された、記録ヘッドを搭載したキ
   ャリッジと、 該キャリッジを往復動させるステップモータと、 該ステップモータの相切換えのためのタイムアウト信号
   を所定間隔で発するタイマと、 記録用の画像データが格納されるデータ記憶部と、 前記タイムアウト信号に同期して、前記画像データに応
   じて所定の時間幅で前記記録ヘッドを駆動する制御回路
   と、を備えた記録装置において、 前記キャリッジの移動方向に応じ、前記タイムアウト信
   号をクロックとしてカウントアップあるいはカウントダ
   ウンするアップダウンカウンタを有することを特徴とす
   る記録装置。
2. 【請求項２】 タイムアウト信号に同期して、該タイム
   アウト信号より周期が短かい第２タイムアウト信号を発
   する第２タイマと、 前記タイムアウト信号と第２タイムアウト信号との論理
   和を制御回路に印加する論理回路とを有することを特徴
   とする請求項１記載の記録装置。
3. 【請求項３】 記録ヘッドのホームポジションを検知す
   るセンサを有することを特徴とする請求項１あるいは２
   記載の記録装置。
4. 【請求項４】 アップダウンカウンタのカウント値が所
   定の値に達したとき、データ記憶部から制御回路へ画像
   データを転送するＤＭＡコントローラを有することを特
   徴とする請求項１，２あるいは３記載の記録装置。