JPH0525550U - Icカード処理装置 - Google Patents
Icカード処理装置Info
- Publication number
- JPH0525550U JPH0525550U JP7447391U JP7447391U JPH0525550U JP H0525550 U JPH0525550 U JP H0525550U JP 7447391 U JP7447391 U JP 7447391U JP 7447391 U JP7447391 U JP 7447391U JP H0525550 U JPH0525550 U JP H0525550U
- Authority
- JP
- Japan
- Prior art keywords
- card
- processing device
- power supply
- card processing
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本考案は、ICカードを固定するロック機構の
作動に伴いICカード処理装置とICカードとの間の電
源又はインタフェース信号の接続状態を制御する機構を
備えたことを特徴とする。 【構成】本考案は、ICカード処理装置に収納したIC
カードを固定するためのロック機構に連動してオン/オ
フするスイッチ2と、上記ロック機構のロック状態を解
除したとき、上記スイッチ2の信号に従うマイクロプロ
セッサ3の制御で、ICカード処理装置とICカードと
の間の電源又はインタフェース信号を切断する電源回路
4、インターフェイス回路5とを備え、ICカード使用
中にロックを解除した際に、ICカード処理装置とIC
カードとの間の電源又はインタフェース信号を自動切断
する構成としたことを特徴とする。
作動に伴いICカード処理装置とICカードとの間の電
源又はインタフェース信号の接続状態を制御する機構を
備えたことを特徴とする。 【構成】本考案は、ICカード処理装置に収納したIC
カードを固定するためのロック機構に連動してオン/オ
フするスイッチ2と、上記ロック機構のロック状態を解
除したとき、上記スイッチ2の信号に従うマイクロプロ
セッサ3の制御で、ICカード処理装置とICカードと
の間の電源又はインタフェース信号を切断する電源回路
4、インターフェイス回路5とを備え、ICカード使用
中にロックを解除した際に、ICカード処理装置とIC
カードとの間の電源又はインタフェース信号を自動切断
する構成としたことを特徴とする。
Description
【0001】
この考案は信頼性の向上を図ったICカード処理装置に関する。
【0002】
パーソナルコンピュータの分野では装置本体のより一層の軽薄短小化が望まれ ている。これに伴い、ラップトップタイプあるいはパームトップタイプの電子機 器ではICカードが外部メモリとして使用される。
【0003】 この種ICカードは、現在、日本電子工業振興協会(JEIDA)にて標準化 が検討されており、メモリのみならず、CPUカード、モデムカード、EGAカ ード、SCSIカード、HDD/FDDコントローラ等、各種のオプションカー ドとして種々の用途に用いられるようになった。
【0004】 従来では、CPU、ROM、RAM、上述した各種コントローラ等が1枚のボ ード上に搭載されていたものが、これらICカードを適当に組み合わせることよ り実現される。
【0005】 ところで、上述したICカードを扱うICカード処理装置は、ICカードをI Cカード処理装置内に収容し、単に固定するためのロック機構しか備えていなか った。
【0006】
ICカードは、直接、ICカード処理装置が持つシステムバスに接続されてい るため、使用中にロックを解除してICカードを取り外してしまうと、ICカー ド及びICカード処理装置の素子を破壊する可能性があり、信頼性を考慮するう えで好ましくない。
【0007】 本考案は上記事情に鑑みてなされたものであり、ICカードを固定するロック 機構の作動に伴いICカード処理装置の電源、又はICカードとのインタフェー ス信号を制御できるICカード処理装置を提供することを目的とする。
【0008】
本考案のICカード処理装置は、ICカードを固定するロック機構と連動して オン/オフするスイッチと、このスイッチを介して生成される信号をマイクロプ ロセッサに供給することによって、電源回路もしくはインタフェース回路への電 源供給を許可もしくは禁止する電源制御回路とを具備することを特徴とする。
【0009】
本考案は上述したように、収納したICカードを固定するためのロック機構に 連動してオン/オフするスイッチにより、ロック状態を解除した時にICカード 処理装置の電源又はICカードとのインタフェース信号を自動的に切断すること のできるICカード処理装置を実現する。ICカード使用中に、ICカードのロ ックを解除して、ICカード処理装置からICカードを取り外すとICカード処 理装置の電源又は、ICカードとのインタフェース信号が自動切断されるため、 ICカード処理装置及びICカードの破壊を回避できる。
【0010】
図1は本考案の実施例を示すブロック図である。
【0011】 図において、符号1はICカード処理装置であり、ICカード6の挿入スロッ ト、及び挿入されたICカード6を固定するロック機構を有するとともに、スイ ッチ2、マイクロプロセッサ3、電源回路4、インタフェース回路5等を備えて いる。
【0012】 符号2はICカードを固定するロック機構に連動して切り換わるスイッチであ る。符号3はマイクロプロセッサであり、ここではスイッチ2の状態により電源 回路4、及びインタフェース回路5を制御する。符号4は電源回路であり、イン タフェース回路5に電源を供給すると共にICカード処理装置1内の各部に電源 を制御する。符号5はICカード6を接続するためのインタフェース回路であり 、ICカード6との回路接続を行なうもので。上述したカード挿入スロット及び ロック機構を含む。
【0013】 図2は、図1に示すインタフェース回路5の内部構成を示すブロック図である 。図において、符号51はICカード6への電源供給を制御するスイッチング回 路、52はカードインターフェイス部のバスを接続/切断制御するバッファIC である。 以下、本考案実施例の動作について詳細に説明する。 図1において、ロック機構が解除されると、スイッチ2がOFF(オフ)とな り、マイクロプロセッサ3に“High”レベルの信号が供給される。
【0014】 マイクロプロセッサ3は上記スイッチオフに伴う“High”レベルの信号に従 い、電源回路4に電源OFFを要求し、インタフェース回路5にICカード6と のインタフェース信号の切断を要求する。 これにより電源回路4はICカード処理装置1の本体電源をOFFし、インタ フェース回路5はICカード6とのインタフェース信号を切断する。
【0015】 又、上記ロック機構が働くと、スイッチ2がON(オン)となり、マイクロプ ロセッサ3に“Low”レベルの信号が供給される。これによりマイクロプロセ ッサ3は、電源回路4に電源ON、インタフェース回路5にICカード6とのイ ンタフェース信号の接続を要求する。この要求に従い、電源回路4はICカード 処理装置1の本体電源をONし、インタフェース回路5はICカード6とのイン タフェース信号を接続する。
【0016】 図2にインタフェース回路の実施例を示す。図2において、マイクロプロセッ サ3のスイッチ入力に“Low”レベルの信号が入力されると、マイクロプロセ ッサ3はバッファIC52のイネーブル端子に“Low”レベル信号を出力し, これによりバッファIC52は動作可能となり、装置のバスにICカード6がイ ンターフェイス接続される。また、それと同時に、スイッチング回路51に“L ow”レベル信号が入力されて、スイッチング回路51がONとなり、これによ りICカード6に電源が供給される。逆に,マイクロプロセッサ3に“High ”レベルの信号が入力されると、マイクロプロセッサ3はバッファIC52のイ ネーブル端子に“High”レベル信号を出力し、これによりバッファIC52 は動作不可となり、バスインターフェイスが切断されてICカード6が装置から 電気的に切り離される。また、それと同時にスイッチング回路51に“High ”レベルの信号が入力され、スイッチング回路51がOFFになり、ICカード 6に電源が供給されない。
【0017】 このようにしてICカード処理装置1に設けたインタフェース回路5により、 ICカード6のロック/アンロック操作に伴い、ICカード処理装置1とICカ ード6との電源及びインタフェース信号が制御される。
【0018】 以上説明のように、ICカード処理装置1からICカード6のロック機構を解 除し、ICカード6を取り外そうとすると自動的にICカード処理装置1の電源 をOFFし、ICカードとのインタフェース信号を切断することができる。その ため、ICカード処理装置1のシステムバスに接続されているICカード6を使 用中にロック解除して取り外した際の素子破壊等の不具合を回避できる。
【0019】 尚、上記した実施例では、ICカード6のロック/アンロック操作に伴い、I Cカード処理装置1とICカード6との電源及びインタフェース信号を制御する 構成としているが、これに限らず、電源またはインタフェース信号のいずれか一 方のみを制御する構成であってもよい。
【0020】
以上説明のように本考案によれば、ICカード使用中に、ICカードのロック を解除してICカードをICカード処理装置から取り外すと、ICカード処理装 置の電源又は、ICカードとのインタフェース信号が電気的に切断されるので、 ICカード処理装置及びICカードを破壊する虞が解消され、信頼性の向上が図 れる。
【図1】本考案の実施例を示すブロック図。
【図2】図1に示すインタフェース回路の内部回路構成
を示すブロック図。
を示すブロック図。
1…ICカード処理装置、2…スイッチ、3…マイクロ
プロセッサ、4…電源回路、5…インタフェース回路、
6…ICカード、51…スイッチング回路、52…バッ
ファIC。
プロセッサ、4…電源回路、5…インタフェース回路、
6…ICカード、51…スイッチング回路、52…バッ
ファIC。
Claims (1)
- 【請求項1】 ICカードを固定するロック機構に連動
してオン/オフするスイッチと、このスイッチの信号を
もとにICカード接続部の電源回路もしくはインタフェ
ース回路を切断/接続制御する制御回路とを具備するこ
とを特徴とするICカード処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7447391U JPH0525550U (ja) | 1991-09-17 | 1991-09-17 | Icカード処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7447391U JPH0525550U (ja) | 1991-09-17 | 1991-09-17 | Icカード処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0525550U true JPH0525550U (ja) | 1993-04-02 |
Family
ID=13548267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7447391U Pending JPH0525550U (ja) | 1991-09-17 | 1991-09-17 | Icカード処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0525550U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005202982A (ja) * | 2005-03-25 | 2005-07-28 | Hitachi Maxell Ltd | 電子機器及びこれを利用した情報処理システム |
-
1991
- 1991-09-17 JP JP7447391U patent/JPH0525550U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005202982A (ja) * | 2005-03-25 | 2005-07-28 | Hitachi Maxell Ltd | 電子機器及びこれを利用した情報処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10311001B2 (en) | Electronic device and communication method thereof | |
US6894405B2 (en) | Facility for supplying spare or auxiliary power supply to processor device | |
JPH0525550U (ja) | Icカード処理装置 | |
EP0943980A3 (en) | Computer monitoring device | |
JP2000099215A (ja) | Pcカードのインタフェース | |
JPH04170690A (ja) | 端末装置およびカードスイッチ | |
JPS61281317A (ja) | 増設メモリカ−トリツジの使用可能な電子機器 | |
JP3053684B2 (ja) | 電源システム | |
EP0296767B1 (en) | Data back-up system | |
JPS62267732A (ja) | 電源接続装置、電源装置を有するカメラ本体およびカメラ本体に対して着脱自在な付属品 | |
JPS62217314A (ja) | I/oスロツト電源供給方式 | |
JPH0530928U (ja) | コンピユータ装置 | |
JPS5936494B2 (ja) | 電子部品への電池接続方法 | |
JPH04209056A (ja) | 通信機能付きパーソナルコンピュータ | |
KR100210820B1 (ko) | 전전자 교환기의 전원 공급 방법 및 그 장치 | |
JPH01219918A (ja) | 電子機器 | |
KR100207227B1 (ko) | 컴퓨터용 마이크로프로세서의 전원스위치 | |
JP4543483B2 (ja) | 電子機器 | |
JP2517563B2 (ja) | デ−タ処理装置 | |
JPH0241514A (ja) | 周辺機器との接続方式 | |
JPH0594341A (ja) | メモリダンプ制御方式 | |
JPH10171936A (ja) | Pcカード | |
JPH06195523A (ja) | Icカード処理装置 | |
JPS63103492A (ja) | デ−タ入力装置 | |
JPS62183088A (ja) | 文書作成編集装置 |