JPH0530928U - コンピユータ装置 - Google Patents

Abstract

(57)【要約】 【目的】 コンピュータ装置において、ＣＰＵのスリー
プモード時にスリープ時非通電回路へ異常電流が流れる
ことがあっても、スリープ時通電回路からの信号による
スリープ時非通電回路の破壊を防止する。 【構成】 スリープ時通電回路２からスリープ時非通電
回路３へ信号を送る信号線５に、ＣＰＵ２１からアナロ
グスイッチ４ｂへ送られる指令と同一の指令を受けて、
この信号線５をハイインピーダンスにしてディスエイブ
ル状態にするスリーステートゲート回路７を設ける。こ
れにより、スリープモード時における信号線５を介して
の信号伝達が不可能になり、スリープ時非通電回路３の
電子素子が破壊を防止できると共に、この回路３に記憶
されているデータの破壊を防止できる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、スリープモード時には低消費電力化のため電源からの電流供給が停 止されるスリープ時非通電回路を備えたコンピュータ装置に関する。

【０００２】

【従来の技術】

従来、コンピュータ装置においては、一定時間キーボードによる入力等がなく 、各電子回路が非動作状態にある場合には、中央演算処理装置（以下、ＣＰＵと いう）をスリープモード（パワセーブモードとも呼ばれる）状態にセットしてＣ ＰＵの動作を停止させ、消費電力を抑える処理が行われるものがある。

【０００３】 また、これだけで不十分な場合には、スリープモード状態を持たず、しかも電 流供給が停止されてもかまわないスリープ時非通電回路、例えばＲＡＭや、ＰＬ Ｄ、ＡＣＩＡ等の他の電子回路の電流供給を停止させて電力消費を抑える必要が ある。

【０００４】 図２はこのような従来のコンピュータ装置の構成の一例を示している。この装 置では上記説明のように、図示しないＣＰＵがスリープモード状態にセットされ た場合に、このＣＰＵが含まれるスリープ時通電回路１２へ電源１１から電流供 給が続けられるが、スリープ時非通電回路１３へは電流供給制御回路１４により 電流供給が停止される。この処理は、電流供給制御回路１４がＣＰＵからの指令 により電源供給ライン１１ａを開放することにより行われる。なお、スリープ時 通電回路１２とスリープ時非通電回路１３とは、データやアドレス・制御信号な どを一方向に転送する信号線１５，１６により接続されている。

【０００５】

【考案が解決しようとする課題】

しかし、このような従来のコンピュータ装置においては、ＣＰＵのスリープモ ード時にスリープ時非通電回路の電流供給を停止した場合、一基板内に通電状態 にあるスリープ時通電回路と、非通電状態にあるスリープ時非通電回路とが混在 し、しかも両回路が信号線を介して接続されることになる。

【０００６】 その際、電源供給ラインを介してスリープ時非通電回路へ異常電流が流れ、ス リープ時非通電回路が作動することがある。この場合にはスリープ時通電回路か らスリープ時非通電回路へ信号線を介してデータや制御信号等が送出されて、ス リープ時非通電回路が破壊したり、その回路に記憶されているデータが破壊する おそれがあるという問題がある。

【０００７】 特に、スリープ時非通電回路がＣＭＯＳチップで構成されている場合には、こ の回路に大電流が流れて大きな寄生量があったり、あるいは異常な電圧が印加さ れた際に、“ラッチアップ”と呼ばれる寄生回路効果現象が生じる。この場合に は、この現象により、ドレイン・ソース間が短絡して内部回路の動作状態が不安 定になり、上記問題が発生することがある。

【０００８】 そこで、本考案はこのような問題に着目してなされたもので、ＣＰＵのスリー プモード時にスリープ時非通電回路へ異常電流が流れることがあっても、スリー プ時通電回路からの信号によりスリープ時非通電回路が破壊しないコンピュータ 装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】

上記目的を達成するため本考案では、スリープモード時でも電源からの電流供 給が続けられるスリープ時通電回路と、このスリープ時通電回路に信号線を介し て接続されると共に、スリープモード時には電源からの電流供給が停止されるス リープ時非通電回路と、スリープモード時には上記スリープ時非通電回路への電 流供給を停止する電流供給制御回路とを有するコンピュータ装置において、上記 電流供給制御回路の電流供給停止処理と連動して、上記信号線における上記スリ ープ時通電回路から上記スリープ時非通電回路への信号やデータの伝達を遮断す る信号伝達遮断手段を具備することを特徴とする。

【００１０】

【作用】

上記構成では、信号伝達遮断手段が、電流供給制御回路の電流供給停止処理と 連動して、信号線におけるスリープ時通電回路からスリープ時非通電回路へのデ ータや信号の伝達を遮断する。このため、ＣＰＵのスリープモード時にはスリー プ時通電回路からスリープ時非通電回路へ信号等が伝達されない。

【００１１】

【実施例】

以下、本考案に係るコンピュータ装置の一実施例を図面に基づいて説明する。 図１は、このコンピュータ装置の構成を示している。本装置は、電源１と、Ｃ ＰＵ２１を含みスリープモード時でも電源１から電源供給ライン１ａを介して電 流供給が続けられるスリープ時通電回路２と、スリープモード時には電源１から の電流供給が停止されるスリープ時非通電回路３と、スリープ時非通電回路３へ の電流供給を制御する電流供給制御回路４とを有し、スリープ時通電回路２とス リープ時非通電回路３との間をデータやアドレス・制御信号などを一方向に転送 する信号線４，５により接続している。

【００１２】 電流制御回路４は、電源１からスリープ時非通電回路３への電流供給ライン１ ａを開閉する電源スイッチ４ａと、スリープ時通電回路２に含まれるＣＰＵ２１ からの指令により電源スイッチ４ａの開閉動作を制御するアナログスイッチ４ｂ とから構成されている。

【００１３】 スリープ時通電回路２からスリープ時非通電回路３へ信号を送る信号線５には 、ＣＰＵ２１からアナログスイッチ４ｂへ送られる指令を受けて、この信号線５ をハイインピーダンスにしてディスエイブル状態にし、信号線５における信号伝 達を遮断する信号伝達遮断手段としてのスリーステートゲート回路７が設けられ ている。

【００１４】 このように構成されたコンピュータ装置においては、通常の使用状態ではアナ ログスイッチ４ｂがオンしており、そのため電源スイッチ４ａもオン状態にあっ て、電源１から電源供給ライン１ａを介してスリープ時非通電回路３へ電流供給 が行われている。

【００１５】 ところで、例えば図示しないキーボード等から所定時間入力がない場合には、 低消費電力化のため、まずはＣＰＵ２１がスリープモードになり、次いでＣＰＵ ２１から指令が出力され、その指令がアナログスイッチ４ｂおよびスリーステー トゲート回路７へ送出される。

【００１６】 アナログスイッチ４ｂはその指令によりオフして、電源スイッチ４ａをオフさ せ、電源１とスリープ時非通電回路３との間の電源供給ライン１ａを遮断して、 電源１からスリープ時非通電回路３への電流供給を停止させる。

【００１７】 スリーステートゲート回路７はＣＰＵ２１からの指令により、信号線５をハイ インピーダンスにしてディスエイブル状態にし、スリープ時通電回路２からスリ ープ時非通電回路３への信号の伝達・入力を遮断する。

【００１８】 従って、本装置では、ＣＰＵ２１のスリープモード時には、電流供給が停止さ れたスリープ時非通電回路３へ異常電流等が流れて、この回路３が不安定な動作 を行った場合でも、スリーステートゲート回路７により信号線５を介してスリー プ時通電回路２からスリープ時非通電回路３へ伝達・入力するデータや制御信号 等が遮断される。

【００１９】 このため、スリープ時非通電回路３の破壊を防止できると共に、この回路３が ＲＡＭ等のメモリの場合にはそこに記憶されているデータの破壊を防止できる。 特に、スリープ時非通電回路がＣＭＯＳチップで構成されている場合には、上述 の“ラッチアップ”と呼ばれる寄生回路効果現象が生じ、この現象によりドレイ ン・ソース間が短絡して内部回路の動作状態が不安定になる現象が生じるが、こ のスリープ時非通電回路にはデータや制御信号等が伝達されないので、回路破壊 を確実に防止できる。

【００２０】 なお、上記実施例では、信号線５をハイインピーダンスにしてディスエイブル 状態にし、スリープ時通電回路２からスリープ時非通電回路３への信号の伝達・ 入力を遮断するように説明したが、本考案では、それ以外に信号線５をロウレベ ル（０Ｖ）に固定してスリープ時通電回路２からスリープ時非通電回路３への信 号の伝達・入力を遮断するようにしてもよい。

【００２１】 また、ブック型パソコンのようにバッテリー駆動を主とするコンピュータ装置 においては、低消費電力化は必須であり、一定時間キーボードからの入力がない 場合にはＣＰＵをスリープモードにすると共に、他の電子回路の電源をオフして その回路の動作を停止させる措置が採られている。このようなコンピュータ装置 では、スリープモード時に電源がオフされるスリープ時非通電回路として例えば 内蔵モデムの電子回路や、揮発性のＲＡＭカード等の電子回路が考えられる。

【００２２】 このようなコンピュータ装置でも、本考案によれば上記実施例と同様にスリー プモード時にはＣＰＵ等のスリープ時通電回路からこのような電子回路に信号が 入力しなくなるため、その電子回路の破壊やデータの破壊から防止できる。

【００２３】

【考案の効果】

以上説明したように、本考案では、スリープ時通電回路からスリープ時非通電 回路への信号線を介してのデータや信号の伝達を遮断するようにしたため、スリ ープモード時にはスリープ時非通電回路へ信号が伝達されず、スリープ時非通電 回路の電子素子の破壊を防止できると共に、この回路に記憶されているデータの 破壊を防止できる。

【図面の簡単な説明】

【図１】本考案に係るコンピュータ装置の一実施例を示
すブロック図。

【図２】従来のコンピュータ装置の構成を示すブロック
図。

【符号の説明】

１ 電源 ２ スリープ時通電回路 ３ スリープ時非通電回路 ４ 電流供給制御回路 ５ 信号線 ６ 信号線 ７ スリーステートゲート回路（信号伝達遮断手段）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7165−5Ｂ Ｇ０６Ｆ 1/00 ３３４ Ｇ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 スリープモード時でも電源からの電流供
   給が続けられるスリープ時通電回路と、このスリープ時
   通電回路に信号線を介して接続されると共に、スリープ
   モード時には電源からの電流供給が停止されるスリープ
   時非通電回路と、スリープモード時には上記スリープ時
   非通電回路への電流供給を停止する電流供給制御回路と
   を有するコンピュータ装置において、 上記電流供給制御回路の電流供給停止処理と連動して、
   上記信号線における上記スリープ時通電回路から上記ス
   リープ時非通電回路への信号やデータの伝達を遮断する
   信号伝達遮断手段、 を具備することを特徴とするコンピュータ装置。