JPH05252121A - 音声符号化処理回路 - Google Patents
音声符号化処理回路Info
- Publication number
- JPH05252121A JPH05252121A JP6524591A JP6524591A JPH05252121A JP H05252121 A JPH05252121 A JP H05252121A JP 6524591 A JP6524591 A JP 6524591A JP 6524591 A JP6524591 A JP 6524591A JP H05252121 A JPH05252121 A JP H05252121A
- Authority
- JP
- Japan
- Prior art keywords
- voice
- frame
- flag
- speech
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 ディジタル自動車電話装置等に用いられる音
声符号化処理回路の消費電力を低減することを目的とす
る。 【構成】 入力音声信号をディジタル変換してフレーム
分割しフレーム単位に有音か無音かを検出する音声検出
器の出力フラグにより、無音のとき音声符号化器にアイ
ドル命令を与えて符号化処理を休止させるためのモード
切換器１０を備えたことを特徴とする。
声符号化処理回路の消費電力を低減することを目的とす
る。 【構成】 入力音声信号をディジタル変換してフレーム
分割しフレーム単位に有音か無音かを検出する音声検出
器の出力フラグにより、無音のとき音声符号化器にアイ
ドル命令を与えて符号化処理を休止させるためのモード
切換器１０を備えたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、自動車電話装置等のデ
ィジタル音声通信に用いられる音声符号化処理回路に関
するものである。
ィジタル音声通信に用いられる音声符号化処理回路に関
するものである。
【０００２】
【従来の技術】従来技術の例として、図７はディジタル
自動車電話等に用いられる音声符号化処理回路の一例を
示すブロック図である。音声入力はＡ／Ｄ変換器１によ
ってアナログ／ディジタル変換され、割り込み信号が入
る毎に音声信号の取込み処理が行われフレーム化器２で
フレーム化された音声データがメモリ４に蓄積される。
蓄積された音声データは音声符号化器５と音声検出器６
により、音声符号化処理（ＥＮＣＯＤＥ）と音声検出処
理（ＶＡＤ）が施され、ディジタル音声データと、有音
・無音判別フラグであるＶＡＤフラグを得る。これらの
信号は不連続送信装置（ＤＴＸ）７に送られる。ＤＴＸ
７ではＶＡＤフラグに基づき有音時のみ音声データを送
信することによりディジタル自動車電話の低消費電力化
と周波数の有効利用を図っている。ディジタルシグナル
プロセッサ（ＤＳＰ）９の動作はクロック発生器からの
動作クロックに同期して行われる。この場合のＤＳＰ９
内での処理はフレームデータメモリ４に１フレーム分の
データを蓄積した後、音声の有無にかかわらずＥＮＣＯ
ＤＥ，ＶＡＤ両方の処理が行われている。
自動車電話等に用いられる音声符号化処理回路の一例を
示すブロック図である。音声入力はＡ／Ｄ変換器１によ
ってアナログ／ディジタル変換され、割り込み信号が入
る毎に音声信号の取込み処理が行われフレーム化器２で
フレーム化された音声データがメモリ４に蓄積される。
蓄積された音声データは音声符号化器５と音声検出器６
により、音声符号化処理（ＥＮＣＯＤＥ）と音声検出処
理（ＶＡＤ）が施され、ディジタル音声データと、有音
・無音判別フラグであるＶＡＤフラグを得る。これらの
信号は不連続送信装置（ＤＴＸ）７に送られる。ＤＴＸ
７ではＶＡＤフラグに基づき有音時のみ音声データを送
信することによりディジタル自動車電話の低消費電力化
と周波数の有効利用を図っている。ディジタルシグナル
プロセッサ（ＤＳＰ）９の動作はクロック発生器からの
動作クロックに同期して行われる。この場合のＤＳＰ９
内での処理はフレームデータメモリ４に１フレーム分の
データを蓄積した後、音声の有無にかかわらずＥＮＣＯ
ＤＥ，ＶＡＤ両方の処理が行われている。
【０００３】図８（Ａ）は処理の流れを示すタイムチャ
ートである。図において、ａは入力音声信号、ｂはフレ
ーム化処理及びフレームデータメモリへの蓄積処理、ｃ
は音声符号化処理及び音声検出処理、ｄはＤＴＸへの出
力ディジタルデータである。（Ｂ）はこの時の１フレー
ム内におけるＤＳＰの処理配分を示し、斜線部は割り込
み処理すなわち音声データの取り込み処理であり、Ｅで
示した部分はＥＮＣＯＤＥ，ＶはＶＡＤ処理に要する部
分である。ＶＡＤ処理は全体の５％程度の処理量で実行
可能であるので、最後の５％の部分で処理が実行され
る。
ートである。図において、ａは入力音声信号、ｂはフレ
ーム化処理及びフレームデータメモリへの蓄積処理、ｃ
は音声符号化処理及び音声検出処理、ｄはＤＴＸへの出
力ディジタルデータである。（Ｂ）はこの時の１フレー
ム内におけるＤＳＰの処理配分を示し、斜線部は割り込
み処理すなわち音声データの取り込み処理であり、Ｅで
示した部分はＥＮＣＯＤＥ，ＶはＶＡＤ処理に要する部
分である。ＶＡＤ処理は全体の５％程度の処理量で実行
可能であるので、最後の５％の部分で処理が実行され
る。
【０００４】
【発明が解決しようとする課題】このような従来技術の
問題点としては次のことが挙げられる。すなわち、音声
の有無にかかわらず、ＥＮＣＯＤＥ，ＶＡＤの両方の処
理を行っているので、ＤＳＰ９の音声符号化器５の処理
量は音声がない場合も処理動作を実行しているため、無
駄な電力を消費していることがある。本発明の目的は、
音声がない無音時における音声符号化処理に要する無駄
な消費電力を低減した音声符号化処理回路を提供するこ
とにある。
問題点としては次のことが挙げられる。すなわち、音声
の有無にかかわらず、ＥＮＣＯＤＥ，ＶＡＤの両方の処
理を行っているので、ＤＳＰ９の音声符号化器５の処理
量は音声がない場合も処理動作を実行しているため、無
駄な電力を消費していることがある。本発明の目的は、
音声がない無音時における音声符号化処理に要する無駄
な消費電力を低減した音声符号化処理回路を提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明の音声符号化処理
回路は、フレームデータメモリからフレーム単位に読み
出した信号が音声であるか無音であるかを音声検出器で
判別し、無音のときはアイドル命令によって音声符号化
の符号化処理をアイドルモードに切り換えて処理を休止
させるか、または無音のときの動作クロック周波数を１
／Ｎ（例えばＮ＝１００）に低くして処理量を少なくす
ることにより消費電力を低減するように構成したことを
特徴とするものである。
回路は、フレームデータメモリからフレーム単位に読み
出した信号が音声であるか無音であるかを音声検出器で
判別し、無音のときはアイドル命令によって音声符号化
の符号化処理をアイドルモードに切り換えて処理を休止
させるか、または無音のときの動作クロック周波数を１
／Ｎ（例えばＮ＝１００）に低くして処理量を少なくす
ることにより消費電力を低減するように構成したことを
特徴とするものである。
【０００６】
【実施例】図１は本発明の第１の実施例を示すブロック
図であり、無音時に音声符号化器５をアイドルモードに
する場合の回路例である。図において、符号１〜８はそ
れぞれ図７の従来例と同等の機能を有する部分である。
ただし、フレームデータメモリ４は従来回路では２フレ
ーム分のメモリ容量であるが、図１及び図４においては
３フレーム分の容量を必要とする。１０は本発明により
設けられたモード切換器であり、音声検出器６からの音
声有無検出フラグ（ＶＡＤフラグ）により、音声あり
（有音）のフラグときは動作モード命令を音声符号化器
５に与え、無音のフラグときはアイドル命令を音声符号
化器５に与える。図２はその動作を説明するフローチャ
ートである。このようにして有音のフレームではＶＡＤ
フラグとともに音声符号化された音声データが不連続送
信装置７に出力され、無音のフレームではＶＡＤフラグ
のみが不連続送信装置７に出力される。
図であり、無音時に音声符号化器５をアイドルモードに
する場合の回路例である。図において、符号１〜８はそ
れぞれ図７の従来例と同等の機能を有する部分である。
ただし、フレームデータメモリ４は従来回路では２フレ
ーム分のメモリ容量であるが、図１及び図４においては
３フレーム分の容量を必要とする。１０は本発明により
設けられたモード切換器であり、音声検出器６からの音
声有無検出フラグ（ＶＡＤフラグ）により、音声あり
（有音）のフラグときは動作モード命令を音声符号化器
５に与え、無音のフラグときはアイドル命令を音声符号
化器５に与える。図２はその動作を説明するフローチャ
ートである。このようにして有音のフレームではＶＡＤ
フラグとともに音声符号化された音声データが不連続送
信装置７に出力され、無音のフレームではＶＡＤフラグ
のみが不連続送信装置７に出力される。
【０００７】さらに詳しく説明する。図３（Ａ）は上述
の処理の流れを示すタイムチャートである。図におい
て、ａは入力音声信号、ｂはフレーム化処理及びフレー
ムデータメモリへの蓄積処理、ｃは音声検出処理（ＶＡ
Ｄ処理）、ｄは音声符号化器の処理モードである。図３
（Ｂ），（Ｃ）は１フレーム内におけるＤＳＰの処理配
分を示すタイムチャートであり、（Ｂ）はアイドルモー
ドのとき、（Ｃ）は動作モードのときを示す。まず、図
３（Ａ）に示すように、入力音声信号ａはディジタル変
換された後フレーム化器２によってｂに示すようにフレ
ーム，，…にフレーム化され、逐次フレームデー
タメモリ４に蓄積される。該フレームデータメモリ４に
蓄積された音声データは、フレーム単位に読み出されて
音声検出器（ＶＡＤ：Ｖｏｉｃｅ Ａｃｔｉｖｉｔｙ
Ｄｅｔｅｃｔｏｒ）６によって音声の有無検出処理（Ｖ
ＡＤ処理）ｃが施される。ＶＡＤ処理によって音声の有
無が判断された結果出力されるＶＡＤフラグはモード切
換器１０に入力される。
の処理の流れを示すタイムチャートである。図におい
て、ａは入力音声信号、ｂはフレーム化処理及びフレー
ムデータメモリへの蓄積処理、ｃは音声検出処理（ＶＡ
Ｄ処理）、ｄは音声符号化器の処理モードである。図３
（Ｂ），（Ｃ）は１フレーム内におけるＤＳＰの処理配
分を示すタイムチャートであり、（Ｂ）はアイドルモー
ドのとき、（Ｃ）は動作モードのときを示す。まず、図
３（Ａ）に示すように、入力音声信号ａはディジタル変
換された後フレーム化器２によってｂに示すようにフレ
ーム，，…にフレーム化され、逐次フレームデー
タメモリ４に蓄積される。該フレームデータメモリ４に
蓄積された音声データは、フレーム単位に読み出されて
音声検出器（ＶＡＤ：Ｖｏｉｃｅ Ａｃｔｉｖｉｔｙ
Ｄｅｔｅｃｔｏｒ）６によって音声の有無検出処理（Ｖ
ＡＤ処理）ｃが施される。ＶＡＤ処理によって音声の有
無が判断された結果出力されるＶＡＤフラグはモード切
換器１０に入力される。
【０００８】有音の場合はモード切換器１０から動作モ
ード命令が音声符号化器５に与えられ図３（Ｃ）に示す
ように現フレームデータの符号化処理（ＥＮＣＯＤＥ）
が行われて符号化された音声データが出力されると同時
に、音声検出器６からの次フレームのＶＡＤ処理結果を
示すＶＡＤフラグとともに不連続送信装置７に入力され
る。無音の場合はモード切換器１０からアイドル命令が
音声符号化器５に与えられ図３（Ｂ）に示すように現フ
レームに対してはアイドルモードとなり符号化処理は休
止状態となる。従って音声符号化器５は無出力となるの
で不連続送信装置７へは音声検出器６からのＶＡＤ処理
結果を示すＶＡＤフラグのみ入力される。
ード命令が音声符号化器５に与えられ図３（Ｃ）に示す
ように現フレームデータの符号化処理（ＥＮＣＯＤＥ）
が行われて符号化された音声データが出力されると同時
に、音声検出器６からの次フレームのＶＡＤ処理結果を
示すＶＡＤフラグとともに不連続送信装置７に入力され
る。無音の場合はモード切換器１０からアイドル命令が
音声符号化器５に与えられ図３（Ｂ）に示すように現フ
レームに対してはアイドルモードとなり符号化処理は休
止状態となる。従って音声符号化器５は無出力となるの
で不連続送信装置７へは音声検出器６からのＶＡＤ処理
結果を示すＶＡＤフラグのみ入力される。
【０００９】このようにして図３（Ａ）の処理モードｄ
に示すようにフレームではアイドルモード，フレーム
では動作モード，フレームではアイドルモードで処
理が実行される。図３（Ｂ），（Ｃ）に示すように、ア
イドルモード，動作モード両方において、カウンタによ
り割り込み回数がカウントされ最後の５％の部分からＶ
ＡＤ処理が開始される。従って、フレームの先頭から９
５％の部分は、アイドルモード（Ｂ）のときはアイドル
状態で符号化処理を休止しており、動作モード（Ｃ）の
ときは現フレームのＥＮＣＯＤＥ処理を実行している。
に示すようにフレームではアイドルモード，フレーム
では動作モード，フレームではアイドルモードで処
理が実行される。図３（Ｂ），（Ｃ）に示すように、ア
イドルモード，動作モード両方において、カウンタによ
り割り込み回数がカウントされ最後の５％の部分からＶ
ＡＤ処理が開始される。従って、フレームの先頭から９
５％の部分は、アイドルモード（Ｂ）のときはアイドル
状態で符号化処理を休止しており、動作モード（Ｃ）の
ときは現フレームのＥＮＣＯＤＥ処理を実行している。
【００１０】次に本発明の第２の実施例について説明す
る。図４は本発明の第２の実施例を示すブロック図であ
り、無音時に動作クロックの周波数を低くして消費電力
の低減を図ったものである。図において符号１〜７はそ
れぞれ図１，図７と同じ部分である。１１は本発明によ
り設けられたクロック周波数切換回路であり、音声検出
器６からのＶＡＤフラグにより音声ありなら高速クロッ
クを動作クロックとして出力し、音声なしなら動作クロ
ックを低速クロックに切り換えて出力する。
る。図４は本発明の第２の実施例を示すブロック図であ
り、無音時に動作クロックの周波数を低くして消費電力
の低減を図ったものである。図において符号１〜７はそ
れぞれ図１，図７と同じ部分である。１１は本発明によ
り設けられたクロック周波数切換回路であり、音声検出
器６からのＶＡＤフラグにより音声ありなら高速クロッ
クを動作クロックとして出力し、音声なしなら動作クロ
ックを低速クロックに切り換えて出力する。
【００１１】図５はその動作を説明するフローチャート
である。また、図６（Ａ）は上述の処理の流れを示すタ
イムチャートである。図６（Ｂ），（Ｃ）は１フレーム
内におけるＤＳＰの処理配分を示すタイムチャートであ
り、（Ｂ）は有音のフレームで高速クロック（クロック
周波数：ｆc ）のとき、（Ｃ）は無音のフレームで低速
クロック（クロック周波数：ｆc ／Ｎ）のときを示す。
図６（Ａ）において、フレームのデータはＶＡＤ処理
を無音と判定され、音声符号化器５ではＥＮＣＯＤＥさ
れずに同図（Ｃ）に示すように次フレームに対しての
ＶＡＤ処理のみが行われる。フレームのデータに対し
ては、ＶＡＤ処理により有音と判断され、次のフレーム
処理では、同図（Ｂ）に示すように現フレームのＥＮＣ
ＯＤＥ処理および次フレームのＶＡＤ処理が行われ
る。無音の場合は同図（Ｃ）のようにクロック周波数を
ｆc ／Ｎに下げることにより処理速度は１／Ｎとなるた
め、フレームの先頭からＶＡＤ処理が開始され、Ｎ倍の
時間をかけて１フレーム内でＶＡＤ処理のみが行われ
る。
である。また、図６（Ａ）は上述の処理の流れを示すタ
イムチャートである。図６（Ｂ），（Ｃ）は１フレーム
内におけるＤＳＰの処理配分を示すタイムチャートであ
り、（Ｂ）は有音のフレームで高速クロック（クロック
周波数：ｆc ）のとき、（Ｃ）は無音のフレームで低速
クロック（クロック周波数：ｆc ／Ｎ）のときを示す。
図６（Ａ）において、フレームのデータはＶＡＤ処理
を無音と判定され、音声符号化器５ではＥＮＣＯＤＥさ
れずに同図（Ｃ）に示すように次フレームに対しての
ＶＡＤ処理のみが行われる。フレームのデータに対し
ては、ＶＡＤ処理により有音と判断され、次のフレーム
処理では、同図（Ｂ）に示すように現フレームのＥＮＣ
ＯＤＥ処理および次フレームのＶＡＤ処理が行われ
る。無音の場合は同図（Ｃ）のようにクロック周波数を
ｆc ／Ｎに下げることにより処理速度は１／Ｎとなるた
め、フレームの先頭からＶＡＤ処理が開始され、Ｎ倍の
時間をかけて１フレーム内でＶＡＤ処理のみが行われ
る。
【００１２】
【発明の効果】以上詳細に説明したように本発明を実施
することにより、無音時には音声符号化処理を休止させ
るかまたは動作クロック周波数を低下させることによっ
て音声符号化処理に要する消費電力を３０％程度に低減
することができるため、装置の小形化に極めて大きい効
果がある。
することにより、無音時には音声符号化処理を休止させ
るかまたは動作クロック周波数を低下させることによっ
て音声符号化処理に要する消費電力を３０％程度に低減
することができるため、装置の小形化に極めて大きい効
果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】図１の動作の一部を示すフローチャートであ
る。
る。
【図３】図１の処理の流れを説明するタイムチャートで
ある。
ある。
【図４】本発明の第２の実施例を示すブロック図であ
る。
る。
【図５】図２の動作の一部を示すフローチャートであ
る。
る。
【図６】図２の処理の流れを説明するタイムチャートで
ある。
ある。
【図７】従来の音声符号化処理回路例図である。
【図８】従来の処理のタイムチャートである。
１ Ａ／Ｄ変換器 ２ フレーム化器 ３ 割込み信号発生器 ４ フレームデータメモリ ５ 音声符号化器 ６ 音声検出器 ７ 不連続送信装置 ８ 動作クロック発生器 ９ ディジタルシグナルプロセッサ １０ モード切換器 １１ クロック周波数切換回路
Claims (2)
- 【請求項１】 入力音声信号をディジタル変換しフレー
ム分割して格納するフレームデータメモリと、該フレー
ムデータメモリから読み出したデータが有音か無音かを
判別してそのいずれかを示すフラグを出力する音声検出
器と、前記フレームデータメモリから読み出したデータ
に符号化処理を施して符号化データを出力する音声符号
化器とを備えた音声符号化処理回路において、 前記音声検出器からのフラグが有音を示すフラグのとき
前記音声符号化器に対して動作モード命令を出力し、前
記音声検出器からのフラグが無音を示すフラグのとき前
記音声符号化器に対してアイドルモード命令を出力する
モード切換器と、 該モード切換器から前記動作モード命令が与えられたと
きは現フレームの符号化処理を行い、前記アイドルモー
ド命令が与えられたときは現フレームの符号化処理を休
止する音声符号化器とを備えたことを特徴とする音声符
号化処理回路。 - 【請求項２】 入力音声信号をディジタル変換しフレー
ム分割して格納するフレームデータメモリと、該フレー
ムデータメモリから読み出したデータが有音か無音かを
判別してそのいずれかを示すフラグを出力する音声検出
器と、前記フレームデータメモリから読み出したデータ
に符号化処理を施して符号化データを出力する音声符号
化器とを備え、前記音声検出器と前記音声符号化器とが
共通の動作クロックにより動作を行う音声符号化処理回
路において、 前記音声検出器からのフラグが有音を示すフラグのとき
前記動作クロックをそのまま出力し、前記音声検出器か
らのフラグが無音を示すフラグのとき前記動作クロック
の周波数を低下させたクロックを切換え出力するクロッ
ク周波数切換回路を備えたことを特徴とする音声符号化
処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065245A JP2704678B2 (ja) | 1991-03-07 | 1991-03-07 | 音声符号化処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3065245A JP2704678B2 (ja) | 1991-03-07 | 1991-03-07 | 音声符号化処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252121A true JPH05252121A (ja) | 1993-09-28 |
| JP2704678B2 JP2704678B2 (ja) | 1998-01-26 |
Family
ID=13281336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3065245A Expired - Fee Related JP2704678B2 (ja) | 1991-03-07 | 1991-03-07 | 音声符号化処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704678B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002535909A (ja) * | 1999-01-20 | 2002-10-22 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 低エネルギーａｄｃ |
| US6611939B1 (en) | 1999-01-26 | 2003-08-26 | Matsushita Electrical Industrial Co., Ltd. | Iterative decoding of multiply-added error-correcting codes in a data processing error correction device |
| JP2010278985A (ja) * | 2009-06-01 | 2010-12-09 | Texas Instr Japan Ltd | アナログ−デジタル変換回路 |
| WO2016130212A1 (en) * | 2015-02-12 | 2016-08-18 | Apple Inc. | Clock switching in always-on component |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61275900A (ja) * | 1985-05-31 | 1986-12-05 | 富士通株式会社 | 音声情報圧縮方式 |
| JPS6243928A (ja) * | 1985-08-21 | 1987-02-25 | Matsushita Electric Ind Co Ltd | デイジタル通信方法 |
-
1991
- 1991-03-07 JP JP3065245A patent/JP2704678B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61275900A (ja) * | 1985-05-31 | 1986-12-05 | 富士通株式会社 | 音声情報圧縮方式 |
| JPS6243928A (ja) * | 1985-08-21 | 1987-02-25 | Matsushita Electric Ind Co Ltd | デイジタル通信方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002535909A (ja) * | 1999-01-20 | 2002-10-22 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 低エネルギーａｄｃ |
| US6611939B1 (en) | 1999-01-26 | 2003-08-26 | Matsushita Electrical Industrial Co., Ltd. | Iterative decoding of multiply-added error-correcting codes in a data processing error correction device |
| JP2010278985A (ja) * | 2009-06-01 | 2010-12-09 | Texas Instr Japan Ltd | アナログ−デジタル変換回路 |
| WO2016130212A1 (en) * | 2015-02-12 | 2016-08-18 | Apple Inc. | Clock switching in always-on component |
| US9653079B2 (en) | 2015-02-12 | 2017-05-16 | Apple Inc. | Clock switching in always-on component |
| US9928838B2 (en) | 2015-02-12 | 2018-03-27 | Apple Inc. | Clock switching in always-on component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2704678B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573305B2 (en) | Voice control system and method thereof | |
| JP2573352B2 (ja) | 音声検出装置 | |
| JPS62274941A (ja) | 音声符号化方式 | |
| JP2806308B2 (ja) | 音声復号化装置 | |
| JP2704678B2 (ja) | 音声符号化処理回路 | |
| TW341008B (en) | Noise gate apparatus for digital audio processor | |
| JP2001255894A (ja) | 再生速度変換装置及び方法 | |
| JP3291004B2 (ja) | 音声符号化回路 | |
| JP3187953B2 (ja) | 無線通信装置 | |
| JP3706506B2 (ja) | 話速変換装置を備えた通話装置 | |
| JPH08202394A (ja) | 音声検出器 | |
| AU6426498A (en) | Echo reducing phone with state machine controlled switches | |
| JPH07121195A (ja) | 音声処理用ディジタルシグナルプロセッサ | |
| JP3212713B2 (ja) | 移動通信方式 | |
| JP2979859B2 (ja) | デジタル移動無線装置 | |
| JPH0486032A (ja) | 音声コーデック | |
| JPH0832526A (ja) | 音声検出器 | |
| JPH04315329A (ja) | 音声符号化処理回路 | |
| JP2582947Y2 (ja) | 音声信号符号化装置 | |
| JP3491320B2 (ja) | 通信装置 | |
| JPH1146163A (ja) | デジタル携帯電話装置 | |
| JP3134509B2 (ja) | 音声符号化・復号化装置 | |
| JPH09200308A (ja) | 通信端末装置 | |
| JPS5934740A (ja) | デイジタル音声伝送方式 | |
| JPH05241599A (ja) | 音声波形復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |