JPH052470A - 加減算装置 - Google Patents
加減算装置Info
- Publication number
- JPH052470A JPH052470A JP3154607A JP15460791A JPH052470A JP H052470 A JPH052470 A JP H052470A JP 3154607 A JP3154607 A JP 3154607A JP 15460791 A JP15460791 A JP 15460791A JP H052470 A JPH052470 A JP H052470A
- Authority
- JP
- Japan
- Prior art keywords
- register
- output
- addend
- subtractor
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】加減数レジスタの反転出力を有効利用しかつ処
理速度の高速化を図れる加減算装置を得る。 【構成】加減数レジスタ１２の出力と反転出力とを入力
して加算時は加減数レジスタ１２の出力を加算器１４へ
出力すると共に減算時は加減数レジスタ１２の反転出力
を加算器１４へ出力するマルチプレクサ１８を設けた。
被加数または被減数を被加減数レジスタ１０により一時
的に記憶し、加数または減数を加減数レジスタ１２によ
り一時的に記憶する。加算を行う場合、加算器１４は被
加減数レジスタ１０より入力された被加数と加減数レジ
スタ１２から出力されてマルチプレクサ１８を通った加
数とを加算して加算結果を得る。また、減算をする場
合、加減数レジスタ１２の出力の補数生成に加減数レジ
スタ１２の反転出力１０２を用い、加算器１４は被加減
数レジスタ１０より入力された被減数と加減数レジスタ
の反転出力１０２と、１の補数である反転出力１０２を
補正する数「１」とを加算して減算結果を得る。
理速度の高速化を図れる加減算装置を得る。 【構成】加減数レジスタ１２の出力と反転出力とを入力
して加算時は加減数レジスタ１２の出力を加算器１４へ
出力すると共に減算時は加減数レジスタ１２の反転出力
を加算器１４へ出力するマルチプレクサ１８を設けた。
被加数または被減数を被加減数レジスタ１０により一時
的に記憶し、加数または減数を加減数レジスタ１２によ
り一時的に記憶する。加算を行う場合、加算器１４は被
加減数レジスタ１０より入力された被加数と加減数レジ
スタ１２から出力されてマルチプレクサ１８を通った加
数とを加算して加算結果を得る。また、減算をする場
合、加減数レジスタ１２の出力の補数生成に加減数レジ
スタ１２の反転出力１０２を用い、加算器１４は被加減
数レジスタ１０より入力された被減数と加減数レジスタ
の反転出力１０２と、１の補数である反転出力１０２を
補正する数「１」とを加算して減算結果を得る。
Description
【０００１】
【産業上の利用分野】この発明は、被加減数レジスタの
出力と加減数レジスタの出力とを加算し、また被加減数
レジスタの出力から加減数レジスタの出力を減算する場
合、加減数レジスタの出力の補数を使用して減算を行う
加減算装置に関する。
出力と加減数レジスタの出力とを加算し、また被加減数
レジスタの出力から加減数レジスタの出力を減算する場
合、加減数レジスタの出力の補数を使用して減算を行う
加減算装置に関する。
【０００２】
【従来の技術】従来、被加減数レジスタの出力と加減数
レジスタの出力とを加算し、また被加減数レジスタの出
力から加減数レジスタの出力を減算する場合、加減数レ
ジスタの出力の補数を使用して減算を行う加減算装置が
知られている。
レジスタの出力とを加算し、また被加減数レジスタの出
力から加減数レジスタの出力を減算する場合、加減数レ
ジスタの出力の補数を使用して減算を行う加減算装置が
知られている。
【０００３】この加減算装置は、図２（ａ）に示すよう
に、被加数または被減数を一時的に記憶する被加減数レ
ジスタ１０、および加数または減数を一時的に記憶する
加減数レジスタ１２を備えており、被加減数レジスタ１
０には加算器１４が接続されている。そして、加減数レ
ジスタ１２には、被加減数レジスタ１０の出力から加減
数レジスタ１２の出力を減算する場合、加減数レジスタ
１２の出力の補数を生成する補数器１６が接続されてお
り、補数器１６には加算器１４が接続されている。
に、被加数または被減数を一時的に記憶する被加減数レ
ジスタ１０、および加数または減数を一時的に記憶する
加減数レジスタ１２を備えており、被加減数レジスタ１
０には加算器１４が接続されている。そして、加減数レ
ジスタ１２には、被加減数レジスタ１０の出力から加減
数レジスタ１２の出力を減算する場合、加減数レジスタ
１２の出力の補数を生成する補数器１６が接続されてお
り、補数器１６には加算器１４が接続されている。
【０００４】また、補数器１６は，図２（ｂ）に示すよ
うに、ＥＸＯＲにより構成されている。
うに、ＥＸＯＲにより構成されている。
【０００５】次に動作について説明する。
【０００６】加算を行う場合、被加減数レジスタ１０に
被加数を入力し、加減数レジスタ１２に加数を入力す
る。そして、被加減数レジスタ１０はこの被加数を加算
器１４へ出力し、加減数レジスタ１２は加数を補数器１
６へ出力する。この際、補数器１６は制御信号１００に
より加減数レジスタ１２の出力の補数を生成せず加減数
レジスタ１２から出力された加数をそのまま加算器１４
へ出力する。
被加数を入力し、加減数レジスタ１２に加数を入力す
る。そして、被加減数レジスタ１０はこの被加数を加算
器１４へ出力し、加減数レジスタ１２は加数を補数器１
６へ出力する。この際、補数器１６は制御信号１００に
より加減数レジスタ１２の出力の補数を生成せず加減数
レジスタ１２から出力された加数をそのまま加算器１４
へ出力する。
【０００７】それから、加算器１４は被加減数レジスタ
１０より入力された被加数と加減数レジスタ１２から出
力された加数とを加算して加算結果を得る。
１０より入力された被加数と加減数レジスタ１２から出
力された加数とを加算して加算結果を得る。
【０００８】また、減算を行う場合、被加減数レジスタ
１０に被減数を入力し、加減数レジスタ１２に減数を入
力する。そして、被加減数レジスタ１０はこの被減数を
加算器１４へ出力し、加減数レジスタ１２は減数を補数
器１６へ出力する。この際、補数器１６は制御信号１０
０により加減数レジスタ１２の出力の補数を生成し、生
成した補数を加算器１４へ出力する。
１０に被減数を入力し、加減数レジスタ１２に減数を入
力する。そして、被加減数レジスタ１０はこの被減数を
加算器１４へ出力し、加減数レジスタ１２は減数を補数
器１６へ出力する。この際、補数器１６は制御信号１０
０により加減数レジスタ１２の出力の補数を生成し、生
成した補数を加算器１４へ出力する。
【０００９】それから、加算器１４は被加減数レジスタ
１０より入力された被減数と補数器１６から出力された
補数と、それを補正する数「１」とを加算して減算結果
を得る。
１０より入力された被減数と補数器１６から出力された
補数と、それを補正する数「１」とを加算して減算結果
を得る。
【００１０】
【発明が解決しようとする課題】従来の加減算装置は、
以上のように構成されているので、加減数レジスタ１２
は複数のフリップフロップにより構成されているので、
反転出力を備えているにもかかわらず、補数器１６によ
り加減数レジスタ１２の出力の補数を生成しているの
で、加減数レジスタ１２の反転出力が有効利用されない
という問題点があり、また補数器１６はＥＸＯＲにより
構成されるため、少なくとも４ゲートを必要とし、処理
速度が遅くなるという欠点があった。
以上のように構成されているので、加減数レジスタ１２
は複数のフリップフロップにより構成されているので、
反転出力を備えているにもかかわらず、補数器１６によ
り加減数レジスタ１２の出力の補数を生成しているの
で、加減数レジスタ１２の反転出力が有効利用されない
という問題点があり、また補数器１６はＥＸＯＲにより
構成されるため、少なくとも４ゲートを必要とし、処理
速度が遅くなるという欠点があった。
【００１１】この発明は、上記のような問題点を解消す
るためになされたもので、加減数レジスタの反転出力を
有効利用しかつ処理速度の高速化を図れる加減算装置を
得ることを目的とする。
るためになされたもので、加減数レジスタの反転出力を
有効利用しかつ処理速度の高速化を図れる加減算装置を
得ることを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、この発明に係わる加減算器
は、被加数または被減数を一時的に記憶する被加減数レ
ジスタと、加数または減数を一時的に記憶する加減数レ
ジスタと、被加減数レジスタと加減数レジスタとの出力
を加算する加算器と、加減数レジスタの出力と反転出力
とを入力して加算時は加減数レジスタの出力を加算器へ
出力すると共に減算時は加減数レジスタの反転出力を加
算器へ出力するマルチプレクサと、を備えている。そし
て、被加減数レジスタの出力から加減数レジスタの出力
を減算する場合、加減数レジスタの出力の補数生成に加
減数レジスタの反転出力を用いる。
みなされたものであって、この発明に係わる加減算器
は、被加数または被減数を一時的に記憶する被加減数レ
ジスタと、加数または減数を一時的に記憶する加減数レ
ジスタと、被加減数レジスタと加減数レジスタとの出力
を加算する加算器と、加減数レジスタの出力と反転出力
とを入力して加算時は加減数レジスタの出力を加算器へ
出力すると共に減算時は加減数レジスタの反転出力を加
算器へ出力するマルチプレクサと、を備えている。そし
て、被加減数レジスタの出力から加減数レジスタの出力
を減算する場合、加減数レジスタの出力の補数生成に加
減数レジスタの反転出力を用いる。
【００１３】
【作用】上述構成に基づき、この発明における加減算器
は、被加数または被減数を被加減数レジスタにより一時
的に記憶し、加数または減数を加減数レジスタにより一
時的に記憶し、加減数レジスタの出力と反転出力とをマ
ルチプレクサに入力し、加算時はマルチプレクサより加
減数レジスタの出力を出力し、また減算時は加減数レジ
スタの反転出力を出力する。そして、加算を行う場合、
加算器は被加減数レジスタより入力された被加数と加減
数レジスタから出力された加数とを加算して加算結果を
得る。また、被加減数レジスタの出力から加減数レジス
タの出力を減算する場合、加減数レジスタの出力の補数
生成に加減数レジスタの反転出力を用い、加算器は被加
減数レジスタより入力された被減数と加減数レジスタの
反転出力と、それを補正する数「１」とを加算して減算
結果を得る。
は、被加数または被減数を被加減数レジスタにより一時
的に記憶し、加数または減数を加減数レジスタにより一
時的に記憶し、加減数レジスタの出力と反転出力とをマ
ルチプレクサに入力し、加算時はマルチプレクサより加
減数レジスタの出力を出力し、また減算時は加減数レジ
スタの反転出力を出力する。そして、加算を行う場合、
加算器は被加減数レジスタより入力された被加数と加減
数レジスタから出力された加数とを加算して加算結果を
得る。また、被加減数レジスタの出力から加減数レジス
タの出力を減算する場合、加減数レジスタの出力の補数
生成に加減数レジスタの反転出力を用い、加算器は被加
減数レジスタより入力された被減数と加減数レジスタの
反転出力と、それを補正する数「１」とを加算して減算
結果を得る。
【００１４】
【実施例】以下、この発明の一実施例を図を用いて説明
する。
する。
【００１５】加減算装置は、図１に示すように、被加数
または被減数を一時的に記憶する複数のフリップフロッ
プにより構成された被加減数レジスタ１０、および加数
または減数を一時的に記憶する複数のフリップフロップ
により構成された加減数レジスタ１２を備えており、被
加減数レジスタ１０には加算器１４が接続されている。
そして、加減数レジスタ１２には、加減数レジスタ１２
の出力１０１と反転出力１０２とを入力して加算時は加
減数レジスタ１２の出力１０１を出力すると共に減算時
は加減数レジスタ１２の反転出力１０２を出力するマル
チプレクサ１８が接続されており、マルチプレクサ１８
には加算器１４が接続されている。
または被減数を一時的に記憶する複数のフリップフロッ
プにより構成された被加減数レジスタ１０、および加数
または減数を一時的に記憶する複数のフリップフロップ
により構成された加減数レジスタ１２を備えており、被
加減数レジスタ１０には加算器１４が接続されている。
そして、加減数レジスタ１２には、加減数レジスタ１２
の出力１０１と反転出力１０２とを入力して加算時は加
減数レジスタ１２の出力１０１を出力すると共に減算時
は加減数レジスタ１２の反転出力１０２を出力するマル
チプレクサ１８が接続されており、マルチプレクサ１８
には加算器１４が接続されている。
【００１６】次ぎに、本実施例の作用について説明す
る。
る。
【００１７】加算を行う場合、被加減数レジスタ１０に
被加数を入力し、加減数レジスタ１２に加数を入力す
る。そして、被加減数レジスタ１０はこの被加数を加算
器１４へ出力し、加減数レジスタ１２は加数およびその
反転出力１０２をマルチプレクサ１８へ出力する。この
際、マルチプレクサ１８は制御信号１０３により加減数
レジスタ１２の出力１０１を加算器１４へ出力する。
被加数を入力し、加減数レジスタ１２に加数を入力す
る。そして、被加減数レジスタ１０はこの被加数を加算
器１４へ出力し、加減数レジスタ１２は加数およびその
反転出力１０２をマルチプレクサ１８へ出力する。この
際、マルチプレクサ１８は制御信号１０３により加減数
レジスタ１２の出力１０１を加算器１４へ出力する。
【００１８】それから、加算器１４は被加減数レジスタ
１０より入力された被加数と加減数レジスタ１２から出
力された加数とを加算して加算結果を得る。
１０より入力された被加数と加減数レジスタ１２から出
力された加数とを加算して加算結果を得る。
【００１９】また、減算を行う場合、被加減数レジスタ
１０に被減数を入力し、加減数レジスタ１２に減数を入
力する。そして、被加減数レジスタ１０はこの被減数を
加算器１４へ出力し、加減数レジスタ１２は減数および
その反転出力１０２をマルチプレクサ１８へ出力する。
この際、マルチプレクサ１８は制御信号１０３により加
減数レジスタ１２の反転出力１０２を加算器１４へ出力
する。
１０に被減数を入力し、加減数レジスタ１２に減数を入
力する。そして、被加減数レジスタ１０はこの被減数を
加算器１４へ出力し、加減数レジスタ１２は減数および
その反転出力１０２をマルチプレクサ１８へ出力する。
この際、マルチプレクサ１８は制御信号１０３により加
減数レジスタ１２の反転出力１０２を加算器１４へ出力
する。
【００２０】それから、加算器１４は被加減数レジスタ
１０より入力された被減数と反転出力１０２と、１の補
数である反転出力１０２を補正する数「１」とを加算し
て減算結果を得る。
１０より入力された被減数と反転出力１０２と、１の補
数である反転出力１０２を補正する数「１」とを加算し
て減算結果を得る。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
減算時に用いる加減数レジスタの出力の補数生成に加減
数レジスタの反転出力を用い、マルチプレクサに加減数
レジスタの出力と反転出力とを入力して加算時は加減数
レジスタの出力を加算器へ出力すると共に減算時は加減
数レジスタの反転出力を加算器へ出力するように構成し
たので、加減数レジスタの反転出力を有効利用すること
ができ、またマルチプレクサを用いることにより従来の
補数器に比べてゲート数を低減して、処理速度の高速化
を図ることができる。
減算時に用いる加減数レジスタの出力の補数生成に加減
数レジスタの反転出力を用い、マルチプレクサに加減数
レジスタの出力と反転出力とを入力して加算時は加減数
レジスタの出力を加算器へ出力すると共に減算時は加減
数レジスタの反転出力を加算器へ出力するように構成し
たので、加減数レジスタの反転出力を有効利用すること
ができ、またマルチプレクサを用いることにより従来の
補数器に比べてゲート数を低減して、処理速度の高速化
を図ることができる。
【図１】本発明に係わる加減算装置の構成を示すブロッ
ク図である。
ク図である。
【図２】従来の加減算装置の構成を示すブロック図であ
る。
る。
１０ 被加減数レジスタ １２ 加減数レジスタ １４ 加算器 １８ マルチプレクサ
Claims (1)
- 【特許請求の範囲】 【請求項１】 被加数または被減数を一時的に記憶する
被加減数レジスタと、加数または減数を一時的に記憶す
る加減数レジスタと、被加減数レジスタと加減数レジス
タとの出力を加算する加算器と、を備え、被加減数レジ
スタの出力から加減数レジスタの出力を減算する場合、
加減数レジスタの出力の補数を使用して減算を行う加減
算装置において、減算時に用いる加減数レジスタの出力
の補数生成に加減数レジスタの反転出力を用い、加減数
レジスタの出力と反転出力とを入力して加算時は加減数
レジスタの出力を加算器へ出力すると共に減算時は加減
数レジスタの反転出力を加算器へ出力するマルチプレク
サを設けたことを特徴とする加減算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154607A JPH052470A (ja) | 1991-06-26 | 1991-06-26 | 加減算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154607A JPH052470A (ja) | 1991-06-26 | 1991-06-26 | 加減算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052470A true JPH052470A (ja) | 1993-01-08 |
Family
ID=15587881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3154607A Pending JPH052470A (ja) | 1991-06-26 | 1991-06-26 | 加減算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH052470A (ja) |
-
1991
- 1991-06-26 JP JP3154607A patent/JPH052470A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07210369A (ja) | 並列加算および平均演算を行うための回路およびその方法 | |
| JPS62191926A (ja) | 演算装置 | |
| JP2511527B2 (ja) | 浮動小数点演算器 | |
| JPH07107664B2 (ja) | 乗算回路 | |
| JPH052470A (ja) | 加減算装置 | |
| JP2705162B2 (ja) | 演算処理装置 | |
| JP3530418B2 (ja) | 乗算装置 | |
| JPS6259828B2 (ja) | ||
| JP3122622B2 (ja) | 除算装置 | |
| JPH0223421A (ja) | 演算処理装置 | |
| JPH0439725A (ja) | 演算回路 | |
| KR200156144Y1 (ko) | 절대값 계산 회로 | |
| JPH0418344B2 (ja) | ||
| JPH0553759A (ja) | 固定小数点演算ユニツト | |
| JPH04280319A (ja) | 多入力減算装置 | |
| JPS61296473A (ja) | 行列演算回路 | |
| JP2002132494A (ja) | 絶対値累積加減算回路 | |
| JPH0317738A (ja) | 演算処理装置 | |
| JPH04288629A (ja) | パリティ付きデータ演算回路 | |
| JPH0264730A (ja) | 演算装置 | |
| JPS6051132B2 (ja) | オ−バラン補正方式 | |
| JPH05174050A (ja) | 級数演算装置 | |
| JPS63279321A (ja) | マイクロプログラム制御装置 | |
| JPS60245046A (ja) | ロジカルシフト演算回路 | |
| JPH02148145A (ja) | ベクトル演算装置のチェック回路 |