JPH0418344B2 - - Google Patents
Info
- Publication number
- JPH0418344B2 JPH0418344B2 JP59145928A JP14592884A JPH0418344B2 JP H0418344 B2 JPH0418344 B2 JP H0418344B2 JP 59145928 A JP59145928 A JP 59145928A JP 14592884 A JP14592884 A JP 14592884A JP H0418344 B2 JPH0418344 B2 JP H0418344B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- mask
- address
- bit
- vector data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000013598 vector Substances 0.000 claims description 118
- 238000007796 conventional method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はベクトル要素毎にマスク・ビツトによ
つてベクトル演算の実行を制御するデータ処理装
置に関し、特にベクトル命令処理装置に関するも
のである。
つてベクトル演算の実行を制御するデータ処理装
置に関し、特にベクトル命令処理装置に関するも
のである。
従来の一般的なベクトル命令処理装置は、マス
ク・ビツトが有効なベクトル命令実行時には、先
ずマスク・ビツトの値に拘らずベクトル要素（以
下、ベクトル・オペランドともいう）の読出しリ
クエストを記憶制御装置に要求し、記憶装置より
読み出されてきたベクトル・オペランドをベクト
ル命令処理装置で一旦バツフアし、その後にマス
ク・ビツトの値が演算実行を指示している時には
演算装置へのベクトル・オペランドを供給し、演
算実行の抑止を指示している時には演算装置への
ベクトル・オペランドの供給を止めていた（この
方式を以下、第１の従来方式とよぶ）。
ク・ビツトが有効なベクトル命令実行時には、先
ずマスク・ビツトの値に拘らずベクトル要素（以
下、ベクトル・オペランドともいう）の読出しリ
クエストを記憶制御装置に要求し、記憶装置より
読み出されてきたベクトル・オペランドをベクト
ル命令処理装置で一旦バツフアし、その後にマス
ク・ビツトの値が演算実行を指示している時には
演算装置へのベクトル・オペランドを供給し、演
算実行の抑止を指示している時には演算装置への
ベクトル・オペランドの供給を止めていた（この
方式を以下、第１の従来方式とよぶ）。
このような構成では、マスク・ベクトル中に演
算実行の抑止を示しているマスク・ビツト、つま
り、論理レベル“０”のマスク・ビツトが多けれ
ば多い程演算装置が演算を行つていない時間が多
くなり、ベクトル命令が終了するまでの演算時間
に無駄な時間が多くなるという問題を抱えてい
た。
算実行の抑止を示しているマスク・ビツト、つま
り、論理レベル“０”のマスク・ビツトが多けれ
ば多い程演算装置が演算を行つていない時間が多
くなり、ベクトル命令が終了するまでの演算時間
に無駄な時間が多くなるという問題を抱えてい
た。
上記問題を解決する為に、従来、マスク・ベク
トルを一定ビツト幅に区切り、その中のマスク・
ビツトが全て論理レベル“０”であることを検出
したときのみ、対応するベクトル・オペランドの
読出しと無効な演算を飛ばし、マスク・ベクトル
が多くの論理レベル“０”を含む性格（スパース
性）の強い場合の処理の時間を短縮していた（こ
の方式を以下、第２従来方式とよぶ）。
トルを一定ビツト幅に区切り、その中のマスク・
ビツトが全て論理レベル“０”であることを検出
したときのみ、対応するベクトル・オペランドの
読出しと無効な演算を飛ばし、マスク・ベクトル
が多くの論理レベル“０”を含む性格（スパース
性）の強い場合の処理の時間を短縮していた（こ
の方式を以下、第２従来方式とよぶ）。
しかしながら、この第２の従来方式では、検出
しようとしている一定個数のマスク・ベクトル中
に、一つでも演算実行の指示を示す論理レベル
“１”のマスク・ビツトがあり、他のマスク・ビ
ツトの全てが演算実行の抑止を示す論理レベル
“０”であつても、記憶制御装置にベクトル・オ
ペランドの読出しリクエストを要求し、第１の従
来方式通りの処理を行うために、演算時間に無駄
な時間を多く費やすことになる。
しようとしている一定個数のマスク・ベクトル中
に、一つでも演算実行の指示を示す論理レベル
“１”のマスク・ビツトがあり、他のマスク・ビ
ツトの全てが演算実行の抑止を示す論理レベル
“０”であつても、記憶制御装置にベクトル・オ
ペランドの読出しリクエストを要求し、第１の従
来方式通りの処理を行うために、演算時間に無駄
な時間を多く費やすことになる。
換言すれば、ベクトル命令の処理を短縮するた
めに、一定個数の演算抑止ビツト（論理レベル
“０”のマスク・ビツト）の検出のための一定個
数幅を拡大しようとすればする程、スパーク性の
強いマスク・ベクトルであつてもその中に演算指
示ビツト（論理レベル“１”のマスク・ビツト）
が含まれてしまい、第１の従来方式に戻つてしま
う可能性が増大する。逆に、このことを防ぐため
に、一定個数の演算抑止ビツトの検出のための一
定個数幅を縮小すればする程、ベクトル・オペラ
ンドの読出しと無効な演算を飛ばし無駄な処理の
時間を短縮するという本来の目的を達成できなく
なるという欠点をもつていた。
めに、一定個数の演算抑止ビツト（論理レベル
“０”のマスク・ビツト）の検出のための一定個
数幅を拡大しようとすればする程、スパーク性の
強いマスク・ベクトルであつてもその中に演算指
示ビツト（論理レベル“１”のマスク・ビツト）
が含まれてしまい、第１の従来方式に戻つてしま
う可能性が増大する。逆に、このことを防ぐため
に、一定個数の演算抑止ビツトの検出のための一
定個数幅を縮小すればする程、ベクトル・オペラ
ンドの読出しと無効な演算を飛ばし無駄な処理の
時間を短縮するという本来の目的を達成できなく
なるという欠点をもつていた。
本発明によれば、ベクトル要素を記憶する第１
の記憶手段と、マスクビツトの列である複数のマ
スク・ベクトルデータで構成されるマスク・ベク
トルを記憶する第２の記憶手段と、前記マスク・
ベクトルデータを前記第２の記憶手段から読み出
す手段と、該読み出されたマスク・ベクトルデー
タを一時的に保持する手段と、該マスク・ベクト
ルデータの先頭或いは演算指示ビツトから次の演
算指示ビツト若しくは新たに連続する次のマス
ク・ベクトルデータの先頭ビツト位置までの距離
を算出する手段と、前記算出された距離に前記第
１の記憶手段上のベクトル要素間距離を乗じてア
ドレス差分を生成し、該アドレス差分をベクト
ル・アドレスに加算することによつて、次に演算
すべきベクトル要素のアドレス若しくは前記新た
に連続する次のマスク・ベクトルデータの先頭ビ
ツトに対応するベクトル要素のアドレスを得る手
段と、前記新たに連続する次のマスク・ベクトル
データを読み出す手段とから構成され、第１の記
憶手段から読み出されたベクトル要素をマスク・
ビツトの値によつて演算装置への供給を制御する
のではなく、ベクトル要素の読出しリクエストを
要求する時点でマスク・ビツトによつて示された
有効なベクトル要素のみを読み出すためのアドレ
スを生成することによつて、演算を抑止されるベ
クトル要素の読出しに掛かる時間を削減した高性
能のベクトル命令処理装置が得られる。
の記憶手段と、マスクビツトの列である複数のマ
スク・ベクトルデータで構成されるマスク・ベク
トルを記憶する第２の記憶手段と、前記マスク・
ベクトルデータを前記第２の記憶手段から読み出
す手段と、該読み出されたマスク・ベクトルデー
タを一時的に保持する手段と、該マスク・ベクト
ルデータの先頭或いは演算指示ビツトから次の演
算指示ビツト若しくは新たに連続する次のマス
ク・ベクトルデータの先頭ビツト位置までの距離
を算出する手段と、前記算出された距離に前記第
１の記憶手段上のベクトル要素間距離を乗じてア
ドレス差分を生成し、該アドレス差分をベクト
ル・アドレスに加算することによつて、次に演算
すべきベクトル要素のアドレス若しくは前記新た
に連続する次のマスク・ベクトルデータの先頭ビ
ツトに対応するベクトル要素のアドレスを得る手
段と、前記新たに連続する次のマスク・ベクトル
データを読み出す手段とから構成され、第１の記
憶手段から読み出されたベクトル要素をマスク・
ビツトの値によつて演算装置への供給を制御する
のではなく、ベクトル要素の読出しリクエストを
要求する時点でマスク・ビツトによつて示された
有効なベクトル要素のみを読み出すためのアドレ
スを生成することによつて、演算を抑止されるベ
クトル要素の読出しに掛かる時間を削減した高性
能のベクトル命令処理装置が得られる。
次に本発明の実施例について図面を参照して詳
細に説明する。
細に説明する。
第１図は本発明によるベクトル命令処理装置の
一実施例の構成を示したブロツク図である。図に
おいて、１はマスク・ベクトルが格納されている
記憶装置（以下、MVMともいう）、２はベクト
ル・オペランドが格納されている記憶装置（以
下、VOMともいう）である。記憶装置１と２
は、同一の記憶装置内にあつてもよい。１０はマ
スク・ベクトルデータ・アドレス・レジスタ（以
下、MVAと略称す）、１１，１２及び１３はそ
れぞれベクトル・オペランド１，２及び３に対応
するベクトル・アドレス（VH１，２及び３）レ
ジスタ、１４，１５及び１６はそれぞれベクト
ル・オペランド１，２及び３に対応するベクトル
要素間距離（Ｖ１１，２及び３）レジスタであ
る。
一実施例の構成を示したブロツク図である。図に
おいて、１はマスク・ベクトルが格納されている
記憶装置（以下、MVMともいう）、２はベクト
ル・オペランドが格納されている記憶装置（以
下、VOMともいう）である。記憶装置１と２
は、同一の記憶装置内にあつてもよい。１０はマ
スク・ベクトルデータ・アドレス・レジスタ（以
下、MVAと略称す）、１１，１２及び１３はそ
れぞれベクトル・オペランド１，２及び３に対応
するベクトル・アドレス（VH１，２及び３）レ
ジスタ、１４，１５及び１６はそれぞれベクト
ル・オペランド１，２及び３に対応するベクトル
要素間距離（Ｖ１１，２及び３）レジスタであ
る。
本ベクトル命令処理装置がベクトル命令を受付
けると、当該ベクトル命令処理装置は信号線L0
〜L6及びセレクタ２０〜２３を通じてレジスタ
１０〜１６にそれぞれの初期値を設定する。
けると、当該ベクトル命令処理装置は信号線L0
〜L6及びセレクタ２０〜２３を通じてレジスタ
１０〜１６にそれぞれの初期値を設定する。
MVA１０に初期値が設定されると、信号線L7
を通じてアドレス加算値レジスタ４に初期加算値
“０”が設定される。MVA１０の初期値とレジ
スタ４の初期加算値“０”がアドレス加算器３１
で加算されてマスク・ベクトルデータのアドレス
が得られ、該アドレスに格納されているマスク・
ベクトルデータがMVM１より信号線L8を通じて
読み出される。読み出されたマスク・ベクトルデ
ータはセレクタ２４を通じてマスク・ベクトルデ
ータ・レジスタ（以下、MVRと略称す）３に格
納される。マスク・ベクトルデータがMVR３に
格納されると、レジスタ４には信号線L7を通じ
てMVR３のビツト長（ｎ＋１）で定まる定数が
設定される。以後、レジスタ４にはMVR３のビ
ツト長（ｎ＋１）で定まる定数が保持されるもの
とする。
を通じてアドレス加算値レジスタ４に初期加算値
“０”が設定される。MVA１０の初期値とレジ
スタ４の初期加算値“０”がアドレス加算器３１
で加算されてマスク・ベクトルデータのアドレス
が得られ、該アドレスに格納されているマスク・
ベクトルデータがMVM１より信号線L8を通じて
読み出される。読み出されたマスク・ベクトルデ
ータはセレクタ２４を通じてマスク・ベクトルデ
ータ・レジスタ（以下、MVRと略称す）３に格
納される。マスク・ベクトルデータがMVR３に
格納されると、レジスタ４には信号線L7を通じ
てMVR３のビツト長（ｎ＋１）で定まる定数が
設定される。以後、レジスタ４にはMVR３のビ
ツト長（ｎ＋１）で定まる定数が保持されるもの
とする。
第２図は演算指示ビツトに対するベクトル要素
のアドレスの生成手順を詳細に表わしたものであ
る。一つのベクトル命令内では、ベクトル・アド
レス（VH）に一定のベクトル要素間距離（VI）
を加算すると、次のベクトル要素のベクトル・ア
ドレスが得られる。ベクトル・アドレス（VH0）
は、マスク・ベクトルデータの０ビツト目に対応
している。
のアドレスの生成手順を詳細に表わしたものであ
る。一つのベクトル命令内では、ベクトル・アド
レス（VH）に一定のベクトル要素間距離（VI）
を加算すると、次のベクトル要素のベクトル・ア
ドレスが得られる。ベクトル・アドレス（VH0）
は、マスク・ベクトルデータの０ビツト目に対応
している。
第２図ａを参照すると、いま、読み出されたビ
ツト長（ｎ＋１）のマスク・ベクトルデータの値
が、３ビツト、８ビツト、…、（ｎ−３）ビツト
目に演算指示ビツト“１”（その個数をｍとする）
を示しており、他の（ｎ−ｍ＋１）個のビツト全
てが演算抑止ビツト“０”を示している場合が示
されている。
ツト長（ｎ＋１）のマスク・ベクトルデータの値
が、３ビツト、８ビツト、…、（ｎ−３）ビツト
目に演算指示ビツト“１”（その個数をｍとする）
を示しており、他の（ｎ−ｍ＋１）個のビツト全
てが演算抑止ビツト“０”を示している場合が示
されている。
このとき、マスク・ベクトルデータの３ビツト
目に対応するベクトル要素のアドレス（VH3）
は、 VH3＝VH0＋３×VI で得られる。ここで、ベクトル要素間距離（VI）
の乗数３は、該マスク・ベクトルデータの先頭
（０ビツト目）より最初の演算指示ビツト“１”
が見つかるまで演算抑止ビツト“０”の個数をカ
ウントすることで求められる。
目に対応するベクトル要素のアドレス（VH3）
は、 VH3＝VH0＋３×VI で得られる。ここで、ベクトル要素間距離（VI）
の乗数３は、該マスク・ベクトルデータの先頭
（０ビツト目）より最初の演算指示ビツト“１”
が見つかるまで演算抑止ビツト“０”の個数をカ
ウントすることで求められる。
さらに、次に演算すべきマスク・ベクトルデー
タの８ビツト目に対応するベクトル要素のアドレ
ス（VH8）を求めるために、第２図ｂに示され
るように、該マスク・ベクトルデータを前記乗数
に相当する３ビツト分だけ左シフトを行ない、そ
れに伴い３ビツト目の演算指示ビツト“１”を反
転させて、次に用いるマスク・ベクトルデータと
する。この時、シフト・インに論理レベル“１”
を入力させる。前記シフトを行つたマスク・ベク
トルデータに対して、再び先頭より演算指示ビツ
ト“１”が見つかるまで演算抑止ビツト“０”の
個数をカウントする操作を行うことで乗数５が得
られ、前記８ビツト目に対応するベクトル要素の
アドレス（VH8）は、 VH8＝VH3＋５×VI で得られる。
タの８ビツト目に対応するベクトル要素のアドレ
ス（VH8）を求めるために、第２図ｂに示され
るように、該マスク・ベクトルデータを前記乗数
に相当する３ビツト分だけ左シフトを行ない、そ
れに伴い３ビツト目の演算指示ビツト“１”を反
転させて、次に用いるマスク・ベクトルデータと
する。この時、シフト・インに論理レベル“１”
を入力させる。前記シフトを行つたマスク・ベク
トルデータに対して、再び先頭より演算指示ビツ
ト“１”が見つかるまで演算抑止ビツト“０”の
個数をカウントする操作を行うことで乗数５が得
られ、前記８ビツト目に対応するベクトル要素の
アドレス（VH8）は、 VH8＝VH3＋５×VI で得られる。
以上の操作をｍ回繰返し、第２図ｃに示される
ような、前記（ｎ−３）ビツト目の演算指示ビツ
ト“１”が反転を受けて先頭のビツト位置にシフ
トされたマスク・ベクトルデータに対して、前記
操作で得られる乗数４を用いて得られるベクトル
要素のアドレス（VH0′） VH′0＝VH(o-3)＋４×VI は、新たに連続する次のマスク・ベクトルデータ
の先頭ビツトに対応するベクトル要素のアドレス
である。
ような、前記（ｎ−３）ビツト目の演算指示ビツ
ト“１”が反転を受けて先頭のビツト位置にシフ
トされたマスク・ベクトルデータに対して、前記
操作で得られる乗数４を用いて得られるベクトル
要素のアドレス（VH0′） VH′0＝VH(o-3)＋４×VI は、新たに連続する次のマスク・ベクトルデータ
の先頭ビツトに対応するベクトル要素のアドレス
である。
以上の操作は、各々の操作で得られる乗数を毎
回加算し、得られた加算値結果が前記読み出され
たマスク・ベクトルデータのビツト長（ｎ＋１）
と一致するまで繰返される。前記加算値結果が前
記ビツト長（ｎ＋１）と一致すると、前記操作を
終了する。
回加算し、得られた加算値結果が前記読み出され
たマスク・ベクトルデータのビツト長（ｎ＋１）
と一致するまで繰返される。前記加算値結果が前
記ビツト長（ｎ＋１）と一致すると、前記操作を
終了する。
再び、第１図を参照すると、４１はマスク・ベ
クトルデータの先頭より最初の演算指示ビツト
“１”が見つかるまで演算抑止ビツト“０”の個
数をカウントするプライオリテイ・エンコーダ、
４２はプライオリテイ・エンコーダ４１で得られ
た該個数分だけマスク・ベクトルデータを左シフ
トさせ、“１”シフト・インを行い先頭ビツトを
反転させて出力させるシフト器、３３はプライオ
リテイ・エンコーダ４１で得られた“０”の個数
を加算する加算器、５は加算器３３で得られた加
算値結果を一時的に保持するレジスタ、４３はレ
ジスタ４にセツトされたMVR３のビツト長で定
まる定数（本例では（ｎ＋１））とレジスタ５に
一時的に保持された加算値結果とを比較する比較
器、６はプライオリテイ・エンコーダ４１で得ら
れた“０”の個数、すなわち（VI）の乗数を一
時的に保持するレジスタである。
クトルデータの先頭より最初の演算指示ビツト
“１”が見つかるまで演算抑止ビツト“０”の個
数をカウントするプライオリテイ・エンコーダ、
４２はプライオリテイ・エンコーダ４１で得られ
た該個数分だけマスク・ベクトルデータを左シフ
トさせ、“１”シフト・インを行い先頭ビツトを
反転させて出力させるシフト器、３３はプライオ
リテイ・エンコーダ４１で得られた“０”の個数
を加算する加算器、５は加算器３３で得られた加
算値結果を一時的に保持するレジスタ、４３はレ
ジスタ４にセツトされたMVR３のビツト長で定
まる定数（本例では（ｎ＋１））とレジスタ５に
一時的に保持された加算値結果とを比較する比較
器、６はプライオリテイ・エンコーダ４１で得ら
れた“０”の個数、すなわち（VI）の乗数を一
時的に保持するレジスタである。
MVR３に格納されたマスク・ベクトルデータ
は、プライオリテイ・エンコーダ４１及びシフト
器４２に送られる。プライオリテイ・エンコーダ
４１でカウントされた演算抑止ビツト“０”の個
数は、シフト器４２のシフト量、加算器３３の加
算値、レジスタ６に保持される（VI）の乗数と
して用いられる。シフト器４２で左シフト及び
“１”シフト・インされ、先頭ビツトを反転させ
られたマスク・ベクトルデータは信号線L9に表
われ、セレクタ２４を通じてMVR３に再セツト
させる。また、加算器３３に送られた加算値はレ
ジスタ５の初期値“０”と加算され、加算値結果
がレジスタ５に再セツトされる。また、レジスタ
６に（VI）の乗数がセツトされると、信号線L10
を通じて乗算器３０に送られ、ここでセレクタ２
５によつて選択されたベクトル・オペランドのベ
クトル要素間距離と乗算されてアドレス差分が生
成される。該アドレス差分は、信号線L11を通じ
てアドレス加算器３２に送られ、ここでセレクタ
２６によつて選択された対応するベクトル・オペ
ランドのベクトル・アドレスと加算されて、演算
を行うべきベクトル要素のアドレスが得られ、
VOM２にオペランドリクエストが送出される。
と同時に、信号線L12及びセレクタ２１〜２３の
いずれかのセレクタを通じて対応するベクトル・
オペランドのベクトル・アドレスレジスタの値が
更新される。
は、プライオリテイ・エンコーダ４１及びシフト
器４２に送られる。プライオリテイ・エンコーダ
４１でカウントされた演算抑止ビツト“０”の個
数は、シフト器４２のシフト量、加算器３３の加
算値、レジスタ６に保持される（VI）の乗数と
して用いられる。シフト器４２で左シフト及び
“１”シフト・インされ、先頭ビツトを反転させ
られたマスク・ベクトルデータは信号線L9に表
われ、セレクタ２４を通じてMVR３に再セツト
させる。また、加算器３３に送られた加算値はレ
ジスタ５の初期値“０”と加算され、加算値結果
がレジスタ５に再セツトされる。また、レジスタ
６に（VI）の乗数がセツトされると、信号線L10
を通じて乗算器３０に送られ、ここでセレクタ２
５によつて選択されたベクトル・オペランドのベ
クトル要素間距離と乗算されてアドレス差分が生
成される。該アドレス差分は、信号線L11を通じ
てアドレス加算器３２に送られ、ここでセレクタ
２６によつて選択された対応するベクトル・オペ
ランドのベクトル・アドレスと加算されて、演算
を行うべきベクトル要素のアドレスが得られ、
VOM２にオペランドリクエストが送出される。
と同時に、信号線L12及びセレクタ２１〜２３の
いずれかのセレクタを通じて対応するベクトル・
オペランドのベクトル・アドレスレジスタの値が
更新される。
一方、比較器４３でレジスタ４の値とレジスタ
５の値の一致が検出されると、一致信号が信号線
L13に表われ、セレクタ２０，２４を制御すると
共にレジスタ５の内容をリセツトする。と同時
に、MVA１０のマスク・ベクトルデータアドレ
スの値がレジスタ４の定数と加算器３１で加算さ
れて、新たに連続する次のマスク・ベクトルデー
タのアドレスが生成され、信号線L14及びセレク
タ２０を通じてMVA１０の値が更新されると共
に、MVM１より新たに連続する次のマスク・ベ
クトルデータが読み出され、信号線L8及びセレ
クタ２４を通じてMVR３に格納される。
５の値の一致が検出されると、一致信号が信号線
L13に表われ、セレクタ２０，２４を制御すると
共にレジスタ５の内容をリセツトする。と同時
に、MVA１０のマスク・ベクトルデータアドレ
スの値がレジスタ４の定数と加算器３１で加算さ
れて、新たに連続する次のマスク・ベクトルデー
タのアドレスが生成され、信号線L14及びセレク
タ２０を通じてMVA１０の値が更新されると共
に、MVM１より新たに連続する次のマスク・ベ
クトルデータが読み出され、信号線L8及びセレ
クタ２４を通じてMVR３に格納される。
本発明は、以上説明したように、マスク・ビツ
トの値によつて演算実行を指示されたベクトル要
素のアドレスのみを生成することによつて、無駄
なベクトル要素の読み出しに掛かる時間を削減で
きるという効果がある。
トの値によつて演算実行を指示されたベクトル要
素のアドレスのみを生成することによつて、無駄
なベクトル要素の読み出しに掛かる時間を削減で
きるという効果がある。
第１図は本発明によるベクトル命令処理装置の
一実施例の構成を示したブロツク図、第２図は演
算指示ビツトに対応するベクトル要素のアドレス
生成手順を示す図である。 １，２……記憶装置、３……マスク・ベクトル
データ・レジスタ、４……アドレス加算値レジス
タ、５……加算結果を保持するレジスタ、６……
（VI）の乗数を保持するレジスタ、１０……マス
ク・ベクトルデータ・アドレスレジスタ、１１，
１２，１３……ベクトル・アドレス・レジスタ、
１４，１５，１６……ベクトル要素間距離レジス
タ、２０〜２６……セレクタ、３０……乗算器、
３１，３２……アドレス加算器、３３……加算
器、４１……プライオリテイ・エンコーダ、４２
……シフト器、４３……比較器、L0〜L14……信
号線。
一実施例の構成を示したブロツク図、第２図は演
算指示ビツトに対応するベクトル要素のアドレス
生成手順を示す図である。 １，２……記憶装置、３……マスク・ベクトル
データ・レジスタ、４……アドレス加算値レジス
タ、５……加算結果を保持するレジスタ、６……
（VI）の乗数を保持するレジスタ、１０……マス
ク・ベクトルデータ・アドレスレジスタ、１１，
１２，１３……ベクトル・アドレス・レジスタ、
１４，１５，１６……ベクトル要素間距離レジス
タ、２０〜２６……セレクタ、３０……乗算器、
３１，３２……アドレス加算器、３３……加算
器、４１……プライオリテイ・エンコーダ、４２
……シフト器、４３……比較器、L0〜L14……信
号線。
Claims (1)
- １ ベクトル要素毎にマスク・ビツトによつてベ
クトル演算の実行を制御するデータ処理装置にお
いて、前記ベクトル要素を記憶する第１の記憶手
段と、前記マスク・ビツトの列である複数のマス
ク・ベクトルデータで構成されるマスク・ベクト
ルを記憶する第２の記憶手段と、前記マスク・ベ
クトルデータを前記第２の記憶手段から読み出す
手段と、該読み出されたマスク・ベクトルデータ
を一時的に保持する手段と、該マスク・ベクトル
データの先頭或いは演算指示ビツトから次の演算
指示ビツト若しくは新たに連続する次のマスク・
ベクトルデータの先頭ビツト位置までの距離を算
出する手段と、前記算出された距離に前記第１の
記憶手段上のベクトル要素間距離を乗じてアドレ
ス差分を生成し、該アドレス差分をベクトル・ア
ドレスに加算することによつて、次に演算すべき
ベクトル要素のアドレス若しくは前記新たに連続
する次のマスク・ベクトルデータの先頭ビツトに
対応するベクトル要素のアドレスを得る手段と、
前記新たに連続する次のマスク・ベクトルデータ
を前記第２の記憶手段から読み出す手段とを具備
することを特徴とするベクトル命令処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14592884A JPS6125275A (ja) | 1984-07-16 | 1984-07-16 | ベクトル命令処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14592884A JPS6125275A (ja) | 1984-07-16 | 1984-07-16 | ベクトル命令処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6125275A JPS6125275A (ja) | 1986-02-04 |
| JPH0418344B2 true JPH0418344B2 (ja) | 1992-03-27 |
Family
ID=15396317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14592884A Granted JPS6125275A (ja) | 1984-07-16 | 1984-07-16 | ベクトル命令処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6125275A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503354Y2 (ja) * | 1988-04-22 | 1996-06-26 | 光洋精工株式会社 | 舵取装置 |
| JPH0635858Y2 (ja) * | 1988-05-17 | 1994-09-21 | 光洋精工株式会社 | 舵取装置 |
| GB2476800A (en) * | 2010-01-07 | 2011-07-13 | Linear Algebra Technologies Ltd | Sparse matrix vector multiplier using a bit map of non-zero elements to control scheduling of arithmetic operations |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165844A (ja) * | 1974-12-05 | 1976-06-07 | Fujitsu Ltd | Bekutoruenzanshorihoshiki |
| JPS56164471A (en) * | 1980-05-21 | 1981-12-17 | Hitachi Ltd | Conditional vector operating control system |
-
1984
- 1984-07-16 JP JP14592884A patent/JPS6125275A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165844A (ja) * | 1974-12-05 | 1976-06-07 | Fujitsu Ltd | Bekutoruenzanshorihoshiki |
| JPS56164471A (en) * | 1980-05-21 | 1981-12-17 | Hitachi Ltd | Conditional vector operating control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6125275A (ja) | 1986-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172287A (en) | General purpose data processing apparatus for processing vector instructions | |
| JP2678183B2 (ja) | デジタルプロセッサ制御装置および実行時記憶割当ての方法 | |
| JPS6234242A (ja) | デ−タ処理システム | |
| EP0201833B1 (en) | Instruction processor | |
| JP3476960B2 (ja) | 算術論理演算装置及び制御方法 | |
| JPS6227412B2 (ja) | ||
| JPH0418344B2 (ja) | ||
| CA1115425A (en) | Data processor with address extension | |
| JPH07107664B2 (ja) | 乗算回路 | |
| JPH0528431B2 (ja) | ||
| JPS6125166B2 (ja) | ||
| JPS63111535A (ja) | デ−タ処理装置 | |
| JPH0452488B2 (ja) | ||
| JPS6188334A (ja) | 除算回路 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JP2706459B2 (ja) | 小数乗算器を有するマイクロプロセッサ | |
| SU561966A1 (ru) | Вычислительна система дл обработки чисел и многомерных векторов | |
| JPH0434191B2 (ja) | ||
| JPH04195629A (ja) | 演算フラグ生成装置 | |
| JPH0264730A (ja) | 演算装置 | |
| SU888131A1 (ru) | Процессор дл вычислени элементарных функций | |
| JPH0721796B2 (ja) | ベクトル命令処理装置 | |
| JP2989830B2 (ja) | ベクトル処理方法 | |
| JPS63279321A (ja) | マイクロプログラム制御装置 | |
| JPH0517589B2 (ja) |