JPH0524667B2 - - Google Patents
Info
- Publication number
- JPH0524667B2 JPH0524667B2 JP57228408A JP22840882A JPH0524667B2 JP H0524667 B2 JPH0524667 B2 JP H0524667B2 JP 57228408 A JP57228408 A JP 57228408A JP 22840882 A JP22840882 A JP 22840882A JP H0524667 B2 JPH0524667 B2 JP H0524667B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- circuit
- inspected
- inspection
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007689 inspection Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000005286 illumination Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、検査領域パターンから得た基本軌跡
をワイヤ接続の良否判定に用いる自動ワイヤ検査
装置に関する。
をワイヤ接続の良否判定に用いる自動ワイヤ検査
装置に関する。
(2) 技術の背景
IC等の半導体集積回路の信頼性を向上させる
ためには、半導体集積回路内部の信頼性を向上さ
せるばかりでなく、そのパツドからリードへワイ
ヤボンデイングされているワイヤの結線状態の良
否を検査することも半導体集積回路全体の信頼性
を向上させる上で必要なことである。
ためには、半導体集積回路内部の信頼性を向上さ
せるばかりでなく、そのパツドからリードへワイ
ヤボンデイングされているワイヤの結線状態の良
否を検査することも半導体集積回路全体の信頼性
を向上させる上で必要なことである。
しかし、従来の自動ワイヤボンダには、ワイヤ
検査手段はなく、専ら目視検査に頼つているのが
実情である。
検査手段はなく、専ら目視検査に頼つているのが
実情である。
(3) 発明の目的
本発明は上述したような技術レベルに鑑みて創
案されたもので、その目的は２つの接続点間に自
動ワイヤリングされたそのワイヤの良否を自動的
に検査し得る自動ワイヤ検査装置を提供すること
にある。
案されたもので、その目的は２つの接続点間に自
動ワイヤリングされたそのワイヤの良否を自動的
に検査し得る自動ワイヤ検査装置を提供すること
にある。
(4) 発明の構成
そして、この目的は、半導体集積回路上のパツ
ト電極と、外部電極とを接続するボンデイングワ
イヤの第１の接続点と第２の接続点とを含む検査
領域パターンを、隣接するワイヤの検査領域パタ
ーンと重ならないでワイヤ毎に取得するパターン
取得手段と、上記領域パターンを用いて上記両接
続点のXY座標値からワイヤの基本軌跡をワイヤ
毎に決定するワイヤ基本軌跡演算回路と、上記領
域パターン内において前記基本軌跡から被検査ワ
イヤの位置を探索して各探索毎に前回の被検査ワ
イヤ探索点と、今回の被検査ワイヤ探索点との間
の位置変化量が予め決められた値以下であるか否
かを上記両接続点間に亘つて検査するワイヤ位置
検査回路とを備えることにより達成される。
ト電極と、外部電極とを接続するボンデイングワ
イヤの第１の接続点と第２の接続点とを含む検査
領域パターンを、隣接するワイヤの検査領域パタ
ーンと重ならないでワイヤ毎に取得するパターン
取得手段と、上記領域パターンを用いて上記両接
続点のXY座標値からワイヤの基本軌跡をワイヤ
毎に決定するワイヤ基本軌跡演算回路と、上記領
域パターン内において前記基本軌跡から被検査ワ
イヤの位置を探索して各探索毎に前回の被検査ワ
イヤ探索点と、今回の被検査ワイヤ探索点との間
の位置変化量が予め決められた値以下であるか否
かを上記両接続点間に亘つて検査するワイヤ位置
検査回路とを備えることにより達成される。
(5) 発明の実施例
以下、添付図面を参照しながら、本発明の実施
例を説明する。
例を説明する。
第１図は本発明の一実施例を示す。この図にお
いて、１は制御回路で、この回路１から照明炉
２，３、XYステージコントローラ４、切換え回
路５、フレームメモリ６、ボンデイングパツトア
ドレス演算回路７、及びワイヤ位置変位量検出回
路８へ各別の制御信号が供給されるように構成さ
れている。
いて、１は制御回路で、この回路１から照明炉
２，３、XYステージコントローラ４、切換え回
路５、フレームメモリ６、ボンデイングパツトア
ドレス演算回路７、及びワイヤ位置変位量検出回
路８へ各別の制御信号が供給されるように構成さ
れている。
９はXYステージコントローラ４によつて制御
されるXYステージである。１０はXYステージ
９上に載置される半導体集積回路を実装したパツ
ケージである。
されるXYステージである。１０はXYステージ
９上に載置される半導体集積回路を実装したパツ
ケージである。
１１はTVカメラで、この出力はTVカメラコ
ントローラ１２、切換え回路５、アナログ−デイ
ジタル変換回路（以下、Ａ／Ｄ変換回路と略記す
る。）１３，１４を経てフレームメモリ６へ接続
される。
ントローラ１２、切換え回路５、アナログ−デイ
ジタル変換回路（以下、Ａ／Ｄ変換回路と略記す
る。）１３，１４を経てフレームメモリ６へ接続
される。
フレームメモリ６の出力はパツド認識回路１
５、ワイヤ基本軌跡演算回路１６へ接続されてい
る。
５、ワイヤ基本軌跡演算回路１６へ接続されてい
る。
パツド認識回路１５の出力はボンデイングパツ
ドアドレス演算回路７へ接続され、該回路の出力
はワイヤ基本軌跡演算回路１６、ワイヤ位置変位
量検出回路８へ接続されている。又、回路１６と
回路８との間は相互に接続されている。
ドアドレス演算回路７へ接続され、該回路の出力
はワイヤ基本軌跡演算回路１６、ワイヤ位置変位
量検出回路８へ接続されている。又、回路１６と
回路８との間は相互に接続されている。
次に、上述構成から成る本発明装置の動作を説
明する。
明する。
本発明における半導体集積回路（例えば、IC）
チツプに形成されたパツドとそのパツド近傍であ
つてパツケージ１０に形成されたリードとの間の
ワイヤリングは従来技法と同じである。これを要
約して説明すると次の通りである。
チツプに形成されたパツドとそのパツド近傍であ
つてパツケージ１０に形成されたリードとの間の
ワイヤリングは従来技法と同じである。これを要
約して説明すると次の通りである。
即ち、制御回路１の制御の下にあるXYステー
ジコントローラ４によりXYステージ９を制御し
てICをTVカメラ１１の視野内に移動する。次
に、制御回路１の制御により、照明灯２を点灯
し、TVカメラ１１で撮像して得られるビデオ映
像信号はTVカメラコントローラ１２を経て切換
え回路５へ至り、次いで制御回路１の制御の下に
切換えられた回路５を経てＡ／Ｄ変換回路１３へ
入る。そこから出力されるデイジタル映像信号は
一旦フレームメモリ６に記憶されて上記視野のパ
ターンを形成し、そのパターンがパツド認識回路
１５で所定のパツドを検出してそのアドレスをボ
ンデイングパツドアドレス演算回路７へ送つて
ICチツプＣ上にある他のすべてのボンデイング
パツドアドレスを算出する。これらのパツドアド
レスと予め判つているリードアドレスとを基にし
てワイヤリングされるべきパツドＰとリードＬと
の間にワイヤボンデイングを施工する（第２図参
照）。
ジコントローラ４によりXYステージ９を制御し
てICをTVカメラ１１の視野内に移動する。次
に、制御回路１の制御により、照明灯２を点灯
し、TVカメラ１１で撮像して得られるビデオ映
像信号はTVカメラコントローラ１２を経て切換
え回路５へ至り、次いで制御回路１の制御の下に
切換えられた回路５を経てＡ／Ｄ変換回路１３へ
入る。そこから出力されるデイジタル映像信号は
一旦フレームメモリ６に記憶されて上記視野のパ
ターンを形成し、そのパターンがパツド認識回路
１５で所定のパツドを検出してそのアドレスをボ
ンデイングパツドアドレス演算回路７へ送つて
ICチツプＣ上にある他のすべてのボンデイング
パツドアドレスを算出する。これらのパツドアド
レスと予め判つているリードアドレスとを基にし
てワイヤリングされるべきパツドＰとリードＬと
の間にワイヤボンデイングを施工する（第２図参
照）。
このような１本のワイヤリングの都度、制御回
路１の制御の下にワイヤｗの周囲から斜め照明し
うる照明灯３を点灯し（第２図参照）、そのワイ
ヤをTVカメラ１１で撮像する。その撮像例を第
３図に示す。ワイヤ全部が以下に述べる検査領域
パターン（以下、検査エリアという。）に入つて
いない場合には、入るように視野Ｆ１，Ｆ２を移
動する。第３図において、ＣはICチツプ、Ｐは
パツド、Ｌはリードである。
路１の制御の下にワイヤｗの周囲から斜め照明し
うる照明灯３を点灯し（第２図参照）、そのワイ
ヤをTVカメラ１１で撮像する。その撮像例を第
３図に示す。ワイヤ全部が以下に述べる検査領域
パターン（以下、検査エリアという。）に入つて
いない場合には、入るように視野Ｆ１，Ｆ２を移
動する。第３図において、ＣはICチツプ、Ｐは
パツド、Ｌはリードである。
このような処理と共に、ボンデイングパツドア
ドレス演算回路７で算出されたアドレスデータを
ワイヤ基本軌跡演算回路１６へ転送する。この演
算回路１６では、ワイヤｗの両端Ａ，Ｂ（第３図
参照）から検査エリアDAを設定する。各パツド
とこれに対応するリードのために設定される検査
エリアDAは隣り合う検査エリアとは重ならない
ようにする（第４図参照）。
ドレス演算回路７で算出されたアドレスデータを
ワイヤ基本軌跡演算回路１６へ転送する。この演
算回路１６では、ワイヤｗの両端Ａ，Ｂ（第３図
参照）から検査エリアDAを設定する。各パツド
とこれに対応するリードのために設定される検査
エリアDAは隣り合う検査エリアとは重ならない
ようにする（第４図参照）。
上述のような検査エリアのＡとＢとを結ぶワイ
ヤの基本軌跡の傾斜度から検査方向も又算出す
る。傾斜度は△ｙと△ｘとの比で算出する。
ヤの基本軌跡の傾斜度から検査方向も又算出す
る。傾斜度は△ｙと△ｘとの比で算出する。
この比がワイヤ位置変位量検出回路８へ転送さ
れる。
れる。
もし△ｘ≦△ｙならば、ＡとＢとを結ぶ直線上
の一点を起点としてｘ方向の正負２方向にフレー
ムメモリ６のデータを読み出し（第５図参照）リ
ード信号“１”を検出したら、 ｜xi−xi-1｜≦ａ …(1) なる演算を行う。但し、ａは予め決められる定数
である。式(1)の条件を満したならば、 （xi-1，yi-1）と（xi，yi）とは連続したワイヤ信
号であると判定する。式(1)の条件を満さないとき
は、更に読出しを進めていく。
の一点を起点としてｘ方向の正負２方向にフレー
ムメモリ６のデータを読み出し（第５図参照）リ
ード信号“１”を検出したら、 ｜xi−xi-1｜≦ａ …(1) なる演算を行う。但し、ａは予め決められる定数
である。式(1)の条件を満したならば、 （xi-1，yi-1）と（xi，yi）とは連続したワイヤ信
号であると判定する。式(1)の条件を満さないとき
は、更に読出しを進めていく。
こうして、アドレス点Ａを起点に、ABワイヤ
基本軌跡上から同様の検出即ちyi−yi-1＝１なる
関係を保ちつつ式(1)の条件が満されるか否かの判
定をアドレス点Ｂまで行い、各点毎に連続したワ
イヤ信号がその検査エリア内で得られるならば、
その検査エリアのワイヤには、断線、接触若しく
は他のワイヤとの接近はないと判定される（第５
図参照）。
基本軌跡上から同様の検出即ちyi−yi-1＝１なる
関係を保ちつつ式(1)の条件が満されるか否かの判
定をアドレス点Ｂまで行い、各点毎に連続したワ
イヤ信号がその検査エリア内で得られるならば、
その検査エリアのワイヤには、断線、接触若しく
は他のワイヤとの接近はないと判定される（第５
図参照）。
又、△ｘ＞△ｙならば、今度はフレームメモリ
の読み出しをｙ方向の正負２方向について行い
（第６図参照）、リード信号“１”を検出したら ｜yi−yi-1｜≦ａ …(2) なる演算を行う。この条件を満したならば、（xi，
yi）と（xi-1，yi-1）とは連続したワイヤ信号で
あると判定する。式(2)の条件を満さないときは、
更に読出しを進める。
の読み出しをｙ方向の正負２方向について行い
（第６図参照）、リード信号“１”を検出したら ｜yi−yi-1｜≦ａ …(2) なる演算を行う。この条件を満したならば、（xi，
yi）と（xi-1，yi-1）とは連続したワイヤ信号で
あると判定する。式(2)の条件を満さないときは、
更に読出しを進める。
このような処理は△ｘ≦△ｙの場合と同様に、
行われる。但し、この場合、xi−xi-1＝１とする。
行われる。但し、この場合、xi−xi-1＝１とする。
そして、アドレス点Ａからアドレス点Ｂまで、
連続したワイヤ信号がその検査エリア内で得られ
るならば、断線、接触若しくは他のワイヤとの接
近はないと判定される（第６図参照）。
連続したワイヤ信号がその検査エリア内で得られ
るならば、断線、接触若しくは他のワイヤとの接
近はないと判定される（第６図参照）。
上記実施例においては、照明灯３の照明方式も
ワイヤの映像信号が得られる限り、その方式には
制限はない。又、△ｘ≦△ｙなる場合の yi−yi-1＝１及び△ｘ＞△ｙなる場合の xi−yi-1＝１も１つの例示に過ぎない。
ワイヤの映像信号が得られる限り、その方式には
制限はない。又、△ｘ≦△ｙなる場合の yi−yi-1＝１及び△ｘ＞△ｙなる場合の xi−yi-1＝１も１つの例示に過ぎない。
(6) 発明の効果
以上述べたところから明らかなように、本発明
によれば、半導体集積回路チツプのパツドとパツ
ケージに形成されているリードとの間にワイヤボ
ンデイングされたワイヤの結線の良否を自動的に
検査しうる。
によれば、半導体集積回路チツプのパツドとパツ
ケージに形成されているリードとの間にワイヤボ
ンデイングされたワイヤの結線の良否を自動的に
検査しうる。
第１図は本発明の一実施例を示す図、第２図は
照明態様を図解する斜視図、第３図は撮像された
ワイヤを含む領域パターンの図、第４図は各検査
エリアを示す図、第５図及び第６図はワイヤの接
続の良否判定のための説明図である。 図中、１は制御回路、２，３は照明灯、４は
XYステージコントローラ、９はXYステージ、
１０はICチツプを実装したパツケージ、１１は
TVカメラ、１２はTVカメラコントローラ、５
は切換え回路、１４，１５はＡ／Ｄ変換回路、１
５はパツド認識回路、７はボンデイングパツドア
ドレス演算回路、１６はワイヤ基本軌跡演算回
路、８はワイヤ位置変位量検出回路である。
照明態様を図解する斜視図、第３図は撮像された
ワイヤを含む領域パターンの図、第４図は各検査
エリアを示す図、第５図及び第６図はワイヤの接
続の良否判定のための説明図である。 図中、１は制御回路、２，３は照明灯、４は
XYステージコントローラ、９はXYステージ、
１０はICチツプを実装したパツケージ、１１は
TVカメラ、１２はTVカメラコントローラ、５
は切換え回路、１４，１５はＡ／Ｄ変換回路、１
５はパツド認識回路、７はボンデイングパツドア
ドレス演算回路、１６はワイヤ基本軌跡演算回
路、８はワイヤ位置変位量検出回路である。
Claims (1)
- 【特許請求の範囲】 １ 半導体集積回路上のパツド電極と、外部電極
とを接続するボンデイングワイヤの第１の接続点
と第２の接続点とを含む検査領域パターンを、隣
接するワイヤの検査領域パターンと重ならないで
ワイヤ毎に取得する取得するパターン取得手段
と、 上記領域パターンを用いて上記両接続点のXY
座標値からワイヤの基本軌跡をワイヤ毎に決定す
るワイヤ基本軌跡演算回路と、 上記領域パターン内において被検査ワイヤの前
記基本軌跡から被検査ワイヤの位置を探索して各
探索毎に前回の被検査ワイヤ探索点と、今回の被
検査ワイヤ探索点との間の位置変化量が予め決め
られた値以下であるか否かを上記両接続点間に亘
つて検査するワイヤ位置検査回路とを備えたこと
を特徴とする自動ワイヤ検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228408A JPS59119843A (ja) | 1982-12-27 | 1982-12-27 | 自動ワイヤ検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228408A JPS59119843A (ja) | 1982-12-27 | 1982-12-27 | 自動ワイヤ検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59119843A JPS59119843A (ja) | 1984-07-11 |
| JPH0524667B2 true JPH0524667B2 (ja) | 1993-04-08 |
Family
ID=16875996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228408A Granted JPS59119843A (ja) | 1982-12-27 | 1982-12-27 | 自動ワイヤ検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119843A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2648974B2 (ja) * | 1990-02-05 | 1997-09-03 | 株式会社カイジョー | ワイヤリング検査可能なワイヤボンディング装置及びその方法並びにワイヤリング自動検査装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155743A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Inspection device for semiconductor bonding wire |
-
1982
- 1982-12-27 JP JP57228408A patent/JPS59119843A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155743A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Inspection device for semiconductor bonding wire |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59119843A (ja) | 1984-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7699209B2 (en) | Wire bonding apparatus, record medium storing bonding control program, and bonding method | |
| KR930005496B1 (ko) | 와이어본딩 검사장치 | |
| JP2851151B2 (ja) | ワイヤボンディング検査装置 | |
| JPH0524667B2 (ja) | ||
| JP3298753B2 (ja) | ワイヤ曲がり検査装置 | |
| JPH033941B2 (ja) | ||
| KR100231274B1 (ko) | 패턴 인식 장치 및 이를 이용한 그라운드 본딩 위치 인식 방법 | |
| JPH0576185B2 (ja) | ||
| KR100291780B1 (ko) | 본딩와이어 검사장치 및 그 검사방법 | |
| JPH04315905A (ja) | 物体検査装置 | |
| WO2023149605A1 (ko) | 와이어 본딩 방법 및 장치 | |
| JP3006437B2 (ja) | 電子部品観察装置及び電子部品観察方法 | |
| JPS63108736A (ja) | ウエハプロ−バ装置 | |
| JPH0134345Y2 (ja) | ||
| JPH0685016A (ja) | 半導体チップ検査装置 | |
| JPH01116405A (ja) | ワイヤボンド検査装置 | |
| JPH0461144A (ja) | 接合部の検査方法 | |
| JPS61193053A (ja) | 画像処理による検査の方法 | |
| JPH047448B2 (ja) | ||
| JPH10170224A (ja) | はんだ付け外観検査方法及びその装置 | |
| JPH0578176B2 (ja) | ||
| JPS6329206A (ja) | 認識方法 | |
| JP3016273B2 (ja) | ボンディング検査装置 | |
| JPH05335390A (ja) | ボンディングワイヤ検査装置 | |
| JPH0897241A (ja) | リードボンディング位置の検出順位決定方法、およびその装置 |