JPH0134345Y2 - - Google Patents

Description

【考案の詳細な説明】

本考案は半導体デバイス等のパターン位置の認
識装置に係り、とくにハイブリツド集積回路
（IC）上のICチツプパターンを高い鮮明度におい
て高精度の位置検出ができる認識装置に関するも
のである。 従来、ハイブリツドIC等ではたとえば基板上
にICチツプペレツトが積載され、そのパターン
に自動ワイヤボンデイング装置等によりワイヤボ
ンデイングが行なわれる。この場合のボンデイン
グパターンの位置検出はICチツプパターン内の
ボンデイング用パツドパターンの形状をテレビカ
メラ等の撮像素子で撮し、そのボンデイング用パ
ツドの位置を検出し、それからICパターン全体
の位置情報や回転情報を得ている。しかし、この
方式ではボンデイング用パツドを検出する際の鮮
明度すなわち、光学的Ｓ／Ｎが低く、撮像素子に
対するICチツプの位置が所定以上狂つていると
正常に検出できないし、またボンデイング用パツ
ド内に電気的試験の際の接触傷等があると検出ミ
スを起す等の欠点がある。 本考案の目的は被認識物体内のパターン位置を
鮮明にかつ高精度に検出できる認識装置を提供す
ることである。 前記目的を達成するため、本考案の認識装置

【表】

【表】 上表に示すように、このＢ光学系２でICチツ
プペレツト２０の位置を検出すると10μmの精度
でその位置が読み取れる。ICチツプペレツト２
０上のICチツプパターン２１等の位置ずれは±
20μm以内程度なので、ICチツプパターン２１上
のパツドパターンの位置を±30μm程度の精度で
予想することができる。 この予想値を用いて、Ａ光学系３で第２のパツ
ドパターン２３の位置合わせすると、視野0.256
mm□の内に第２のパツドパターン２３がおさまりそ
の上で分解能1μmで該当するボンデイングパツド
の位置を検出することができる。 このようにして検出された光学系２，３の出力
をモニタTV４，５に表示するとともに、前処理
回路６に入力して２値化し、この２値化信号をパ
ターン検出部７によりＢ光学系に対してはチツプ
位置の座標（Ｘ，Ｙ）、Ａ光学系に対してはパツ
ド位置の座標（ｘ，ｙ）をバス１０に出力する。
このパターン位置に対し、詳しくは後述するよう
に、セルフテイーチングアルゴリズムと位置検出
アルゴリズムを格納しているメモリ１３から読出
し、中央処理装置（CPU）１１のプログラム命
令により撮像部ドライバ８に与えられて各光学系
２，３を駆動する。また、これと関連してステー
ジ移動シーケンスアルゴリズムを格納するメモリ
１３から読出し、同様にCPU１１の命令により
XYステージコントローラ９を介してXYステー
ジ１の位置合わせを行なう。また、各種Ｉ／Ｏ１
２との間でも情報の授受が行なわれる。 第２図ａ〜ｃは第１図の装置における撮像部の
パターン位置の検出手順を示す流れ図と画面の説
明図である。 撮像部のパツドパターンの位置検出は、手動制
御の粗の位置合せを行なうセルフテイチング段階
と、自動制御の高精度の微調位置合せを行なう位
置検出段階に２大別される。まず、XYステージ
１上に、試料として同図ｂに示すICチツプペレ
ツト２０を積載し、Ｂ光学系２を用いてICチツ
プパターン２１を視野（Ｂ画面）におさめ、マー
カ２４をICチツプパターン２１の所望の位置付
近に手動操作で合せ、次にＡ光学系３を用いて所
望のICパツドパターン２３を視野（Ａ画面）に
おさめ、同図ｃに示すように、マーカ２４をIC
パツドパターン２３に合せる。このようにして両
光学系２，３の検出窓がセツトされ、これを明暗
で表示しておき、次の自動制御段階に移る。 ボンデイングすべき試料をセルフテイーチング
で用いた試料と置換えて設定することにより、Ｂ
光学系２で得られたＢ画面が同図ｄに、Ａ光学系
３で得られたＡ画面が同図ｅに示すようにずれが
ある場合には、第１図の自動制御回路が動作して
マーカ２４と所望のパツドパターン座標間のｘ，
ｙ制御量２５，２６により撮像部ドライバ８と
XYステージコントローラ９が駆動されて高精度
の位置検出が可能となる。この位置検出の後さら
にボンデイングパツドの高さの検出が行なわれ、
自動ボンデイング装置等を用いてボンデイングが
行なわれる。 第３図は本考案の実施例の構成を示す説明図で
あり、第１図のＢ光学系２により検出される映像
の光学的Ｓ／Ｎをとくに高めたものである。 すなわち、ICチツプペレツト２０を積載する
基板３０に粗表面材料を使用するとともに、Ｂ光
学系２の撮像素子への入射光に対し光学的高空間
周波数成分除去フイルタを挿入する。該フイルタ
については、光学技術ハンドブツク（朝倉書店
刊）にも発表されているように、映像中の粒状性
消去の目的で使われる低域フイルタや、同図に示
すように、映像のフーリエ変換面に絞り３１を挿
入して映像高周波成分を遮へいする。このような
構成により光学的なＳ／Ｎの良いICチツプペレ
ツト光信号が得られる。 第４図は第１図の装置に関連する他の構成を示
す説明図であり、第１図のパターン検出部７の検
出を効率的にしたものである。同図において、映
像信号を前処理回路６において２値化した後、２
次元シフトレジスタ４１に入力し、たとえば第２
図ｂに示すICパツドパターン２３の各エツジを
ｘ，ｙ走査によりパツドエツジ検出回路４２，４
３でアドレスを読取る。また、ICチツプパター
ン２１中のパツド配列の左端の最上部パツドと右
端の最下部パツドにつき上述のパツドパターンの
位置検出を行ない、この結果よりチツプ全体のパ
ツドの位置を算定するものであり、効率的なパツ
ドパターン検出ができる。 第５図ａ，ｂ〜第７図ａ，ｂは第１図のＢ光学
系２とＡ光学系３を同一の撮像装置を用いて時間
的にずらして表示するとか、電気的または光学的
手法で同時に２元表示を行なうことにより、第１
図と同じ効果をもたせるようにした本考案の実施
例を示したものである。 第５図ａは単一の撮像装置５０に自動ズームレ
ンズ５１を設け、たとえばレンズ系５４をギア機
構５２を介しモータ５３により動かし、同図ｂに
示すように第２図ｂ，ｃまたはｄ，ｅに相当する
画面を得ることができる。 第６図ａは単一の撮像装置６０として電気的に
倍率を高倍率と低倍率に変える構成を有し、同図
ｂに示すように、画面６１が高倍率映像、画面６
２低倍率映像を表示するようにしたものである。 第７図ａは単一の撮像装置７０として光学的に
倍率を異にする２系列のレンズ系７１，７２を設
け、同図ｂに示すように、画面７３を高倍率映
像、画面７４が低倍率映像を表示するようにした
ものである。 以上説明したように、本考案によれば、ハイブ
リツドIC等のICチツプパターンの形状を撮像す
る第１の光学系と、該チツプパターン内のパツド
パターンを撮像する第２の光学系とを同一撮像装
置に具え、さらに前述したように、ICチツプの
基板を粗面するとともに、第１光学系のフーリエ
変換面に絞りを設けることにより鮮明な影像を得
ることができるとともに、高精度のパツドパター
ンの位置検出が可能となる。このようにしてIC
チツプペレツト上の第１のパツドパターンとチツ
プパターン上の第２のパツドパターンとのボンデ
イング接続を高精度にかつ確実に行なうことがで
きる。

【図面の簡単な説明】

第１図は本考案の前提となる基本構成を示す装
置の説明図、第２図ａ〜ｅは第１図の装置の要部
の動作を示す流れ図と画面の説明図、第３図は本
考案の実施例の構成を示す説明図、第４図は第１
図の装置に関連する他の構成の説明図、第５図
ａ，ｂ〜第７図ａ，ｂは本考案のさらに他の実施
例の概略説明図であり、図中、１はXYステー
ジ、２，３は光学系、４，５はモニタTV、６は
前処理回路、７はパターン検出部、８は撮像部ド
ライバ、９はXYステージコントローラ、１０は
バス、１１はCPU、１３はメモリ、２０はICチ
ツプペレツト、２１はICチツプパターン、２２，
２３はICパツドパターン、２４はマーカ、３０
は基板、３１は絞り、４１は２次元シフトレジス
タ、４２，４３はパツドエツジ検出回路、５０，
６０，７０は撮像装置、５１は自動ズームレン
ズ、６１，６２，７３，７４は画面、７１，７２
はレンズ系を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 被認識物体の形状を撮像する第１の光学系と
   該物体内のパターンを前記第１の光学系の倍率
   より高い倍率で撮像する第２の光学系より成る
   撮像部と、該撮像部の出力を２値化するための
   前処理回路と、これらの２値化信号からパター
   ンの位置を検出するためのパターン検出部とを
   少なくとも具えた認識装置において、 前記被認識物体が基板面上に積載した半導体
   デバイスであり、かつ該基板に粗表面基板を用
   いるとともに、前記第１の光学系に光学的高空
   間周波数成分除去フイルタを挿入したことを特
   徴とする認識装置。 (2) 前記第１の光学系と第２の光学系を同一の撮
   像装置を用い、光学系の倍率を変えて撮像する
   ことを特徴とする実用新案登録請求の範囲第１
   項記載の認識装置。