JPH05233385A - マイクロプロセッサユニット - Google Patents
マイクロプロセッサユニットInfo
- Publication number
- JPH05233385A JPH05233385A JP4069631A JP6963192A JPH05233385A JP H05233385 A JPH05233385 A JP H05233385A JP 4069631 A JP4069631 A JP 4069631A JP 6963192 A JP6963192 A JP 6963192A JP H05233385 A JPH05233385 A JP H05233385A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- event
- address
- mpu
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ＭＰＵ全体の処理能力を落とすことなく、Ｍ
ＰＵのハードウエアとプログラムの処理能力を測定す
る。 【構成】 ＭＰＵはタイマ回路６，検出回路７，カウン
タ回路８，レジスタ回路９を備える。検出回路７はＭＰ
Ｕの内部状態を監視し、一定時間内におけるステータス
＝停止状態の事象の発生を検出する。タイマ回路６は設
定値になった時点で信号を発生する。カウンタ回路８は
事象発生検出ごとにカウントする。レジスタ回路９はタ
イマ回路６からの信号発生ごとにカウンタ回路８のカウ
ント値をセーブする。ＭＰＵは命令によってレジスタ回
路９にセーブした値を読み出せる。
ＰＵのハードウエアとプログラムの処理能力を測定す
る。 【構成】 ＭＰＵはタイマ回路６，検出回路７，カウン
タ回路８，レジスタ回路９を備える。検出回路７はＭＰ
Ｕの内部状態を監視し、一定時間内におけるステータス
＝停止状態の事象の発生を検出する。タイマ回路６は設
定値になった時点で信号を発生する。カウンタ回路８は
事象発生検出ごとにカウントする。レジスタ回路９はタ
イマ回路６からの信号発生ごとにカウンタ回路８のカウ
ント値をセーブする。ＭＰＵは命令によってレジスタ回
路９にセーブした値を読み出せる。
Description
【０００１】
【産業上の利用分野】本発明は、リアルタイム処理等の
処理能力が問題になる分野において使用するマイクロプ
ロセッサユニットに関する。
処理能力が問題になる分野において使用するマイクロプ
ロセッサユニットに関する。
【０００２】
【従来の技術】従来のマイクロプロセッサユニット（Ｍ
ＰＵ）は、ＭＰＵ外部とのインタフェースのために、内
部状態を示す各種信号（アドレス、データ、ステータ
等）を外部に出力する機能を有している。これらの各種
信号を一定周期ごとに計数して、ハードウエアの処理能
力を測定する機能を伴わないのが一般的であり、また、
ＭＰＵの信号は通常数十〜数百信号ある。このため、処
理能力の測定のために専用装置を必要としている。ま
た、走行するプログラムと合わせて処理能力を測定する
ものとして、アドレストラップ割り込みを設けたＭＰＵ
があり、あるルーチンを通過したときに、これらの割り
込みにより処理能力測定ルーチンを起動する手法を取り
入れている。
ＰＵ）は、ＭＰＵ外部とのインタフェースのために、内
部状態を示す各種信号（アドレス、データ、ステータ
等）を外部に出力する機能を有している。これらの各種
信号を一定周期ごとに計数して、ハードウエアの処理能
力を測定する機能を伴わないのが一般的であり、また、
ＭＰＵの信号は通常数十〜数百信号ある。このため、処
理能力の測定のために専用装置を必要としている。ま
た、走行するプログラムと合わせて処理能力を測定する
ものとして、アドレストラップ割り込みを設けたＭＰＵ
があり、あるルーチンを通過したときに、これらの割り
込みにより処理能力測定ルーチンを起動する手法を取り
入れている。
【０００３】
【発明が解決しようとする課題】しかしながら、測定対
象ルーチン通過ごとの割り込みによる処理能力測定ルー
チン起動の手法では、場合によって処理能力測定のため
に全体の能力をおとしかねない問題がある。本発明は、
上記問題点にかんがみなされたもので、ＭＰＵのハード
ウエアとプログラムの処理能力を測定でき、かつ全体の
処理能力を落とすことのないマイクロプロセッサユニッ
トの提供を目的とする。
象ルーチン通過ごとの割り込みによる処理能力測定ルー
チン起動の手法では、場合によって処理能力測定のため
に全体の能力をおとしかねない問題がある。本発明は、
上記問題点にかんがみなされたもので、ＭＰＵのハード
ウエアとプログラムの処理能力を測定でき、かつ全体の
処理能力を落とすことのないマイクロプロセッサユニッ
トの提供を目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる本発明は、マイクロプロセッサユ
ニットの内部状態を監視し、予め設定した事象の発生を
検出する検出回路と、設定値になった時点で信号を発生
するタイマ回路と、上記検出回路の事象発生検出ごとに
カウントするカウンタ回路と、上記タイマ回路からの信
号発生ごとに上記カウンタ回路のカウント値をセーブす
るレジスタ回路とを備え、命令によって上記レジスタ回
路にセーブした値を読み出せるようにした構成としてあ
る。また、請求項２にかかる本発明は、上記検出回路の
検出する事象を、一定時間内におけるステータス＝停止
状態の事象とした構成としてある。また、請求項３にか
かる本発明は、上記検出回路の検出する事象を、（アド
レス＝Ａ番地，ステータス＝フェッチ）から（アドレス
＝Ｂ番地，ステータス＝フェッチ）までの間のクロック
極性＝１の事象とした構成としてある。
め、請求項１にかかる本発明は、マイクロプロセッサユ
ニットの内部状態を監視し、予め設定した事象の発生を
検出する検出回路と、設定値になった時点で信号を発生
するタイマ回路と、上記検出回路の事象発生検出ごとに
カウントするカウンタ回路と、上記タイマ回路からの信
号発生ごとに上記カウンタ回路のカウント値をセーブす
るレジスタ回路とを備え、命令によって上記レジスタ回
路にセーブした値を読み出せるようにした構成としてあ
る。また、請求項２にかかる本発明は、上記検出回路の
検出する事象を、一定時間内におけるステータス＝停止
状態の事象とした構成としてある。また、請求項３にか
かる本発明は、上記検出回路の検出する事象を、（アド
レス＝Ａ番地，ステータス＝フェッチ）から（アドレス
＝Ｂ番地，ステータス＝フェッチ）までの間のクロック
極性＝１の事象とした構成としてある。
【０００５】
【作用】上記のように構成した請求項１にかかる本発明
においては、検出回路が事象を検出し、その検出ごとに
カウンタ回路がカウントする。レジスタ回路がこのカウ
ントの値をセーブする。このレジスタの値を読み出し
て、処理能力の測定を行う。また、請求項２にかかる本
発明においては、一定時間内におけるステータス＝停止
状態の事象を検出する。一定周期内のＨＡＬＴ発生回数
がレジスタ回路にセーブされる。また、請求項３にかか
る本発明においては、（アドレス＝Ａ番地，ステータス
＝フェッチ）から（アドレス＝Ｂ番地，ステータス＝フ
ェッチ）までの間のクロック極性＝１の事象を検出す
る。一定周期内のＡ番地からＢ番地までのプログラム走
行中のクロック数がレジスタ回路にセーブされる。
においては、検出回路が事象を検出し、その検出ごとに
カウンタ回路がカウントする。レジスタ回路がこのカウ
ントの値をセーブする。このレジスタの値を読み出し
て、処理能力の測定を行う。また、請求項２にかかる本
発明においては、一定時間内におけるステータス＝停止
状態の事象を検出する。一定周期内のＨＡＬＴ発生回数
がレジスタ回路にセーブされる。また、請求項３にかか
る本発明においては、（アドレス＝Ａ番地，ステータス
＝フェッチ）から（アドレス＝Ｂ番地，ステータス＝フ
ェッチ）までの間のクロック極性＝１の事象を検出す
る。一定周期内のＡ番地からＢ番地までのプログラム走
行中のクロック数がレジスタ回路にセーブされる。
【０００６】
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。図１は、本実施例のＭＰＵの構成図である。こ
のＭＰＵは、アドレスバスインタフェース回路１，デー
タバスインタフェース回路２，ＭＰＵ制御回路３，ＡＬ
Ｕ（演算回路）４，命令デコーダ５，タイマ回路６，検
出回路７，カウンタ回路８，レジスタ回路９及びこれら
の内部バス１０とで構成される。
明する。図１は、本実施例のＭＰＵの構成図である。こ
のＭＰＵは、アドレスバスインタフェース回路１，デー
タバスインタフェース回路２，ＭＰＵ制御回路３，ＡＬ
Ｕ（演算回路）４，命令デコーダ５，タイマ回路６，検
出回路７，カウンタ回路８，レジスタ回路９及びこれら
の内部バス１０とで構成される。
【０００７】アドレスバスインタフェース回路１から命
令デコーダ５までは、ＭＰＵの一般的構成であり、ＭＰ
Ｕ制御回路３の制御によってアドレスバスインタフェー
ス１から外部へアドレスを出力する。同時に、制御バス
３１へステータス等のアクセス要求信号を出力し、デー
タバスインタフェース２を介して命令をフェッチする。
そして、フェッチされた命令は命令デコーダ５で解釈さ
れ、ＡＬＵ４で実行され、実行結果は再度アドレスバス
１１、データバス２１、制御バス３１により外部へ出力
される。
令デコーダ５までは、ＭＰＵの一般的構成であり、ＭＰ
Ｕ制御回路３の制御によってアドレスバスインタフェー
ス１から外部へアドレスを出力する。同時に、制御バス
３１へステータス等のアクセス要求信号を出力し、デー
タバスインタフェース２を介して命令をフェッチする。
そして、フェッチされた命令は命令デコーダ５で解釈さ
れ、ＡＬＵ４で実行され、実行結果は再度アドレスバス
１１、データバス２１、制御バス３１により外部へ出力
される。
【０００８】本発明の特徴部分であるタイマ回路６は、
供給されるクロック６１をカウントして設定した一定周
期で信号を発生し、検出回路７は予め設定した各種事象
の発生を検出し、カウンタ回路８はこの事象発生ごとに
それぞれカウントする。そして、レジスタ回路９は、タ
イマ回路６からの信号発生ごとに各種事象のカウント値
をセーブする。
供給されるクロック６１をカウントして設定した一定周
期で信号を発生し、検出回路７は予め設定した各種事象
の発生を検出し、カウンタ回路８はこの事象発生ごとに
それぞれカウントする。そして、レジスタ回路９は、タ
イマ回路６からの信号発生ごとに各種事象のカウント値
をセーブする。
【０００９】次に、ハードウエア処理能力測定の例とし
て、一定時間内にＭＰＵがＨＡＬＴ（停止）する回数を
測定する場合に、以下のように動作する。まず、プログ
ラムにより検出回路７に「ステータス＝ＨＡＬＴ状態」
の事象を設定して周期をタイマ回路６に設定する。そし
て、プログラムを実行させる。プログラム走行中にＨＡ
ＬＴ状態が発生して、制御バス３１内のステータスがＨ
ＡＬＴになると、検出回路７が事象を検出し、カウンタ
回路８が歩進する。そして、先に設定した周期を経過し
た時点でタイマ回路６が信号を出力すると、この時点ま
でに歩進したカウンタ値がレジスタ回路９にセーブされ
る。カウンタ回路８はセーブ完了後クリアされる。プロ
グラム内において、該当レジスタの値を読み出すこと
で、一定周期内のＨＡＬＴ発生回数を知ることができ
る。
て、一定時間内にＭＰＵがＨＡＬＴ（停止）する回数を
測定する場合に、以下のように動作する。まず、プログ
ラムにより検出回路７に「ステータス＝ＨＡＬＴ状態」
の事象を設定して周期をタイマ回路６に設定する。そし
て、プログラムを実行させる。プログラム走行中にＨＡ
ＬＴ状態が発生して、制御バス３１内のステータスがＨ
ＡＬＴになると、検出回路７が事象を検出し、カウンタ
回路８が歩進する。そして、先に設定した周期を経過し
た時点でタイマ回路６が信号を出力すると、この時点ま
でに歩進したカウンタ値がレジスタ回路９にセーブされ
る。カウンタ回路８はセーブ完了後クリアされる。プロ
グラム内において、該当レジスタの値を読み出すこと
で、一定周期内のＨＡＬＴ発生回数を知ることができ
る。
【００１０】そして次に、プログラムと合わせた処理能
力測定の例として、一定時間内にＭＰＵが外部メモリの
Ａ番地からＢ番地までに書かれているプログラムを走行
している時間の合計を測定する例を、以下に動作させ
る。まず、プログラムにより検出回路７に「（アドレス
＝Ａ番地，ステータス＝フェッチ）から（アドレス＝Ｂ
番地，ステータス＝フェッチ）までの間のクロック極性
＝１」といった事象を設定し、周期をタイマ回路６に設
定する。そして、プログラムを実行させる。プログラム
走行中に上記事象が発生すると、検出回路７が事象を検
出し、該当のカウンタ回路８を歩進させる。先に設定し
た周期を経過した時点でタイマ回路６が信号を出力する
と、この時点までに歩進したカウンタ値がレジスタ回路
９にセーブされる。カウンタ回路８はセーブ完了後にク
リアされる。プログラム内において、該当レジスタの値
を読み出すことで、一定周期内のＡ番地からＢ番地まで
のプログラム走行中のクロック数を知ることができるの
で、ＭＰＵの動作クロック周期から走行時間が計算でき
る。
力測定の例として、一定時間内にＭＰＵが外部メモリの
Ａ番地からＢ番地までに書かれているプログラムを走行
している時間の合計を測定する例を、以下に動作させ
る。まず、プログラムにより検出回路７に「（アドレス
＝Ａ番地，ステータス＝フェッチ）から（アドレス＝Ｂ
番地，ステータス＝フェッチ）までの間のクロック極性
＝１」といった事象を設定し、周期をタイマ回路６に設
定する。そして、プログラムを実行させる。プログラム
走行中に上記事象が発生すると、検出回路７が事象を検
出し、該当のカウンタ回路８を歩進させる。先に設定し
た周期を経過した時点でタイマ回路６が信号を出力する
と、この時点までに歩進したカウンタ値がレジスタ回路
９にセーブされる。カウンタ回路８はセーブ完了後にク
リアされる。プログラム内において、該当レジスタの値
を読み出すことで、一定周期内のＡ番地からＢ番地まで
のプログラム走行中のクロック数を知ることができるの
で、ＭＰＵの動作クロック周期から走行時間が計算でき
る。
【００１１】上述したいずれの場合も、事象発生時点に
おいて、ＭＰＵの動作に割り込み等の介入が発生しな
い。しかも、処理能力測定のために必要な処理ルーチン
は、設定のルーチンと読みだし処理ルーチンのみである
ため、処理能力測定のために全体の処理能力を落とす問
題もない。
おいて、ＭＰＵの動作に割り込み等の介入が発生しな
い。しかも、処理能力測定のために必要な処理ルーチン
は、設定のルーチンと読みだし処理ルーチンのみである
ため、処理能力測定のために全体の処理能力を落とす問
題もない。
【００１２】
【発明の効果】以上のように本発明によると、ＭＰＵ内
において各種事象を検出回路で検出し、タイマ回路，カ
ウンタ回路によってカウントしてレジスタ回路にセーブ
するようにしたので、簡単なプログラム設定によって、
ＭＰＵのハードウエアとプログラムの処理能力を測定す
ることができる。この際、ＭＰＵ全体の処理能力を低下
させることはない。
において各種事象を検出回路で検出し、タイマ回路，カ
ウンタ回路によってカウントしてレジスタ回路にセーブ
するようにしたので、簡単なプログラム設定によって、
ＭＰＵのハードウエアとプログラムの処理能力を測定す
ることができる。この際、ＭＰＵ全体の処理能力を低下
させることはない。
【図１】本実施例のＭＰＵの構成図を示す。
６ タイマ回路 ７ 検出回路 ８ カウンタ回路 ９ レジスタ回路
Claims (3)
- 【請求項１】 マイクロプロセッサユニットの内部状態
を監視し、予め設定した事象の発生を検出する検出回路
と、 設定値になった時点で信号を発生するタイマ回路と、 上記検出回路の事象発生検出ごとにカウントするカウン
タ回路と、 上記タイマ回路からの信号発生ごとに上記カウンタ回路
のカウント値をセーブするレジスタ回路とを備え、 命令によって上記レジスタ回路にセーブした値を読み出
せるようにしたことを特徴とするマイクロプロセッサユ
ニット。 - 【請求項２】 上記検出回路の検出する事象を、 一定時間内におけるステータス＝停止状態の事象とした
ことを特徴とする請求項１に記載したマイクロプロセッ
サユニット。 - 【請求項３】 上記検出回路の検出する事象を、 （アドレス＝Ａ番地，ステータス＝フェッチ）から（ア
ドレス＝Ｂ番地，ステータス＝フェッチ）までの間のク
ロック極性＝１の事象としたことを特徴とする請求項１
に記載したマイクロプロセッサユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4069631A JPH05233385A (ja) | 1992-02-19 | 1992-02-19 | マイクロプロセッサユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4069631A JPH05233385A (ja) | 1992-02-19 | 1992-02-19 | マイクロプロセッサユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233385A true JPH05233385A (ja) | 1993-09-10 |
Family
ID=13408404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4069631A Pending JPH05233385A (ja) | 1992-02-19 | 1992-02-19 | マイクロプロセッサユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233385A (ja) |
-
1992
- 1992-02-19 JP JP4069631A patent/JPH05233385A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4072852A (en) | Digital computer monitoring and restart circuit | |
| US20060005083A1 (en) | Performance count tracing | |
| JPH11202984A (ja) | 消費電力解析方法及び装置 | |
| JPH05233385A (ja) | マイクロプロセッサユニット | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH02259845A (ja) | プロセッサ | |
| JPH0510995A (ja) | パルス幅測定装置 | |
| JPH08292901A (ja) | ウォッチドッグタイマ及びこれを用いたコンピュータシステム | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JP2731386B2 (ja) | 制御装置 | |
| KR20000002916A (ko) | 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법 | |
| JPS5845054B2 (ja) | ウォッチドッグ・タイマの異常救済方式 | |
| JPH0520129A (ja) | マイクロプロセツサ監視方式 | |
| JPS5937880Y2 (ja) | 異常監視装置 | |
| JP2775830B2 (ja) | 命令頻度測定方式 | |
| JP2557785Y2 (ja) | シングルチップマイクロコンピュータ | |
| JPS6284315A (ja) | フアン停止検出方法 | |
| JPH06195245A (ja) | 監視タイマ装置 | |
| JPS61267144A (ja) | プログラム異常検出方式 | |
| JPS63241622A (ja) | デ−タ処理装置 | |
| JPH02150942A (ja) | バス異常検出回路 | |
| JPS63188244A (ja) | 命令の出現頻度測定方式 | |
| JPS6375944A (ja) | 情報処理装置 | |
| JPS5935250A (ja) | プログラム制御装置 |