JPH05233138A - 座標入力装置の割り込み信号生成回路 - Google Patents

Abstract

(57)【要約】 【目的】 座標入力装置が連続的に移動量信号を出力す
る場合でも、電子計算機のＣＰＵが座標入力処理以外の
処理も行えるようにする。 【構成】 座標入力装置Ａがｘ方向移動量信号ａあるい
はｙ方向移動量信号ｂを出力すると、カウンタＣ，Ｄは
それぞれ信号ａ，ｂをカウントし、カウント値を表す信
号ａ’，ｂ’を出力する。その結果、論理和回路Ｇの出
力信号はハイレベルとなり、従ってタイマＥがハイレベ
ルのタイマ信号ｄを出力したとき、論理積回路Ｈの出力
信号はハイレベルとなる。このハイレベルの出力信号は
割り込み信号ｅとして論理和回路Ｉより出力される。す
なわち割り込み信号ｅは一定周期のタイマ信号ｄのタイ
ミングで出力される。ただし、座標入力装置Ａがボタン
押下信号ｃを出力したときは、その信号は論理和回路Ｉ
より割り込み信号ｅとして出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子計算機に座標値を
入力する装置に関し、特に座標入力のための割り込み信
号を生成する回路に関するものである。

【０００２】

【従来の技術】従来は、図３に示すような構成で割り込
み信号を生成し、座標入力を行っていた。すなわち、座
標入力装置Ｐは、そのｘ軸方向の移動量を表すｘ方向移
動量信号ｔと、装置Ｐのｙ軸方向の移動量を表すｙ方向
移動量信号ｕと、装置Ｐに設けられた所定のボタンが押
されたことを示すボタン押下信号ｖとを、電子計算機Ｑ
の入力ポートＳに出力する。割り込み信号生成回路であ
る論理和回路Ｒは、上記信号ｔ，ｕ，ｖを入力とし、割
り込み信号ｗを電子計算機Ｑに出力する。従って、座標
入力装置Ｐが移動量信号ｔまたはｕを出力したとき、あ
るいはボタン押下信号ｖを出力したとき、割り込み信号
ｗが電子計算機Ｑに出力され、電子計算機Ｑは、移動量
信号ｔ，ｕおよびボタン押下信号ｖを入力ポートＳより
読み込む。

【０００３】

【発明が解決しようとする課題】しかし、このような構
成では、座標入力装置Ｐが連続的に移動量信号ｔ，ｕを
出力した場合、電子計算機Ｑには連続的に割り込み信号
ｗが供給される。従って、その場合には電子計算機Ｑの
ＣＰＵは座標入力に関連した処理のみを行なってしま
い、座標入力とは別の処理が並列に行われているシステ
ムでは、座標入力以外の処理に充分な時間が割り当てら
れないことになる。

【０００４】本発明の目的は、このような問題を解決
し、座標入力装置が連続的に移動量信号を出力する場合
でも、電子計算機のＣＰＵが座標入力処理以外の処理も
行えるようにする座標入力装置の割り込み信号生成回路
を提供することにある。

【０００５】

【課題を解決するための手段】本発明の座標入力装置の
割り込み信号生成回路は、電子計算機に座標値を入力す
るための割り込み信号を生成する回路において、一定の
時間ごとに所定の信号を出力するタイマと、座標入力装
置よりｘ軸方向の移動量を示す信号をクロック信号とし
て受け取り、カウント値を表す信号を電子計算機に出力
する第１のカウンタと、前記座標入力装置よりｙ軸方向
の移動量を示す信号をクロック信号として受け取り、カ
ウント値を表す信号を前記電子計算機に出力する第２の
カウンタと、前記第１および／または第２のカウンタの
カウント値が０ではなくかつ前記タイマが前記所定の信
号を出力したとき、あるいは前記座標入力装置がボタン
押下信号を出力したとき、割り込み信号を前記電子計算
機に出力する論理回路とを備え、前記第１および第２の
カウンタは、前記論理回路が前記割り込み信号を出力し
たとき、リセットされることを特徴とする。

【０００６】

【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明による座標入力装置の割り込み
信号生成回路の一例を示す。この回路は、クロックｆを
入力とし、一定の時間ごとにタイマ信号ｄを出力するタ
イマＥと、座標入力装置Ａよりｘ軸方向の移動量を示す
信号ａをクロック信号として受け取り、カウント値を表
す信号を、ｘ方向カウント値信号ａ’として電子計算機
Ｂに出力するカウンタＣと、座標入力装置Ａよりｙ軸方
向の移動量を示す信号ｂをクロック信号として受け取
り、カウント値を表す信号を、ｙ方向カウント値信号
ｂ’として電子計算機Ｂに出力するカウンタＤと、カウ
ンタＣ，Ｄのカウント値が共には０ではなくかつタイマ
Ｅがタイマ信号ｄを出力したとき、あるいは座標入力装
置Ａがボタン押下信号ｃを出力したとき、割り込み信号
ｅを電子計算機Ｂに出力する論理回路とを備えている。

【０００７】この論理回路は具体的には、カウンタＣ，
Ｄからのカウント値信号ａ’，ｂ’を入力とする論理和
回路Ｇと、タイマＥからのタイマ信号ｄ、および論理和
回路Ｇの出力信号を入力とする論理積回路Ｈと、この論
理積回路Ｈの出力信号、および座標入力装置Ａからのボ
タン押下信号ｃを入力とし、割り込み信号ｅを出力する
論理和回路Ｉとにより構成されている。

【０００８】この割り込み信号発生回路はさらにレジス
タＦを備え、レジスタＦのデータ入力端子ＦＤには、論
理和回路Ｉが出力する割り込み信号ｅが入力され、レジ
スタＦの出力端子はカウンタＣ，Ｄのリセット信号入力
端子Ｒに接続されている。

【０００９】次に、図２のタイミングチャートを参照し
て動作を説明する。図２のｎ周期では、座標入力装置Ａ
はｘ方向移動量信号ａを３回出力し、カウンタＣはそれ
らをカウントして、３を表すｘ方向カウント値信号ａ’
を出力する。その結果、論理和回路Ｇの出力信号はハイ
レベルとなり、従ってタイマＥがハイレベルのタイマ信
号ｅを出力したとき、論理積回路Ｈの出力信号はハイレ
ベルとなる。このハイレベルの出力信号は割り込み信号
ｅとして論理和回路Ｉより出力される。

【００１０】そして、電子計算機Ｂは割り込み信号ｅを
受け取ると、入力ポートＪにそのとき入力されているｘ
方向カウント値信号ａ’、ｙ方向カウント値信号ｂ’，
ならびにボタン押下信号ｃを読み込む。

【００１１】割り込み信号ｅはレジスタＦにも入力さ
れ、レジスタＦは割り込み信号ｅをクロックｆのタイミ
ングで取り込む。その結果、レジスタＦの出力信号はハ
イレベルとなり、カウンタＣ，Ｄはリセットされる。

【００１２】次のｎ＋１周期では、座標入力装置Ａはｘ
方向移動量信号ａを２回と、ｙ方向移動量信号ｂを４回
出力し、従って、カウンタＣ，Ｄはそれぞれカウント値
として２および４を表すｘ方向カウント値信号ａ’およ
びｙ方向カウント値信号ｂ’を出力する。その結果、ｎ
周期の場合と同様にして論理和回路Ｉから割り込み信号
ｅが出力され、電子計算機Ｂはそのときｘ方向カウント
値信号ａ’、ｙ方向カウント値信号ｂ’，ならびにボタ
ン押下信号ｃを入力ポートＪより読み込む。また、レジ
スタＦはハイレベルの信号を出力するのでカウンタＣ，
Ｄはリセットされる。

【００１３】続くｎ＋２周期では、座標入力装置Ａは移
動量信号ａ，ｂは出力しないが、ボタンの操作に従って
ボタン押下信号ｃを２回出力する。従って、論理和回路
Ｉからは２回割り込み信号が出力され、そのつど電子計
算機Ｂはｘ方向カウント値信号ａ’、ｙ方向カウント値
信号ｂ’，ならびにボタン押下信号ｃを入力ポートＪよ
り読み込む。

【００１４】一方、ｎ＋３周期では、座標入力装置Ａは
移動量信号ａ，ｂおよびボタン押下信号ｃを出力しない
ので、論理和回路Ｉからは割り込み信号は出力されな
い。

【００１５】このように本実施例の割り込み信号生成回
路では、座標入力装置が連続的に移動量を表す信号を出
力しても、タイマが所定の信号を出力したとき、あるい
は座標入力装置がボタン押下信号を出力したときしか、
論理回路は割り込み信号を出力しないので、電子計算機
のＣＰＵが座標入力に関連した処理に係りきりになり、
他の処理が実行されないといったことがなくなる。な
お、座標入力装置Ａが出力する移動量信号ａ，ｂは上述
のようにカウンタＣ，Ｄによってカウントされるので、
タイマ信号ｄの間の期間に出力される移動量の情報が失
われることはなく、カウント値として各カウンタに保持
される。

【００１６】

【発明の効果】以上説明したように本発明は電子計算機
に座標値を入力するための割り込み信号を生成する回路
において、一定の時間ごとに所定の信号を出力するタイ
マと、座標入力装置よりｘ軸方向の移動量を示す信号を
クロック信号として受け取り、カウント値を表す信号を
電子計算機に出力する第１のカウンタと、座標入力装置
よりｙ軸方向の移動量を示す信号をクロック信号として
受け取り、カウント値を表す信号を電子計算機に出力す
る第２のカウンタと、第１および（あるいは）第２のカ
ウンタのカウント値が０ではなくかつタイマが所定の信
号を出力したとき、あるいは座標入力装置がボタン押下
信号を出力したとき、割り込み信号を電子計算機に出力
する論理回路とを備え、第１および第２のカウンタは、
論理回路が割り込み信号を出力したとき、リセットされ
ることを特徴とする。

【００１７】従って、本発明の割り込み信号生成回路で
は、座標入力装置が連続的に移動量を表す信号を出力し
ても、タイマが所定の信号を出力したとき、あるいは座
標入力装置がボタン押下信号を出力したときしか、論理
回路は割り込み信号を出力しないので、電子計算機のＣ
ＰＵが座標入力に関連した処理に係りきりになり、他の
処理が実行されないといったことがなくなる。

【図面の簡単な説明】

【図１】本発明による座標入力装置の割り込み信号生成
回路の一例を示す回路図である。

【図２】図１の割り込み信号生成回路の動作を説明する
ためのタイミングチャートである。

【図３】従来の座標入力装置の割り込み信号生成回路の
一例を示す回路図である。

【符号の説明】

Ａ 座標入力装置 Ｂ 電子計算機 Ｃ，Ｄ カウンタ Ｅ タイマ Ｆ レジスタ Ｇ，Ｉ 論理和回路 Ｈ 論理積回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】電子計算機に座標値を入力するための割り
   込み信号を生成する回路において、 一定の時間ごとに所定の信号を出力するタイマと、 座標入力装置よりｘ軸方向の移動量を示す信号をクロッ
   ク信号として受け取り、カウント値を表す信号を電子計
   算機に出力する第１のカウンタと、 前記座標入力装置よりｙ軸方向の移動量を示す信号をク
   ロック信号として受け取り、カウント値を表す信号を前
   記電子計算機に出力する第２のカウンタと、 前記第１および／または第２のカウンタのカウント値が
   ０ではなくかつ前記タイマが前記所定の信号を出力した
   とき、あるいは前記座標入力装置がボタン押下信号を出
   力したとき、割り込み信号を前記電子計算機に出力する
   論理回路とを備え、 前記第１および第２のカウンタは、前記論理回路が前記
   割り込み信号を出力したとき、リセットされることを特
   徴とする座標入力装置の割り込み信号発生装置。
2. 【請求項２】前記論理回路は、 前記第１および第２のカウンタの出力信号を入力とする
   論理和回路と、 前記タイマからの前記所定の信号、および前記論理和回
   路の出力信号を入力とする論理積回路と、 この論理積回路の出力信号、および前記座標入力装置か
   らの前記ボタン押下信号を入力とする論理和回路とを備
   えていることを特徴とする請求項１に記載の座標入力装
   置の割り込み信号生成回路。