JP3037242B2 - パイプライン処理回路 - Google Patents
パイプライン処理回路Info
- Publication number
- JP3037242B2 JP3037242B2 JP9330168A JP33016897A JP3037242B2 JP 3037242 B2 JP3037242 B2 JP 3037242B2 JP 9330168 A JP9330168 A JP 9330168A JP 33016897 A JP33016897 A JP 33016897A JP 3037242 B2 JP3037242 B2 JP 3037242B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- matrix
- pipeline processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、パイプライン処
理回路に関し、特にデータの整合性を保つことのできる
パイプライン処理回路に関する。
理回路に関し、特にデータの整合性を保つことのできる
パイプライン処理回路に関する。
【０００２】
【従来の技術】コンピュータでは、高速処理と優れたグ
ラフィック表示能力が要求され、中でも２Ｄや３Ｄのグ
ラフィックの高速表示が要求される。この２Ｄや３Ｄの
グラフィックデータの処理の高速化を図る方式の１つと
してパイプラインを用いた処理方式がある。このような
パイプライン処理方式を用いた例が、特開平５−３４２
０９５号公報、特開平６−５２２９６号公報、特開平６
−１６２２１５号公報等に記載されている。
ラフィック表示能力が要求され、中でも２Ｄや３Ｄのグ
ラフィックの高速表示が要求される。この２Ｄや３Ｄの
グラフィックデータの処理の高速化を図る方式の１つと
してパイプラインを用いた処理方式がある。このような
パイプライン処理方式を用いた例が、特開平５−３４２
０９５号公報、特開平６−５２２９６号公報、特開平６
−１６２２１５号公報等に記載されている。
【０００３】
【発明が解決しようとする課題】上述したパイプライン
処理方式では、２Ｄや３Ｄのグラフィックデータをパイ
プラインで処理しようとすると、フレームメモリから取
ってきてパイプラインで処理中のデータをフレームメモ
リに書き戻す前に、同一座標のデータをフレームメモリ
から取ってこようとする場合があり、データの整合性が
保てなくなるという問題があった。
処理方式では、２Ｄや３Ｄのグラフィックデータをパイ
プラインで処理しようとすると、フレームメモリから取
ってきてパイプラインで処理中のデータをフレームメモ
リに書き戻す前に、同一座標のデータをフレームメモリ
から取ってこようとする場合があり、データの整合性が
保てなくなるという問題があった。
【０００４】この発明の目的は、以上の問題点を解決
し、データの整合性を保つことのできるパイプライン処
理回路を提供することにある。
し、データの整合性を保つことのできるパイプライン処
理回路を提供することにある。
【０００５】
【課題を解決するための手段】この発明は、処理したい
データと同じ座標のデータが現在処理中かを判定するた
めにデータ座標を出力し、動作を停止する信号を入力す
ることによって新しいデータの処理を停止するパイプラ
イン処理部と、パイプライン処理部から入力されたデー
タ座標が、現在パイプラインで処理中であると判定され
ると、パイプライン処理部へ動作を停止する信号を出力
するチェック部とを備えるパイプライン処理回路であっ
て、前記チェック部は、内部にマトリックスを有し、デ
ータ座標が渡されると対応するマトリックスをセットす
るマトリックス部と、データ座標に対応するマトリック
スを調べ、セットされていたら、前記パイプライン処理
部へ動作を停止する信号を出力する判定部と、を備える
ことを特徴とする。
データと同じ座標のデータが現在処理中かを判定するた
めにデータ座標を出力し、動作を停止する信号を入力す
ることによって新しいデータの処理を停止するパイプラ
イン処理部と、パイプライン処理部から入力されたデー
タ座標が、現在パイプラインで処理中であると判定され
ると、パイプライン処理部へ動作を停止する信号を出力
するチェック部とを備えるパイプライン処理回路であっ
て、前記チェック部は、内部にマトリックスを有し、デ
ータ座標が渡されると対応するマトリックスをセットす
るマトリックス部と、データ座標に対応するマトリック
スを調べ、セットされていたら、前記パイプライン処理
部へ動作を停止する信号を出力する判定部と、を備える
ことを特徴とする。
【０００６】この発明は、フレームメモリより取得した
データをパイプラインで処理し、メモリに書き戻す前に
再度取得しないようにデータの整合性を保つことができ
る。
データをパイプラインで処理し、メモリに書き戻す前に
再度取得しないようにデータの整合性を保つことができ
る。
【０００７】また、この発明のパイプライン処理方法
は、フレームメモリより取得したデータの座標を監視
し、パイプラインで処理中のデータと同一座標に相当す
るデータを処理しようとしたときにパイプラインを停止
し、パイプライン処理中のデータの整合性を保つことを
特徴とする。
は、フレームメモリより取得したデータの座標を監視
し、パイプラインで処理中のデータと同一座標に相当す
るデータを処理しようとしたときにパイプラインを停止
し、パイプライン処理中のデータの整合性を保つことを
特徴とする。
【０００８】
【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【０００９】図１は、この発明のパイプライン処理回路
の実施の形態を示す概略ブロック図である。図１に示す
パイプライン処理回路は、パイプライン処理部２とチェ
ック部３とにより構成されており、パイプライン処理部
２は、バス７，８によってフレームメモリ１と接続され
ている。
の実施の形態を示す概略ブロック図である。図１に示す
パイプライン処理回路は、パイプライン処理部２とチェ
ック部３とにより構成されており、パイプライン処理部
２は、バス７，８によってフレームメモリ１と接続され
ている。
【００１０】パイプライン処理部２は、パイプラインへ
流すデータ座標４をチェック部３へと渡す機能を有して
いる。また、パイプライン処理部２は、処理したデータ
をフレームメモリ１へ書き戻す時に、書き込み信号６を
チェック部３へ渡す機能を有している。
流すデータ座標４をチェック部３へと渡す機能を有して
いる。また、パイプライン処理部２は、処理したデータ
をフレームメモリ１へ書き戻す時に、書き込み信号６を
チェック部３へ渡す機能を有している。
【００１１】チェック部３は、パイプライン処理部２よ
り渡されたデータ座標４が、現在パイプラインで処理中
と判定すると、パイプライン処理部２へ動作を停止する
動作指示信号５を渡す機能を有している。
り渡されたデータ座標４が、現在パイプラインで処理中
と判定すると、パイプライン処理部２へ動作を停止する
動作指示信号５を渡す機能を有している。
【００１２】パイプライン処理部２は、動作を停止する
動作指示信号５によって、新しいデータの処理を停止す
る機能を有している。
動作指示信号５によって、新しいデータの処理を停止す
る機能を有している。
【００１３】図２は、図１に示すチェック部３の実施の
形態を示すブロック図である。チェック部３は、マトリ
ックス部９と、カウント部１０と、判定部１１とにより
構成されている。
形態を示すブロック図である。チェック部３は、マトリ
ックス部９と、カウント部１０と、判定部１１とにより
構成されている。
【００１４】図２において、データ座標４は、マトリッ
クス部９と判定部１１へ渡される。
クス部９と判定部１１へ渡される。
【００１５】マトリックス部９は、内部にマトリックス
を有し、データ座標４に対応するマトリックスをセット
する機能と、カウント部１０からのリセット信号１３に
よってマトリックスをリセットする機能を有し、マトリ
ックスをセットするタイミングでカウント部１０へカウ
ントアップ信号１２を渡す機能を有している。
を有し、データ座標４に対応するマトリックスをセット
する機能と、カウント部１０からのリセット信号１３に
よってマトリックスをリセットする機能を有し、マトリ
ックスをセットするタイミングでカウント部１０へカウ
ントアップ信号１２を渡す機能を有している。
【００１６】判定部１１は、データ座標４に対応するマ
トリックスを調べ、セットされていたら、パイプライン
処理部２へ動作を停止する動作指示信号５を渡す機能を
有している。
トリックスを調べ、セットされていたら、パイプライン
処理部２へ動作を停止する動作指示信号５を渡す機能を
有している。
【００１７】カウント部１０は、マトリックス部９から
のカウントアップ信号１２によってカウンターをアップ
する機能と、書き込み信号６によってカウンターをダウ
ンする機能を有し、カウンターが０になるとマトリック
ス部９へリセット信号１３を渡す機能を有している。
のカウントアップ信号１２によってカウンターをアップ
する機能と、書き込み信号６によってカウンターをダウ
ンする機能を有し、カウンターが０になるとマトリック
ス部９へリセット信号１３を渡す機能を有している。
【００１８】次に、図１に示すパイプライン処理回路の
動作について説明する。
動作について説明する。
【００１９】フレームメモリ１の、ある座標のデータを
パイプライン処理部２で処理する場合は、パイプライン
処理部２にデータの座標が渡される。
パイプライン処理部２で処理する場合は、パイプライン
処理部２にデータの座標が渡される。
【００２０】パイプライン処理部２では、処理したいデ
ータと同じ座標のデータがパイプライン処理部２で現在
処理中かを判定するために、チェック部３へデータ座標
４を渡す。
ータと同じ座標のデータがパイプライン処理部２で現在
処理中かを判定するために、チェック部３へデータ座標
４を渡す。
【００２１】データ座標４を渡されたチェック部３で
は、判定部１１へデータ座標４を渡して現在処理中かを
判定し、現在処理中の場合は、動作指示信号５を“真”
としてパイプライン処理部２へ返し、現在処理していな
い場合は、動作指示信号５を“偽”としてパイプライン
処理部２へ返す。
は、判定部１１へデータ座標４を渡して現在処理中かを
判定し、現在処理中の場合は、動作指示信号５を“真”
としてパイプライン処理部２へ返し、現在処理していな
い場合は、動作指示信号５を“偽”としてパイプライン
処理部２へ返す。
【００２２】チェック部３からパイプライン処理部２へ
の動作指示信号５が“真”に変化すると、パイプライン
処理部２は、動作指示信号５が“偽”に変化するまで新
しいデータの処理を停止する。
の動作指示信号５が“真”に変化すると、パイプライン
処理部２は、動作指示信号５が“偽”に変化するまで新
しいデータの処理を停止する。
【００２３】次に、図１に示すチェック部３の動作につ
いて図１および図２を参照して説明する。
いて図１および図２を参照して説明する。
【００２４】データ座標４がパイプライン処理部２から
渡されると、チェック部３の内部でマトリックス部９と
判定部１１へデータ座標４が渡される。
渡されると、チェック部３の内部でマトリックス部９と
判定部１１へデータ座標４が渡される。
【００２５】マトリックス部９では、データ座標４が渡
されると、対応するマトリックスをセットし、カウント
部１０にカウントアップ信号１２を渡す。また、マトリ
ックス部９は、カウント部１０からリセット信号１３を
受け取ると、マトリックスを全てリセットする。
されると、対応するマトリックスをセットし、カウント
部１０にカウントアップ信号１２を渡す。また、マトリ
ックス部９は、カウント部１０からリセット信号１３を
受け取ると、マトリックスを全てリセットする。
【００２６】カウント部１０では、マトリックス部９か
らのカウントアップ信号１２を受け取ると、カウンター
値を増やす。また、パイプライン処理部２より書き込み
信号６を受け取ると、カウンター値を減らす。カウンタ
ー値が０になると、マトリックス部９へリセット信号１
３を渡す。
らのカウントアップ信号１２を受け取ると、カウンター
値を増やす。また、パイプライン処理部２より書き込み
信号６を受け取ると、カウンター値を減らす。カウンタ
ー値が０になると、マトリックス部９へリセット信号１
３を渡す。
【００２７】判定部１１では、パイプライン処理部２よ
りデータ座標４を受け取ると、対応するマトリックスが
セットされていないかを調べ、セットされている場合
は、動作指示信号５を“真”としてパイプライン処理部
２へ結果を返し、セットされていない場合は、動作指示
信号５を“偽”としてパイプライン処理部２へ結果を返
す。
りデータ座標４を受け取ると、対応するマトリックスが
セットされていないかを調べ、セットされている場合
は、動作指示信号５を“真”としてパイプライン処理部
２へ結果を返し、セットされていない場合は、動作指示
信号５を“偽”としてパイプライン処理部２へ結果を返
す。
【００２８】なお、他の実施の形態として、図２のマト
リックス部９の持つマトリックスを１つでなく複数に変
更すれば、パイプライン処理部２が動作を停止する確率
を低くすることができる。
リックス部９の持つマトリックスを１つでなく複数に変
更すれば、パイプライン処理部２が動作を停止する確率
を低くすることができる。
【００２９】さらに、他の実施の形態として、カウント
部１０へのカウントアップ信号１２と書き込み信号６を
±１以外もできるようにすれば、パイプラインで同時に
複数の座標のデータを処理する場合にも対応することが
できる。
部１０へのカウントアップ信号１２と書き込み信号６を
±１以外もできるようにすれば、パイプラインで同時に
複数の座標のデータを処理する場合にも対応することが
できる。
【００３０】
【発明の効果】以上説明したように、この発明は、デー
タをパイプラインで処理時に書き戻す前に再度読み込む
ことを防止し、データの整合性を保つことができる。
タをパイプラインで処理時に書き戻す前に再度読み込む
ことを防止し、データの整合性を保つことができる。
【００３１】また、この発明は、パイプラインの段数が
増加しても動作速度に影響が無く高速動作が可能であ
る。
増加しても動作速度に影響が無く高速動作が可能であ
る。
【００３２】さらに、この発明は、マトリックスが座標
につき１ｂｉｔしか持たないので、マクロのサイズを小
さくすることができる。
につき１ｂｉｔしか持たないので、マクロのサイズを小
さくすることができる。
【図１】この発明のパイプライン処理回路の実施の形態
を示す概略ブロック図である。
を示す概略ブロック図である。
【図２】図１に示すチェック部の実施の形態を示すブロ
ック図である。
ック図である。
１ フレームメモリ ２ パイプライン処理部 ３ チェック部 ４ データ座標 ５ 動作指示信号 ６ 書き込み信号 ７，８ バス ９ マトリックス部 １０ カウント部 １１ 判定部 １２ カウントアップ信号 １３ リセット信号
Claims (4)
- 【請求項１】処理したいデータと同じ座標のデータが現
在処理中かを判定するためにデータ座標を出力し、動作
を停止する信号を入力することによって新しいデータの
処理を停止するパイプライン処理部と、 パイプライン処理部から入力されたデータ座標が、現在
パイプラインで処理中であると判定されると、パイプラ
イン処理部へ動作を停止する信号を出力するチェック部
とを備えるパイプライン処理回路であって、 前記チェック部は、 内部にマトリックスを有し、データ座標が渡されると対
応するマトリックスをセットするマトリックス部と、 データ座標に対応するマトリックスを調べ、セットされ
ていたら、前記パイプライン処理部へ動作を停止する信
号を出力する判定部と、 を備えることを特徴とするパイプライン処理回路。 - 【請求項２】処理したいデータと同じ座標のデータが現
在処理中かを判定するためにデータ座標を出力し、動作
を停止する信号を入力することによって新しいデータの
処理を停止するパイプライン処理部と、 パイプライン処理部から入力されたデータ座標が、現在
パイプラインで処理中であると判定されると、パイプラ
イン処理部へ動作を停止する信号を出力するチェック部
とを備えるパイプライン処理回路であって、 前記パイプライン処理部は、処理したデータをフレーム
メモリへ書き戻す時に、書き込み信号を前記チェック部
へ渡し、 前記チェック部は、 内部にマトリックスを有し、データ座標が渡されると対
応するマトリックスをセットし、リセット信号によって
マトリックスを全てリセットし、マトリックスをセット
するタイミングでカウントアップ信号を出力するマトリ
ックス部と、 データ座標に対応するマトリックスを調べ、セットされ
ていたら、前記パイプライン処理部へ動作を停止する信
号を出力する判定部と、 前記マトリックス部からのカウントアップ信号によって
カウンター値を増やし、前記書き込み信号を受け取るこ
とによってカウンター値を減らし、カウンター値が０に
なると前記マトリックス部へリセット信号を出力するカ
ウント部と、を備えることを特徴とするパイプライン処
理回路。 - 【請求項３】前記カウンター値の増減を±２以上とする
ことを特徴とする請求項２記載のパイプライン処理回
路。 - 【請求項４】前記マトリックス部は、内部に複数のマト
リックスを備えることを特徴とする請求項１〜３のいず
れかに記載のパイプライン処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9330168A JP3037242B2 (ja) | 1997-12-01 | 1997-12-01 | パイプライン処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9330168A JP3037242B2 (ja) | 1997-12-01 | 1997-12-01 | パイプライン処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11161776A JPH11161776A (ja) | 1999-06-18 |
| JP3037242B2 true JP3037242B2 (ja) | 2000-04-24 |
Family
ID=18229588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9330168A Expired - Fee Related JP3037242B2 (ja) | 1997-12-01 | 1997-12-01 | パイプライン処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3037242B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5593975B2 (ja) | 2010-08-30 | 2014-09-24 | 富士通セミコンダクター株式会社 | 画像処理装置、画像処理方法、及びスケジューリング装置 |
-
1997
- 1997-12-01 JP JP9330168A patent/JP3037242B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11161776A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769762A (en) | Control device for writing for multi-window display | |
| JP3359393B2 (ja) | 図形データ並列処理表示装置 | |
| EP1049021B1 (en) | Sequential bus architecture | |
| US4893114A (en) | Image data processing system | |
| JPH0792962A (ja) | ポートアドレス入出力優先アーキテクチャー | |
| JP3037242B2 (ja) | パイプライン処理回路 | |
| US4574347A (en) | Data processing apparatus for performing high-speed arithmetic operations | |
| KR100273267B1 (ko) | 선입선출기를 이용한 고속 제트 버퍼 회로 | |
| JP2988139B2 (ja) | 割込み制御装置 | |
| JP3036590B2 (ja) | 外部デバイス制御回路 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| KR950001589B1 (ko) | 화면 데이타 콘트롤시 좌표(x,y)의 자동 증가 콘트롤 로직회로 | |
| JPS5945567A (ja) | メモリ書き込み制御回路 | |
| JP2905509B2 (ja) | 表示情報処理回路 | |
| JPS6045862A (ja) | 共有メモリ装置 | |
| JPS6213690B2 (ja) | ||
| JPH0449115B2 (ja) | ||
| JPH086905A (ja) | マルチポートｒａｍのアクセス調停回路 | |
| JPH0546547A (ja) | データ処理装置 | |
| JPS6150190A (ja) | 高速ビツトマツプ展開装置 | |
| JPS59191656A (ja) | メモリｉｃシミュレ−タ | |
| JPH04111000A (ja) | ディスプレイコントローラ | |
| JPS62209652A (ja) | アクセスプライオリテイ制御方式 | |
| JPH01316826A (ja) | レジスタファイルアドレス回路 | |
| JPH06215560A (ja) | ビデオ表示用メモリ集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |