JPH0522307A - データ送信装置 - Google Patents
データ送信装置Info
- Publication number
- JPH0522307A JPH0522307A JP3168100A JP16810091A JPH0522307A JP H0522307 A JPH0522307 A JP H0522307A JP 3168100 A JP3168100 A JP 3168100A JP 16810091 A JP16810091 A JP 16810091A JP H0522307 A JPH0522307 A JP H0522307A
- Authority
- JP
- Japan
- Prior art keywords
- data
- descriptor
- block
- memory
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
も設定値・フレーム情報の変更を行なうことができ、し
かもCPUの負荷の軽減化を図れることを最も主要な特
徴としている。 【構成】本発明は、同報通信方式を使用する伝送装置に
用いられるデータ送信装置において、データを送信する
ために必要な情報であるディスクリプタを生成する手段
として、送信するブロックの番号を格納する記憶手段
と、1ブロック送信毎に記憶手段からブロック番号を読
み出して新たなディスクリプタを生成する手段と、送信
するブロックを全て送信完了するとディスクリプタの更
新を止め通知する手段とを備えたことを特徴とする。
Description
ワークにおいて、各ステーションが周期的な同報通信に
よって情報を更新する伝送装置に用いられるデータ送信
装置に係り、特にメモリの節約、送信中における設定値
・フレーム情報の変更、ならびにCPUの負荷軽減を図
り得るようにしたデータ送信装置に関するものである。
ークにおける従来のデータ伝送方式について説明する。
B,Cには、共通なデータを格納するコモンメモリ11
が備えられている。このコモンメモリ11は、ブロック
毎に分割され、各ステーションにあらかじめ割り当てて
おく。図4では、ステーションAにブロックk,l,m
が割り当てられている。そして、ステーションAは、自
局の送信順番がまわってくると、このブロックk,l,
mのデータを全局に対して送信する。このデータを受信
した他のステーションB,Cは、受信したデータをコモ
ンメモリ11の該当するブロックに書き込むことによ
り、データが更新される。かかる送受信動作を、全局が
自局の割り当てられた送信ブロックに対して周期的に行
なうことにより、全局のコモンメモリ11の内容が更新
され続けていくことになる。図5は、上述したデータ伝
送を行なうためのデータ送信装置の構成例を示すブロッ
ク図である。
12と、CPU12を動作させるためのプログラムメモ
リ13と、データを格納する上記コモンメモリ11と、
送受信制御LSI14と、CPU12と送受信制御LS
I14との間で情報交換するためのディスクリプタ用メ
モリ15と、データを伝送路上の信号に変換するモデム
16とからなっている。
の機能について説明すると、ディスクリプタ用メモリ1
5は、送受信制御LSI14がデータを送信するために
必要な情報(以下、ディスクリプタと称する)を格納し
ておくものである。図6に示すように、ディスクリプタ
の情報には、送信したいデータ(ここでは、コモンメモ
リ11上のデータ)のアドレス、送信フレームを構成す
るための送信先/送信元アドレス、フレームコントロー
ルデータ、フレームデータ数(これらのデータは全ブロ
ック同一値である)、ブロック番号等のデータの他に、
ディスクリプタ自体がチェイン構造を形成するために必
要な次のディスクリプタのアドレスと、そのディスクリ
プタが有効か無効かを示す有効フラグとがある。ディス
クリプタのチェイン構造を図7に示す。有効フラグは次
のディスクリプタがある場合“1”“なり、次のディス
クリプタがない場合“0”になる。従って、チェインさ
れたディスクリプタのうち、最後のディスクリプタの有
効フラグだけが“0”になる。
る前に、送信したいブロック毎にディスクリプタを作成
しておかなければならない。そして、送受信制御LSI
14がデータの送信を開始すると、まずディスクリプタ
用メモリ15から最初のディスクリプタを読み出しにい
く。このディスクリプタから、上記必要なデータと送信
したいデータのアドレスを読み、そのアドレスを先頭と
するデータを読み出してデータの送信を行なう。データ
の送信中、次のディスクリプタの有無を見るために有効
フラグをチェックし、その結果“1”の場合は、今のブ
ロックのデータが送信終了次第、次のブロックの送信を
開始する。そして、1ブロックの送信が完了すると、デ
ィスクリプタ内の送信完了ビットをセットする。このよ
うな動作を繰り返しながら、必要とする数だけブロック
のデータを送信する。一連の送信を完了すると、CPU
12はディスクリプタの送信完了ビットを読み出し、送
信されたかどうかを確認すると共にクリアする。この動
作を繰り返すことにより、周期的にデータの送信を行な
うことが可能となる。しかしながら、このようなデータ
送信装置では、上述のような動作を行なう上で、次のよ
うな問題があった。
なディスクリプタを送信したいブロック数分だけ作成し
ておかなければならないため、メモリの使用上非常に無
駄が多い。
をアクセスしているかわからないため、送信中にメモリ
のスキャンブロック番号の設定値や、フレーム情報を変
更することが困難である。 (c)一連の送信完了毎にCPU12によるディスクリ
プタのチェックが必要であるため、特に送信周期が速い
場合には、CPU12の負荷が重くなる。
データ送信装置においては、メモリの使用に無駄が多い
ばかりでなく、送信中における設定値・フレーム情報の
変更が難しく、さらにCPUの負荷が重いという問題が
あった。
に、送信中においても設定値・フレーム情報の変更を行
なうことができ、しかもCPUの負荷の軽減化を図るこ
とが可能な極めて信頼性の高いデータ送信装置を提供す
ることにある。
に本発明では、ローカルエリアネットワークにおける各
ステーションが各々共通なデータを格納するコモンメモ
リを有し、当該コモンメモリをブロック毎に分割して各
ステーションに割り当て、各ステーションはコモンメモ
リの自局に割り当てられたブロックのデータを周期的に
送信し、当該データを受信した他のステーションはコモ
ンメモリの該当するブロックに書き込んでデータを更新
して情報を伝送する同報通信方式を使用する伝送装置に
用いられるデータ送信装置において、データを送信する
ために必要な情報であるディスクリプタを生成する手段
として、送信するブロックの番号を格納する記憶手段
と、1ブロック送信毎に記憶手段からブロック番号を読
み出して新たなディスクリプタを生成する手段と、送信
するブロックを全て送信完了するとディスクリプタの更
新を止め通知する手段とを備えている。ここで、特に記
憶手段としては、ブロック番号に加えて、終了コード、
無効コードを格納するようにしている。
以上のような手段を備えたことにより、ディスクリプタ
にメモリを使用しないため、メモリを節約することがで
きる。また、送信中においてもメモリのスキャンブロッ
ク番号の設定値を変更できると共に、フレーム情報の変
更も全部のディスクリプタに反映することができる。さ
らに、送信が完了しないと次のブロックに進まないた
め、一連の送信完了毎にCPUによるディスクリプタの
チェックが不要となり、送信周期が速い場合においても
CPUの負荷を軽くすることができる。
して詳細に説明する。
成例を示すブロック図であり、図5と同一部分には同一
符号を付してその説明を省略し、ここでは異なる部分に
ついてのみ述べる。
図5におけるディスクリプタ用メモリ15を省略し、こ
れに代えてディスクリプタ生成装置20を設ける構成と
したものである。
にそのブロック図を示すように、メモリ21と、レジス
タ群22と、ポインタコントローラ23と、アドレス選
択回路24と、第1のレジスタ25と、第2のレジスタ
26と、アドレス変換回路27と、アドレスデコーダ2
8と、データ選択出力回路29とからなっている。
納するもので、送信したいブロック番号を順番に書き込
んでいき、最後に終了コードを書き込む。この終了コー
ドはブロック番号以外のコードで、このコードを検出す
るとブロックの送信を停止する。また、レジスタ群22
は、ディスクリプタに設定しておく共通のフレーム情報
を設定しておくものである。さらに、ポインタコントロ
ーラ23は、内部にメモリ21のメモリアドレスを指示
するためのカウンタを有するものである。このカウンタ
は、スタート要求があるとリセットされ、通常フレーム
の送信が終了して送受信制御LSI14が送信完了ビッ
トを書き込むとインクリメントする。さらに、このカウ
ンタは、メモリ21のリード/ライトも制御するもので
ある。
1のアドレスを切り換えるもので、CPU12がメモリ
21に書き込む時はCPU12のアドレスバスを選択
し、通常時はポインタコントローラ23が出力するアド
レスを選択するものである。また、第1のレジスタ25
は、メモリ21から読み出されたブロック番号をラッチ
すると共に、もしラッチしたデータが終了コードかどう
かもチェックし、終了コードの場合は終了検出信号をア
クティブにするものである。なお、ラッチするタイミン
グは、ポインタコントローラ23で制御される。さら
に、第2のレジスタ26は、第1のレジスタ25のデー
タをラッチするものである。同様に、ラッチするタイミ
ングは、ポインタコントローラ23で制御される。
番号からコモンメモリ11上の実アドレスを計算するも
のである。また、アドレスデコーダ28は、送受信制御
LSI14がフレームディスクリプタをアクセスしてい
るかどうかをチェックし、アクセスしている場合はどの
アドレスをアクセスしているかをデコードするものであ
る。さらに、データ選択出力回路29はマルチプレクサ
からなり、アドレスデコーダ28からの信号により、必
要なレジスタ等を選択し出力するものである。次に、以
上のように構成した本実施例のデータ送信装置の作用に
ついて、図3を用いて説明する。
いブロック番号を、ディスクリプタ生成装置20のメモ
リ21に書き込んでおく。ここでは、k,l,mブロッ
クを設定し、最後に終了コードを書き込む。次に、ディ
スクリプタ生成装置20のレジスタ群22に、ディスク
リプタに設定するデータを書き込んでおく。
タート要求を行なう。これにより、ポインタコントロー
ラ23は内部のカウンタをリセットし、メモリの先頭か
ら最初のブロック番号を読み出し、第1のレジスタ25
にセットする。そして、そのデータを第2のレジスタ2
6にもセットする。さらに、ポインタコントローラ23
は内部のカウンタをインクリメントし、メモリの先頭+
1から次のブロック番号を読み出し、第1のレジスタ2
5にセットする。すなわち、第2のレジスタ26には、
最初のブロック番号の値“k”が設定され、第1のレジ
スタ25には、2番目のブロック番号の値“l”が設定
される。
すると、フレームディスクリプタをリードしにいき、こ
の時当該ディスクリプタ生成装置20が選択される。す
ると、アクセスするアドレスによって、アドレスデコー
ダ28で選択信号を生成し、例えばフレーム情報ならば
レジスタ群22の内の必要なデータを、ブロック番号な
らば第2のレジスタ26の値を、データアドレスならば
アドレス変換回路27の値を、データ選択出力回路29
で選択して出力する。
有効フラグを読み出した時は、第1のレジスタ25で検
出した終了検出信号の値に応じて出力する。すなわち、
終了検出信号がインアクティブな場合は、まだ送信する
ブロックがあるので“1”を出力し、終了検出信号がア
クティブな場合は、最後のブロックなので“0”を出力
する。
ディスクリプタの先頭アドレスを出力する。すなわち、
次のブロックを送信するために、送受信制御LSI14
がディスクリプタを読み出す時には、同じアドレスをア
クセスすることになる。
の送信を完了すると、送信完了ビットをセットしにいく
ので、この書き込みを検出すると、ポインタコントロー
ラ23は内部のカウンタをインクリメントして、次のメ
モリアドレスからブロック番号の値“m”を読み出す。
タコントローラ23は次のメモリアドレスから終了コー
ドを読み出す。従って、3フレーム目で送受信制御LS
I14が有効ビットをリードした時、有効でないと読み
出すため、一連の送信動作を終了する。
レスを自分のディスクリプタを指しているが、この有効
ビットのコントロールによって、必要な回数だけディス
クリプタのチェインを作ることができる。以上のような
一連の動作を繰り返すことによって、k,l,mの送信
を周期的に繰り返すことができる。
エリアネットワークにおける各ステーションA,B,C
が各々共通なデータを格納するコモンメモリ11を有
し、当該コモンメモリ11をブロック毎に分割して各ス
テーションA,B,Cに割り当て、各ステーションA,
B,Cはコモンメモリ11の自局に割り当てられたブロ
ックのデータを周期的に送信し、当該データを受信した
他のステーションはコモンメモリ11の該当するブロッ
クに書き込んでデータを更新して情報を伝送する同報通
信方式を使用する伝送装置に用いられるデータ送信装置
において、データを送信するために必要な情報であるデ
ィスクリプタを生成するディスクリプタ生成装置を、ブ
ロック番号を格納するメモリ21と、ディスクリプタに
設定しておく共通のフレーム情報を設定しておくレジス
タ群22と、内部にメモリ21のメモリアドレスを指示
するためのカウンタを有するポインタコントローラ23
と、メモリ21のアドレスを切り換えるアドレス選択回
路24と、メモリ21から読み出されたブロック番号を
ラッチすると共に、もしラッチしたデータが終了コード
かどうかもチェックする第1のレジスタ25と、第1の
レジスタ25のデータをラッチする第2のレジスタ26
と、ブロック番号からコモンメモリ11上の実アドレス
を計算するアドレス変換回路27と、送受信制御LSI
14がフレームディスクリプタをアクセスしているかど
うかをチェックし、アクセスしている場合はどのアドレ
スをアクセスしているかをデコードするアドレスデコー
ダ28と、アドレスデコーダ28からの信号により、必
要なレジスタ等を選択し出力するデータ選択出力回路2
9とから構成するようにしたものである。従って、次の
ような種々の効果が得られるものである。 (a)ディスクリプタにメモリを使用しないため、メモ
リを節約することが可能となる。
ンブロック番号の設定値を変更することが可能となる。
また、フレーム情報の変更も、第1のレジスタ25の値
を変更するだけで、全部のディスクリプタに反映するこ
とが可能となる。
進まないため、一連の送信完了毎にCPU12によるデ
ィスクリプタのチェックが不要となり、特に送信周期が
速い場合においても、CPU12の負荷を軽くすること
が可能となる。 (d)ASICにより、装置を1チップに収めることが
可能となる。
き込む値として、ブロック番号、終了コード以外に、無
効コードを書き込むことにより、ブロック番号の設定を
容易に増減することが可能となる。この場合には、メモ
リ21から当該無効コードを読み出した時に、ポインタ
をインクリメントするようにしておけばよい。場合につ
いて説明したが、これに限らずようにしてもよいもので
ある。
報通信方式を使用する伝送装置に用いられるデータ送信
装置において、データを送信するために必要な情報であ
るディスクリプタを生成する手段として、送信するブロ
ックの番号を格納する記憶手段と、1ブロック送信毎に
記憶手段からブロック番号を読み出して新たなディスク
リプタを生成する手段と、送信するブロックを全て送信
完了するとディスクリプタの更新を止め通知する手段と
を備えるようにしたので、メモリを節約できると共に、
送信中においても設定値・フレーム情報の変更を行なう
ことができ、しかもCPUの負荷の軽減化を図ることが
可能な極めて信頼性の高いデータ送信装置が提供でき
る。
ブロック図。
成例を示すブロック図。
図。
メモリ、14…送受信制御LSI、15…ディスクリプ
タ用メモリ、16…モデム、20…ディスクリプタ生成
装置、21…メモリ、22…レジスタ群、23…ポイン
タコントローラ、24…アドレス選択回路、25…第1
のレジスタ、26…第2のレジスタ、27…アドレス変
換回路、28…アドレスデコーダ、29…データ選択出
力回路。
Claims (2)
- 【請求項1】 ローカルエリアネットワークにおける各
ステーションが各々共通なデータを格納するコモンメモ
リを有し、当該コモンメモリをブロック毎に分割して前
記各ステーションに割り当て、前記各ステーションは前
記コモンメモリの自局に割り当てられたブロックのデー
タを周期的に送信し、当該データを受信した他のステー
ションは前記コモンメモリの該当するブロックに書き込
んでデータを更新して情報を伝送する同報通信方式を使
用する伝送装置に用いられるデータ送信装置において、 データを送信するために必要な情報であるディスクリプ
タを生成する手段として、 送信するブロックの番号を格納する記憶手段と、 1ブロック送信毎に前記記憶手段からブロック番号を読
み出して新たなディスクリプタを生成する手段と、 送信するブロックを全て送信完了すると前記ディスクリ
プタの更新を止め通知する手段とを、 備えて成ることを特徴とするデータ送信装置。 - 【請求項2】 前記記憶手段としては、ブロック番号に
加えて、終了コード、無効コードを格納するようにした
ことを特徴とする請求項1に記載のデータ送信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3168100A JP3029326B2 (ja) | 1991-07-09 | 1991-07-09 | データ送信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3168100A JP3029326B2 (ja) | 1991-07-09 | 1991-07-09 | データ送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0522307A true JPH0522307A (ja) | 1993-01-29 |
JP3029326B2 JP3029326B2 (ja) | 2000-04-04 |
Family
ID=15861841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3168100A Expired - Lifetime JP3029326B2 (ja) | 1991-07-09 | 1991-07-09 | データ送信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3029326B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69923054T2 (de) | 1998-09-28 | 2005-05-25 | Daicel Chemical Industries, Ltd., Sakai | Gasgenerator für luftsack und luftsackvorrichtung |
US6412815B1 (en) | 1998-09-28 | 2002-07-02 | Daicel Chemical Industries, Ltd. | Gas generator for air bag and air bag device |
JP3220443B2 (ja) | 1998-11-30 | 2001-10-22 | ダイセル化学工業株式会社 | エアバッグ用ガス発生器及びエアバッグ装置 |
CN1216759C (zh) | 1999-02-16 | 2005-08-31 | 大赛璐化学工业株式会社 | 多级气囊气体发生器和气囊装置 |
TW469235B (en) | 1999-10-04 | 2001-12-21 | Daicel Chem | Gas generator for air bag and air bag device |
-
1991
- 1991-07-09 JP JP3168100A patent/JP3029326B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3029326B2 (ja) | 2000-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03127147A (ja) | 情報処理システム | |
JPH0146892B2 (ja) | ||
JP3029326B2 (ja) | データ送信装置 | |
US4680699A (en) | Terminal control apparatus for parallel execution of data editing and data transmission/reception control | |
JPH06274463A (ja) | データ通信システム | |
JP2002297210A (ja) | データ伝送装置 | |
JPH0140432B2 (ja) | ||
JPH113270A (ja) | フラッシュメモリ装置およびフラッシュメモリへのデータ書き込み方法 | |
JP2912090B2 (ja) | タイムスロットインタチェンジ回路 | |
JPH0115900B2 (ja) | ||
JPS634216B2 (ja) | ||
KR0165505B1 (ko) | 공유메모리를 사용한 통신장치 | |
JPH0245208B2 (ja) | Basuketsugoshisutemunodeetatensoseigyohoshiki | |
JPH01147651A (ja) | マルチプロセッサシステム | |
JP2570192B2 (ja) | ループ型ローカルエリアネットワークシステム | |
JP2627355B2 (ja) | データ通信方式 | |
JPS6378260A (ja) | 入出力装置制御方式 | |
JP2533958B2 (ja) | デ―タ先行セット装置 | |
JPH05211512A (ja) | 通信システム | |
JPS5846423A (ja) | ダイレクトメモリアクセス装置のインタ−フエイス回路 | |
JPH05298179A (ja) | メモリ制御システム | |
JPH06110824A (ja) | バスブリッジ装置 | |
JPH11184798A (ja) | データ通信装置 | |
JPS5975338A (ja) | 表示装置 | |
JP2001005722A (ja) | メモリアクセス制御方法とその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |