JP3029326B2 - データ送信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ローカルエリアネット
ワークにおいて、各ステーションが周期的な同報通信に
よって情報を更新する伝送装置に用いられるデータ送信
装置に係り、特にメモリの節約、送信中における設定値
・フレーム情報の変更、ならびにＣＰＵの負荷軽減を図
り得るようにしたデータ送信装置に関するものである。

【０００２】

【従来の技術】まず、この種のローカルエリアネットワ
ークにおける従来のデータ伝送方式について説明する。

【０００３】図４に示すように、各ステーションＡ，
Ｂ，Ｃには、共通なデータを格納するコモンメモリ１１
が備えられている。このコモンメモリ１１は、ブロック
毎に分割され、各ステーションにあらかじめ割り当てて
おく。図４では、ステーションＡにブロックｋ，ｌ，ｍ
が割り当てられている。そして、ステーションＡは、自
局の送信順番がまわってくると、このブロックｋ，ｌ，
ｍのデータを全局に対して送信する。このデータを受信
した他のステーションＢ，Ｃは、受信したデータをコモ
ンメモリ１１の該当するブロックに書き込むことによ
り、データが更新される。かかる送受信動作を、全局が
自局の割り当てられた送信ブロックに対して周期的に行
なうことにより、全局のコモンメモリ１１の内容が更新
され続けていくことになる。図５は、上述したデータ伝
送を行なうためのデータ送信装置の構成例を示すブロッ
ク図である。

【０００４】図５において、データ送信装置は、ＣＰＵ
１２と、ＣＰＵ１２を動作させるためのプログラムメモ
リ１３と、データを格納する上記コモンメモリ１１と、
送受信制御ＬＳＩ１４と、ＣＰＵ１２と送受信制御ＬＳ
Ｉ１４との間で情報交換するためのディスクリプタ用メ
モリ１５と、データを伝送路上の信号に変換するモデム
１６とからなっている。

【０００５】ここで、特にディスクリプタ用メモリ１５
の機能について説明すると、ディスクリプタ用メモリ１
５は、送受信制御ＬＳＩ１４がデータを送信するために
必要な情報（以下、ディスクリプタと称する）を格納し
ておくものである。図６に示すように、ディスクリプタ
の情報には、送信したいデータ（ここでは、コモンメモ
リ１１上のデータ）のアドレス、送信フレームを構成す
るための送信先／送信元アドレス、フレームコントロー
ルデータ、フレームデータ数（これらのデータは全ブロ
ック同一値である）、ブロック番号等のデータの他に、
ディスクリプタ自体がチェイン構造を形成するために必
要な次のディスクリプタのアドレスと、そのディスクリ
プタが有効か無効かを示す有効フラグとがある。ディス
クリプタのチェイン構造を図７に示す。有効フラグは次
のディスクリプタがある場合“１”“なり、次のディス
クリプタがない場合“０”になる。従って、チェインさ
れたディスクリプタのうち、最後のディスクリプタの有
効フラグだけが“０”になる。

【０００６】さて、ＣＰＵ１２は、データ送信を開始す
る前に、送信したいブロック毎にディスクリプタを作成
しておかなければならない。そして、送受信制御ＬＳＩ
１４がデータの送信を開始すると、まずディスクリプタ
用メモリ１５から最初のディスクリプタを読み出しにい
く。このディスクリプタから、上記必要なデータと送信
したいデータのアドレスを読み、そのアドレスを先頭と
するデータを読み出してデータの送信を行なう。データ
の送信中、次のディスクリプタの有無を見るために有効
フラグをチェックし、その結果“１”の場合は、今のブ
ロックのデータが送信終了次第、次のブロックの送信を
開始する。そして、１ブロックの送信が完了すると、デ
ィスクリプタ内の送信完了ビットをセットする。このよ
うな動作を繰り返しながら、必要とする数だけブロック
のデータを送信する。一連の送信を完了すると、ＣＰＵ
１２はディスクリプタの送信完了ビットを読み出し、送
信されたかどうかを確認すると共にクリアする。この動
作を繰り返すことにより、周期的にデータの送信を行な
うことが可能となる。しかしながら、このようなデータ
送信装置では、上述のような動作を行なう上で、次のよ
うな問題があった。

【０００７】（ａ）メモリ上に、ブロック毎に同じよう
なディスクリプタを送信したいブロック数分だけ作成し
ておかなければならないため、メモリの使用上非常に無
駄が多い。

【０００８】（ｂ）送受信制御ＬＳＩ１４がどのメモリ
をアクセスしているかわからないため、送信中にメモリ
のスキャンブロック番号の設定値や、フレーム情報を変
更することが困難である。 （ｃ）一連の送信完了毎にＣＰＵ１２によるディスクリ
プタのチェックが必要であるため、特に送信周期が速い
場合には、ＣＰＵ１２の負荷が重くなる。

【０００９】

【発明が解決しようとする課題】以上のように、従来の
データ送信装置においては、メモリの使用に無駄が多い
ばかりでなく、送信中における設定値・フレーム情報の
変更が難しく、さらにＣＰＵの負荷が重いという問題が
あった。

【００１０】本発明の目的は、メモリを節約できると共
に、送信中においても設定値・フレーム情報の変更を行
なうことができ、しかもＣＰＵの負荷の軽減化を図るこ
とが可能な極めて信頼性の高いデータ送信装置を提供す
ることにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に本発明では、ローカルエリアネットワークにおける各
ステーションが各々共通なデータを格納するコモンメモ
リを有し、当該コモンメモリをブロック毎に分割して各
ステーションに割り当て、各ステーションはコモンメモ
リの自局に割り当てられたブロックのデータを周期的に
送信し、当該データを受信した他のステーションはコモ
ンメモリの該当するブロックに書き込んでデータを更新
して情報を伝送する同報通信方式を使用する伝送装置に
用いられるデータ送信装置において、データを送信する
ために必要な情報であるディスクリプタを生成する手段
として、送信するブロックの番号を格納する記憶手段
と、１ブロック送信毎に記憶手段からブロック番号を読
み出して新たなディスクリプタを生成する手段と、送信
するブロックを全て送信完了するとディスクリプタの更
新を止め通知する手段とを備えている。ここで、特に記
憶手段としては、ブロック番号に加えて、終了コード、
無効コードを格納するようにしている。

【００１２】

【作用】従って、本発明のデータ送信装置においては、
以上のような手段を備えたことにより、ディスクリプタ
にメモリを使用しないため、メモリを節約することがで
きる。また、送信中においてもメモリのスキャンブロッ
ク番号の設定値を変更できると共に、フレーム情報の変
更も全部のディスクリプタに反映することができる。さ
らに、送信が完了しないと次のブロックに進まないた
め、一連の送信完了毎にＣＰＵによるディスクリプタの
チェックが不要となり、送信周期が速い場合においても
ＣＰＵの負荷を軽くすることができる。

【００１３】

【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。

【００１４】図１は、本発明によるデータ送信装置の構
成例を示すブロック図であり、図５と同一部分には同一
符号を付してその説明を省略し、ここでは異なる部分に
ついてのみ述べる。

【００１５】すなわち、本実施例のデータ送信装置は、
図５におけるディスクリプタ用メモリ１５を省略し、こ
れに代えてディスクリプタ生成装置２０を設ける構成と
したものである。

【００１６】このディスクリプタ生成装置２０は、図２
にそのブロック図を示すように、メモリ２１と、レジス
タ群２２と、ポインタコントローラ２３と、アドレス選
択回路２４と、第１のレジスタ２５と、第２のレジスタ
２６と、アドレス変換回路２７と、アドレスデコーダ２
８と、データ選択出力回路２９とからなっている。

【００１７】ここで、メモリ２１は、ブロック番号を格
納するもので、送信したいブロック番号を順番に書き込
んでいき、最後に終了コードを書き込む。この終了コー
ドはブロック番号以外のコードで、このコードを検出す
るとブロックの送信を停止する。また、レジスタ群２２
は、ディスクリプタに設定しておく共通のフレーム情報
を設定しておくものである。さらに、ポインタコントロ
ーラ２３は、内部にメモリ２１のメモリアドレスを指示
するためのカウンタを有するものである。このカウンタ
は、スタート要求があるとリセットされ、通常フレーム
の送信が終了して送受信制御ＬＳＩ１４が送信完了ビッ
トを書き込むとインクリメントする。さらに、このカウ
ンタは、メモリ２１のリード／ライトも制御するもので
ある。

【００１８】一方、アドレス選択回路２４は、メモリ２
１のアドレスを切り換えるもので、ＣＰＵ１２がメモリ
２１に書き込む時はＣＰＵ１２のアドレスバスを選択
し、通常時はポインタコントローラ２３が出力するアド
レスを選択するものである。また、第１のレジスタ２５
は、メモリ２１から読み出されたブロック番号をラッチ
すると共に、もしラッチしたデータが終了コードかどう
かもチェックし、終了コードの場合は終了検出信号をア
クティブにするものである。なお、ラッチするタイミン
グは、ポインタコントローラ２３で制御される。さら
に、第２のレジスタ２６は、第１のレジスタ２５のデー
タをラッチするものである。同様に、ラッチするタイミ
ングは、ポインタコントローラ２３で制御される。

【００１９】一方、アドレス変換回路２７は、ブロック
番号からコモンメモリ１１上の実アドレスを計算するも
のである。また、アドレスデコーダ２８は、送受信制御
ＬＳＩ１４がフレームディスクリプタをアクセスしてい
るかどうかをチェックし、アクセスしている場合はどの
アドレスをアクセスしているかをデコードするものであ
る。さらに、データ選択出力回路２９はマルチプレクサ
からなり、アドレスデコーダ２８からの信号により、必
要なレジスタ等を選択し出力するものである。次に、以
上のように構成した本実施例のデータ送信装置の作用に
ついて、図３を用いて説明する。

【００２０】図において、ＣＰＵ１２は、まず送信した
いブロック番号を、ディスクリプタ生成装置２０のメモ
リ２１に書き込んでおく。ここでは、ｋ，ｌ，ｍブロッ
クを設定し、最後に終了コードを書き込む。次に、ディ
スクリプタ生成装置２０のレジスタ群２２に、ディスク
リプタに設定するデータを書き込んでおく。

【００２１】最後に、ディスクリプタ生成装置２０にス
タート要求を行なう。これにより、ポインタコントロー
ラ２３は内部のカウンタをリセットし、メモリの先頭か
ら最初のブロック番号を読み出し、第１のレジスタ２５
にセットする。そして、そのデータを第２のレジスタ２
６にもセットする。さらに、ポインタコントローラ２３
は内部のカウンタをインクリメントし、メモリの先頭＋
１から次のブロック番号を読み出し、第１のレジスタ２
５にセットする。すなわち、第２のレジスタ２６には、
最初のブロック番号の値“ｋ”が設定され、第１のレジ
スタ２５には、２番目のブロック番号の値“ｌ”が設定
される。

【００２２】次に、送受信制御ＬＳＩ１４が送信を開始
すると、フレームディスクリプタをリードしにいき、こ
の時当該ディスクリプタ生成装置２０が選択される。す
ると、アクセスするアドレスによって、アドレスデコー
ダ２８で選択信号を生成し、例えばフレーム情報ならば
レジスタ群２２の内の必要なデータを、ブロック番号な
らば第２のレジスタ２６の値を、データアドレスならば
アドレス変換回路２７の値を、データ選択出力回路２９
で選択して出力する。

【００２３】次のディスクリプタが有効か無効かを示す
有効フラグを読み出した時は、第１のレジスタ２５で検
出した終了検出信号の値に応じて出力する。すなわち、
終了検出信号がインアクティブな場合は、まだ送信する
ブロックがあるので“１”を出力し、終了検出信号がア
クティブな場合は、最後のブロックなので“０”を出力
する。

【００２４】次のディスクリプタのアドレスは、自分の
ディスクリプタの先頭アドレスを出力する。すなわち、
次のブロックを送信するために、送受信制御ＬＳＩ１４
がディスクリプタを読み出す時には、同じアドレスをア
クセスすることになる。

【００２５】次に、送受信制御ＬＳＩ１４が１フレーム
の送信を完了すると、送信完了ビットをセットしにいく
ので、この書き込みを検出すると、ポインタコントロー
ラ２３は内部のカウンタをインクリメントして、次のメ
モリアドレスからブロック番号の値“ｍ”を読み出す。

【００２６】２フレーム目の送信を完了すると、ポイン
タコントローラ２３は次のメモリアドレスから終了コー
ドを読み出す。従って、３フレーム目で送受信制御ＬＳ
Ｉ１４が有効ビットをリードした時、有効でないと読み
出すため、一連の送信動作を終了する。

【００２７】なお、上記で、次のディスクリプタのアド
レスを自分のディスクリプタを指しているが、この有効
ビットのコントロールによって、必要な回数だけディス
クリプタのチェインを作ることができる。以上のような
一連の動作を繰り返すことによって、ｋ，ｌ，ｍの送信
を周期的に繰り返すことができる。

【００２８】上述したように、本実施例では、ローカル
エリアネットワークにおける各ステーションＡ，Ｂ，Ｃ
が各々共通なデータを格納するコモンメモリ１１を有
し、当該コモンメモリ１１をブロック毎に分割して各ス
テーションＡ，Ｂ，Ｃに割り当て、各ステーションＡ，
Ｂ，Ｃはコモンメモリ１１の自局に割り当てられたブロ
ックのデータを周期的に送信し、当該データを受信した
他のステーションはコモンメモリ１１の該当するブロッ
クに書き込んでデータを更新して情報を伝送する同報通
信方式を使用する伝送装置に用いられるデータ送信装置
において、データを送信するために必要な情報であるデ
ィスクリプタを生成するディスクリプタ生成装置を、ブ
ロック番号を格納するメモリ２１と、ディスクリプタに
設定しておく共通のフレーム情報を設定しておくレジス
タ群２２と、内部にメモリ２１のメモリアドレスを指示
するためのカウンタを有するポインタコントローラ２３
と、メモリ２１のアドレスを切り換えるアドレス選択回
路２４と、メモリ２１から読み出されたブロック番号を
ラッチすると共に、もしラッチしたデータが終了コード
かどうかもチェックする第１のレジスタ２５と、第１の
レジスタ２５のデータをラッチする第２のレジスタ２６
と、ブロック番号からコモンメモリ１１上の実アドレス
を計算するアドレス変換回路２７と、送受信制御ＬＳＩ
１４がフレームディスクリプタをアクセスしているかど
うかをチェックし、アクセスしている場合はどのアドレ
スをアクセスしているかをデコードするアドレスデコー
ダ２８と、アドレスデコーダ２８からの信号により、必
要なレジスタ等を選択し出力するデータ選択出力回路２
９とから構成するようにしたものである。従って、次の
ような種々の効果が得られるものである。 （ａ）ディスクリプタにメモリを使用しないため、メモ
リを節約することが可能となる。

【００２９】（ｂ）送信中においても、メモリのスキャ
ンブロック番号の設定値を変更することが可能となる。
また、フレーム情報の変更も、第１のレジスタ２５の値
を変更するだけで、全部のディスクリプタに反映するこ
とが可能となる。

【００３０】（ｃ）送信が完了しないと次のブロックに
進まないため、一連の送信完了毎にＣＰＵ１２によるデ
ィスクリプタのチェックが不要となり、特に送信周期が
速い場合においても、ＣＰＵ１２の負荷を軽くすること
が可能となる。 （ｄ）ＡＳＩＣにより、装置を１チップに収めることが
可能となる。

【００３１】尚、上記実施例において、メモリ２１に書
き込む値として、ブロック番号、終了コード以外に、無
効コードを書き込むことにより、ブロック番号の設定を
容易に増減することが可能となる。この場合には、メモ
リ２１から当該無効コードを読み出した時に、ポインタ
をインクリメントするようにしておけばよい。場合につ
いて説明したが、これに限らずようにしてもよいもので
ある。

【００３２】

【発明の効果】以上説明したように本発明によれば、同
報通信方式を使用する伝送装置に用いられるデータ送信
装置において、データを送信するために必要な情報であ
るディスクリプタを生成する手段として、送信するブロ
ックの番号を格納する記憶手段と、１ブロック送信毎に
記憶手段からブロック番号を読み出して新たなディスク
リプタを生成する手段と、送信するブロックを全て送信
完了するとディスクリプタの更新を止め通知する手段と
を備えるようにしたので、メモリを節約できると共に、
送信中においても設定値・フレーム情報の変更を行なう
ことができ、しかもＣＰＵの負荷の軽減化を図ることが
可能な極めて信頼性の高いデータ送信装置が提供でき
る。

【図面の簡単な説明】

【図１】本発明によるデータ送信装置の一実施例を示す
ブロック図。

【図２】同実施例におけるディスクリプタ生成装置の構
成例を示すブロック図。

【図３】同実施例における作用を説明するための図。

【図４】従来の伝送方式を説明するための概要図。

【図５】従来のデータ送信装置の構成例を示すブロック
図。

【図６】ディスクリプタの構成を示す概要図。

【図７】ディスクリプタのチェイン構造を示す概要図。

【符号の説明】

１１…コモンメモリ、１２…ＣＰＵ、１３…プログラム
メモリ、１４…送受信制御ＬＳＩ、１５…ディスクリプ
タ用メモリ、１６…モデム、２０…ディスクリプタ生成
装置、２１…メモリ、２２…レジスタ群、２３…ポイン
タコントローラ、２４…アドレス選択回路、２５…第１
のレジスタ、２６…第２のレジスタ、２７…アドレス変
換回路、２８…アドレスデコーダ、２９…データ選択出
力回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ローカルエリアネットワークにおける各
   ステーションが各々共通なデータを格納するコモンメモ
   リを有し、当該コモンメモリをブロック毎に分割して前
   記各ステーションに割り当て、前記各ステーションは前
   記コモンメモリの自局に割り当てられたブロックのデー
   タを周期的に送信し、当該データを受信した他のステー
   ションは前記コモンメモリの該当するブロックに書き込
   んでデータを更新して情報を伝送する同報通信方式を使
   用する伝送装置に用いられるデータ送信装置において、 データを送信するために必要な情報であるディスクリプ
   タを生成する手段として、 送信するブロックの番号を格納する記憶手段と、 １ブロック送信毎に前記記憶手段からブロック番号を読
   み出して新たなディスクリプタを生成する手段と、 送信するブロックを全て送信完了すると前記ディスクリ
   プタの更新を止め通知する手段とを、 備えて成ることを特徴とするデータ送信装置。
2. 【請求項２】 前記記憶手段としては、ブロック番号に
   加えて、終了コード、無効コードを格納するようにした
   ことを特徴とする請求項１に記載のデータ送信装置。