JPH0521803A - 絶縁ゲート型電界効果半導体装置 - Google Patents
絶縁ゲート型電界効果半導体装置Info
- Publication number
- JPH0521803A JPH0521803A JP3172600A JP17260091A JPH0521803A JP H0521803 A JPH0521803 A JP H0521803A JP 3172600 A JP3172600 A JP 3172600A JP 17260091 A JP17260091 A JP 17260091A JP H0521803 A JPH0521803 A JP H0521803A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- insulated gate
- semiconductor device
- effect semiconductor
- type field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
図れる実用的な絶縁ゲート型電界効果半導体装置を提供
する。 【構成】 半導体基板2におけるチャネル形成域CHの
上方に絶縁膜8を介してゲート電極7が設けられてなる
絶縁ゲート型電界効果半導体装置において、前記ゲート
電極7にダイオード15が直列に接続されていることを
特徴とする絶縁ゲート型電界効果半導体装置1。
Description
果半導体装置に関する。
ランジスタの要部構成をあらわす。絶縁ゲート型電界効
果トランジスタ51は、半導体基板52のドレイン領域
用のn型半導体領域53の表面部分にチャネル形成用の
p型半導体領域54が形成され、同領域54の表面部分
にソース領域用のn型半導体領域55が形成された構成
となっている。前記両n型半導体領域53、55に挟ま
れたp型半導体領域54の表面部分がチャネル形成域C
Hになっていて、このチャネル形成域CHの上方にはゲ
ート電極57が絶縁膜58を介して設けられている。な
お、71はソース電極であり、72はドレイン電極であ
る。
は入力抵抗が極めて大きいという特徴を有するが、出力
(静電)容量(COSS1)が大きいという欠点がある。出
力容量(COSS1)は、ゲート・ドレイン間容量(CGD)
とドレイン・ソース間容量(CDS)の合計である(C
OSS1=CGD+CDS)が、出力容量が大きいとトランジス
タがオフの状態であっても高周波成分が出力容量を介し
て流れてしまう。そのため、出力容量は小さい方がよ
い。
は、トランジスタ51を小さくするか、ゲート絶縁膜5
8を厚くするかすれば良いのであるが、いずれの場合
も、オン抵抗が大きくなって実用的でなくなるという問
題が別に生じる。この発明は、上記事情に鑑み、オン抵
抗の増大を伴わずに出力容量の低減が図れる実用的な絶
縁ゲート型電界効果半導体装置を提供することを課題と
する。
め、この発明にかかる絶縁ゲート型電界効果半導体装置
では、半導体基板におけるチャネル形成域の上方に絶縁
膜を介してゲート電極が設けられてなる構成において、
前記ゲート電極にダイオードを直列に接続するようにし
ている。
置は、トランジスタだけでなくサイリスタの場合もあ
る。ダイオードは、普通、2個を逆並列結合した形態で
ゲート電極に直列に接続する。ゲート電極への電荷の注
入・引き抜きをどちらかのダイオードを介して可能とす
るためである。しかし、これに限らず、直列に接続され
るダイオードは1個であってもよい。
は、ゲート電極にダイオードが直列に介在することによ
り、図2にみるように、ゲート・ソース間容量(CGS)
とダイオード容量(CD )の合計が、ゲート・ドレイン
間容量(CGD)に対して直列に入ることになり、その結
果、出力容量の低減化が図れる。つまり、出力容量低減
用のダイオードをゲート電極に直列に接続するようにす
るわけである。これを、数式を使って説明する。
式は以下の通りになる。 COSS2=CDS+{CGD×(CGS+CD )/(CGD+CDS+CD )} ≒CDS+{CGD×CGS/(CGD+CDS)} ;CD ≒0(とすることが 容易にできる) したがって、COSS1−COSS2を算出すれば、 =CDS+CGD−CDS+{CGD×CGS/(CGD+CDS)} =CGD{1−CGS/(CGD+CDS)}>0となる。
した結果が出るのである。
明する。勿論、この発明は以下の実施例に限らないこと
は言うまでもない。図1は実施例にかかる絶縁ゲート型
電界効果トランジスタをあらわす。絶縁ゲート型電界効
果トランジスタ1は、半導体基板2のドレイン領域用の
n型半導体領域3の表面部分にチャネル形成用のp型半
導体領域4が形成され、同領域4の表面部分にソース領
域用のn型半導体領域5が形成された構成となってい
る。前記両半導体領域3、5に挟まれたp型半導体領域
4の表面部分がチャネル形成域CHになっていて、この
チャネル形成域CHの上方にはゲート電極7が絶縁膜8
を介して設けられている。なお、11はソース電極であ
り、12はドレイン電極であって、両電極11、12が
半導体基板2の表と裏に分かれて設けられており、この
トランジスタ1は縦型構成である。
れたダイオード15、15が直列接続されていて、出力
容量の低減が図られていることは前述の通りである。ダ
イオード15は半導体基板2内あるいは表面上に形成さ
れ一体化されていることが望ましい。特に、ダイオード
15は、以下の形成形態をとるものが好ましい。
ゲート電極7には、しばしばポリシリコンが使われる
が、ゲート電極7形成のための半導体基板2の上に堆積
させたポリシリコン膜のゲート電極以外の部分を使って
ダイオードを形成するのである。ポリシリコン膜の一部
領域に逆導電型の不純物をドープし逆導電型に変える。
そうするとp領域とn領域が面方向に隣接したpn接合
ダイオードができる。膜厚み分で接するだけだから接合
面積は小さくダイオード接合容量は極めて僅かなものと
なり、本発明に適したものとなる。
ート型電界効果半導体装置では、ゲート電極にダイオー
ドを直列に介在させ、電界効果半導体装置部分の構成は
変化させずに出力容量の低減を図っており、その結果、
オン抵抗の増大を伴わずに出力容量の低減が実現される
ため、非常に実用性が高い。
スタの要部構成をあらわす断面図である。
等価回路図である。
部構成をあらわす断面図である。
式は以下の通りになる。 COSS2=CDS+{CGD×(CGS+CD)/(CGD+C GS +CD )} ≒CDS+{CGD×CGS/(CGD+C GS )} ;CD≒0 (とすることが容易にできる) したがって、COSS1−COSS2を算出すれば、 =CDS+CGD−C DS−{CGD×CGS/(CGD+C GS )} =CGD{1−CGS/(CGD+C GS )}>0となる。
Claims (1)
- 【特許請求の範囲】 【請求項1】 半導体基板におけるチャネル形成域の上
方に絶縁膜を介してゲート電極が設けられてなる絶縁ゲ
ート型電界効果半導体装置において、前記ゲート電極に
ダイオードが直列に接続されていることを特徴とする絶
縁ゲート型電界効果半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3172600A JP2841936B2 (ja) | 1991-07-12 | 1991-07-12 | 絶縁ゲート型電界効果半導体装置 |
GB9214337A GB2257830B (en) | 1991-07-12 | 1992-07-06 | Low output-capacity, double-diffused field effect transistor |
US07/909,846 US5296723A (en) | 1991-07-12 | 1992-07-07 | Low output capacitance, double-diffused field effect transistor |
KR1019920012367A KR960006107B1 (ko) | 1991-07-12 | 1992-07-11 | 저출력-용량 2중 확산형 전계효과 트랜지스터 |
DE4222998A DE4222998A1 (de) | 1991-07-12 | 1992-07-13 | Zweifach-diffundierter feldeffekttransistor mit niedriger ausgangskapazitaet |
HK98106645A HK1007632A1 (en) | 1991-07-12 | 1998-06-25 | Low output-capacity double-diffused field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3172600A JP2841936B2 (ja) | 1991-07-12 | 1991-07-12 | 絶縁ゲート型電界効果半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0521803A true JPH0521803A (ja) | 1993-01-29 |
JP2841936B2 JP2841936B2 (ja) | 1998-12-24 |
Family
ID=15944865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3172600A Expired - Lifetime JP2841936B2 (ja) | 1991-07-12 | 1991-07-12 | 絶縁ゲート型電界効果半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2841936B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246599A (ja) * | 2001-02-16 | 2002-08-30 | Mitsubishi Electric Corp | 電界効果型半導体装置及びその製造方法 |
JP2009021461A (ja) * | 2007-07-13 | 2009-01-29 | Renesas Technology Corp | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482708A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Mos-fet driving circuit |
JPH0371673A (ja) * | 1989-08-10 | 1991-03-27 | Sanyo Electric Co Ltd | 縦型mosfet |
-
1991
- 1991-07-12 JP JP3172600A patent/JP2841936B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482708A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Mos-fet driving circuit |
JPH0371673A (ja) * | 1989-08-10 | 1991-03-27 | Sanyo Electric Co Ltd | 縦型mosfet |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246599A (ja) * | 2001-02-16 | 2002-08-30 | Mitsubishi Electric Corp | 電界効果型半導体装置及びその製造方法 |
JP2009021461A (ja) * | 2007-07-13 | 2009-01-29 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2841936B2 (ja) | 1998-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910017674A (ko) | 박막 트랜지스터 | |
JPS6237545B2 (ja) | ||
KR970008665A (ko) | 게이트 보호용 제너 다이오드를 갖는 반도체 소자 및 그 제조방법 | |
JP2987884B2 (ja) | 半導体装置 | |
JPH051626B2 (ja) | ||
US4743952A (en) | Insulated-gate semiconductor device with low on-resistance | |
KR900017104A (ko) | Mos형 전계효과트랜지스터 | |
JPH0521803A (ja) | 絶縁ゲート型電界効果半導体装置 | |
KR960006107B1 (ko) | 저출력-용량 2중 확산형 전계효과 트랜지스터 | |
KR910020740A (ko) | 반도체기억장치 | |
JP2574082B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
JPH02307271A (ja) | 半導体装置 | |
JP2869548B2 (ja) | 薄膜トランジスタ回路 | |
Mori et al. | A 5 to 130 V level shifter composed of thin gate oxide dual terminal drain PMOSFETS | |
US20240079501A1 (en) | Thin film transistor and manufacturing method therefor, array substrate, and display panel and device | |
JPH01111378A (ja) | 縦型mos fet | |
WO2021223357A1 (zh) | 半导体器件 | |
US3454795A (en) | Semiconductive field-controlled diode device | |
JPH07106581A (ja) | 半導体装置 | |
JPH06236998A (ja) | 半導体集積回路 | |
JP2022046240A (ja) | 半導体装置 | |
JP3118893B2 (ja) | 縦型mosトランジスタ | |
JPH06151865A (ja) | 半導体装置 | |
JPS6355976A (ja) | 電界効果半導体装置 | |
JPH01233771A (ja) | 電荷転送素子とその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |