JPH0521684A - 半導体装置および実装プリント基板 - Google Patents
半導体装置および実装プリント基板Info
- Publication number
- JPH0521684A JPH0521684A JP16818491A JP16818491A JPH0521684A JP H0521684 A JPH0521684 A JP H0521684A JP 16818491 A JP16818491 A JP 16818491A JP 16818491 A JP16818491 A JP 16818491A JP H0521684 A JPH0521684 A JP H0521684A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- package
- tape
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 プリント基板に対する実装面積が少なくてす
む半導体装置を得ること、および、高密度で半導体装置
がマウントされた実装プリント基板を得ること。 【構成】 リード付きテープ１１，１２を多層化してそ
の多層化されたリード付きテープ１１，１２をパッケー
ジ１８の１辺のみから外部に延出した半導体装置Ａとな
している。外部のリード付きテープ１１，１２をＬ形に
折り曲げて、半導体装置Ａがプリント基板１９に対する
垂直となる姿勢にした状態で、遊端側部分１１ａ，１２
ａをプリント基板１９上の導体パターン２０，２１に対
して接合し実装プリント基板Ｂを構成している。
む半導体装置を得ること、および、高密度で半導体装置
がマウントされた実装プリント基板を得ること。 【構成】 リード付きテープ１１，１２を多層化してそ
の多層化されたリード付きテープ１１，１２をパッケー
ジ１８の１辺のみから外部に延出した半導体装置Ａとな
している。外部のリード付きテープ１１，１２をＬ形に
折り曲げて、半導体装置Ａがプリント基板１９に対する
垂直となる姿勢にした状態で、遊端側部分１１ａ，１２
ａをプリント基板１９上の導体パターン２０，２１に対
して接合し実装プリント基板Ｂを構成している。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップを封止
したモールド樹脂からなるパッケージより外部に突出さ
れたアウターリード部がテープによって補強された状態
となっている半導体装置に関するとともに、そのような
半導体装置をマウントした実装プリント基板に関するも
のである。
したモールド樹脂からなるパッケージより外部に突出さ
れたアウターリード部がテープによって補強された状態
となっている半導体装置に関するとともに、そのような
半導体装置をマウントした実装プリント基板に関するも
のである。
【０００２】
【従来の技術】図５は従来のこの種の半導体装置の外観
を示す斜視図、図６はその断面図である。
を示す斜視図、図６はその断面図である。
【０００３】図において、１は半導体チップ、２は半導
体チップ１の電極（図示せず）上に形成されたバンプ、
３はポリイミドテープなどのリード補強テープ、４はリ
ード補強テープ３上に形成された金属リード、４ａは金
属リード４のうちのインナーリード部、４ｂはアウター
リード部であり、半導体チップ１上のバンプ２とインナ
ーリード部４ａとは熱圧着等により一体的に接合されて
いる。５はリード補強テープ３の外周辺部と金属リード
４のアウターリード部４ｂを除いて、半導体チップ１と
リード補強テープ３の大部分と金属リード４のインナー
リード部４ａの全体を保護するためにモールド樹脂によ
って封止してなる方形のパッケージである。
体チップ１の電極（図示せず）上に形成されたバンプ、
３はポリイミドテープなどのリード補強テープ、４はリ
ード補強テープ３上に形成された金属リード、４ａは金
属リード４のうちのインナーリード部、４ｂはアウター
リード部であり、半導体チップ１上のバンプ２とインナ
ーリード部４ａとは熱圧着等により一体的に接合されて
いる。５はリード補強テープ３の外周辺部と金属リード
４のアウターリード部４ｂを除いて、半導体チップ１と
リード補強テープ３の大部分と金属リード４のインナー
リード部４ａの全体を保護するためにモールド樹脂によ
って封止してなる方形のパッケージである。
【０００４】リード補強テープ３の外周辺部は四辺とも
パッケージ５から外部に露出しており、アウターリード
部４ｂもパッケージ５の四辺から外部に突出している。
パッケージ５から外部に露出しており、アウターリード
部４ｂもパッケージ５の四辺から外部に突出している。
【０００５】このような構造の半導体装置Ａ′は、フラ
ットパックタイプパッケージとも呼ばれ、プリント基板
に対して実装するときには、アウターリード部４ｂを基
板の孔に挿入するのではなく、基板上にプリント配線さ
れた導体パターンのランドに対して直接的に平面付けさ
れる（平面実装）。
ットパックタイプパッケージとも呼ばれ、プリント基板
に対して実装するときには、アウターリード部４ｂを基
板の孔に挿入するのではなく、基板上にプリント配線さ
れた導体パターンのランドに対して直接的に平面付けさ
れる（平面実装）。
【０００６】
【発明が解決しようとする課題】上記のように、従来の
半導体装置Ａ′にあっては、テープ３によって補強され
たアウターリード部４ｂがパッケージ５の４辺から突出
しているために、プリント基板に対してはどうしても平
面実装方式でマウントしなければならない。そして、そ
のために、プリント基板における実装面積が大きくな
り、半導体装置の実装数が増えるほど実装プリント基板
も大きな面積のものを必要とする、すなわち、実装の面
積効率が悪いという問題があった。
半導体装置Ａ′にあっては、テープ３によって補強され
たアウターリード部４ｂがパッケージ５の４辺から突出
しているために、プリント基板に対してはどうしても平
面実装方式でマウントしなければならない。そして、そ
のために、プリント基板における実装面積が大きくな
り、半導体装置の実装数が増えるほど実装プリント基板
も大きな面積のものを必要とする、すなわち、実装の面
積効率が悪いという問題があった。
【０００７】この発明は、上記のような問題点を解消す
るために創案されたものであって、プリント基板に対す
る実装面積が少なくてすむ半導体装置を得ることを第１
の目的とし、そのような半導体装置を用いてマウントを
行った全面積の小さな実装プリント基板を得ることを第
２の目的とする。
るために創案されたものであって、プリント基板に対す
る実装面積が少なくてすむ半導体装置を得ることを第１
の目的とし、そのような半導体装置を用いてマウントを
行った全面積の小さな実装プリント基板を得ることを第
２の目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置は、リード補強テープ上に形成された金属リードのイ
ンナーリード部と半導体チップの電極とを電気的に接合
し、前記リード補強テープの一部分と前記金属リードの
アウターリード部とを除いて全体をモールド樹脂によっ
て封止してパッケージに構成してある半導体装置であっ
て、前記金属リードを形成したリード補強テープを多層
化するとともに、その多層化されたリード付きテープを
前記パッケージの１辺のみから外部に延出させてあるこ
とを特徴とする。
置は、リード補強テープ上に形成された金属リードのイ
ンナーリード部と半導体チップの電極とを電気的に接合
し、前記リード補強テープの一部分と前記金属リードの
アウターリード部とを除いて全体をモールド樹脂によっ
て封止してパッケージに構成してある半導体装置であっ
て、前記金属リードを形成したリード補強テープを多層
化するとともに、その多層化されたリード付きテープを
前記パッケージの１辺のみから外部に延出させてあるこ
とを特徴とする。
【０００９】また、この発明に係る実装プリント基板
は、上記のように構成された半導体装置における外部に
延出されたリード付きテープをＬ形に折り曲げ、パッケ
ージをプリント基板に対してほぼ垂直な姿勢にした状態
で前記Ｌ形に折り曲げられたリード付きテープの遊端側
部分を、プリント基板上にプリント配線された導体パタ
ーンのランドに対して電気的かつ機械的に接合したこと
を特徴とする。
は、上記のように構成された半導体装置における外部に
延出されたリード付きテープをＬ形に折り曲げ、パッケ
ージをプリント基板に対してほぼ垂直な姿勢にした状態
で前記Ｌ形に折り曲げられたリード付きテープの遊端側
部分を、プリント基板上にプリント配線された導体パタ
ーンのランドに対して電気的かつ機械的に接合したこと
を特徴とする。
【００１０】
【作用】この発明の半導体装置によれば、金属リードを
形成したリード補強テープが多層化されたリード付きテ
ープをパッケージの１辺のみから延出してあるので、そ
の１辺のみからのリード付きテープをＬ形に折り曲げ、
パッケージをプリント基板に対して垂直姿勢とする状態
でマウントすることができる（垂直実装方式）。
形成したリード補強テープが多層化されたリード付きテ
ープをパッケージの１辺のみから延出してあるので、そ
の１辺のみからのリード付きテープをＬ形に折り曲げ、
パッケージをプリント基板に対して垂直姿勢とする状態
でマウントすることができる（垂直実装方式）。
【００１１】また、そのような垂直実装方式で半導体装
置をマウントした実装プリント基板にあっては、半導体
装置１つ当たりが必要とする実装面積が大幅に減少し、
多数の半導体装置を垂直実装方式で互いに近接させてマ
ウントすると、非常に高い面積効率のもとでマウントす
ることができる。
置をマウントした実装プリント基板にあっては、半導体
装置１つ当たりが必要とする実装面積が大幅に減少し、
多数の半導体装置を垂直実装方式で互いに近接させてマ
ウントすると、非常に高い面積効率のもとでマウントす
ることができる。
【００１２】
【実施例】以下、この発明の実施例を図面に基づいて詳
細に説明する。
細に説明する。
【００１３】図１はこの発明の一実施例に係る半導体装
置の外観を示す斜視図、図２はその断面図である。
置の外観を示す斜視図、図２はその断面図である。
【００１４】図２に示すように、２層のポリイミド製の
リード補強テープ１１，１２のそれぞれの表面に金属リ
ード１３，１４が形成されている。これら２層のリード
付きテープ１１，１２はその厚み方向で密着している。
半導体チップ１５上の電極（図示せず）上に形成された
バンプ１６，１７に対してリード付きテープ１１，１２
上の金属リード１３，１４におけるインナーリード部１
３ａ，１４ａを熱圧着等により電気的かつ機械的に接合
してある。
リード補強テープ１１，１２のそれぞれの表面に金属リ
ード１３，１４が形成されている。これら２層のリード
付きテープ１１，１２はその厚み方向で密着している。
半導体チップ１５上の電極（図示せず）上に形成された
バンプ１６，１７に対してリード付きテープ１１，１２
上の金属リード１３，１４におけるインナーリード部１
３ａ，１４ａを熱圧着等により電気的かつ機械的に接合
してある。
【００１５】リード付きテープ１１，１２の外側部分、
すなわち、リード補強テープ１１，１２の外側半分とそ
の上の金属リード１３，１４のアウターリード部１３
ｂ，１４ｂとを除いて、半導体チップ１５とリード補強
テープ１１，１２の内側半分とインナーリード部１３
ａ，１４ａとを、保護のためにモールド樹脂によって封
止してパッケージ１８に構成してある。
すなわち、リード補強テープ１１，１２の外側半分とそ
の上の金属リード１３，１４のアウターリード部１３
ｂ，１４ｂとを除いて、半導体チップ１５とリード補強
テープ１１，１２の内側半分とインナーリード部１３
ａ，１４ａとを、保護のためにモールド樹脂によって封
止してパッケージ１８に構成してある。
【００１６】以上のような構造の半導体装置Ａにおい
て、リード補強テープ１１，１２の外側部分およびリー
ド補強テープ１１，１２に保持されたアウターリード部
１３ｂ，１４ｂをパッケージ１８の外部に延出させるに
当たって、方形のパッケージ１８の１辺のみから延出さ
せてあるところに特徴がある。
て、リード補強テープ１１，１２の外側部分およびリー
ド補強テープ１１，１２に保持されたアウターリード部
１３ｂ，１４ｂをパッケージ１８の外部に延出させるに
当たって、方形のパッケージ１８の１辺のみから延出さ
せてあるところに特徴がある。
【００１７】上記のように構成された半導体装置Ａは、
図３，図４に示すように、プリント基板１９にマウント
される。すなわち、パッケージ１８から延出されたリー
ド付きテープ１１，１２をＬ形に折り曲げ、パッケージ
１８をプリント基板１９に対してほぼ垂直な姿勢にした
状態で、Ｌ形に折り曲げられたリード付きテープ１１，
１２の遊端側部分１１ａ，１２ａを、プリント基板１９
上にプリント配線された導体パターン２０，２１のラン
ドに対してハンダ付け等により電気的かつ機械的に接合
する。
図３，図４に示すように、プリント基板１９にマウント
される。すなわち、パッケージ１８から延出されたリー
ド付きテープ１１，１２をＬ形に折り曲げ、パッケージ
１８をプリント基板１９に対してほぼ垂直な姿勢にした
状態で、Ｌ形に折り曲げられたリード付きテープ１１，
１２の遊端側部分１１ａ，１２ａを、プリント基板１９
上にプリント配線された導体パターン２０，２１のラン
ドに対してハンダ付け等により電気的かつ機械的に接合
する。
【００１８】このような半導体装置Ａのプリント基板１
９に対する垂直実装によって、図４のように複数の半導
体装置Ａがプリント基板１９上に高密度にマウントされ
た実装プリント基板Ｂとすることができる。リード付き
テープ１１，１２の遊端側部分１１ａ，１２ａの実装面
積は、半導体装置Ａ全体の面積に比べて充分に小さくな
っているからである。このような面積効率の高いマウン
トが可能になったのも、リード付きテープ１１，１２を
パッケージ１８の１辺のみから外部に延出したからであ
る。
９に対する垂直実装によって、図４のように複数の半導
体装置Ａがプリント基板１９上に高密度にマウントされ
た実装プリント基板Ｂとすることができる。リード付き
テープ１１，１２の遊端側部分１１ａ，１２ａの実装面
積は、半導体装置Ａ全体の面積に比べて充分に小さくな
っているからである。このような面積効率の高いマウン
トが可能になったのも、リード付きテープ１１，１２を
パッケージ１８の１辺のみから外部に延出したからであ
る。
【００１９】なお、上記実施例においては、リード補強
テープ１１，１２を２層としたが、これは何層であって
もかまわない。また、金属リード１３，１４を２層のリ
ード補強テープ１１，１２に個別的に形成したが、これ
を１層のリード補強テープの表裏両面に形成してもよ
い。
テープ１１，１２を２層としたが、これは何層であって
もかまわない。また、金属リード１３，１４を２層のリ
ード補強テープ１１，１２に個別的に形成したが、これ
を１層のリード補強テープの表裏両面に形成してもよ
い。
【００２０】
【発明の効果】この発明に係る半導体装置によれば、パ
ッケージからのリード付きテープの延出箇所をパッケー
ジの１辺のみからとし、そのリード付きテープをＬ形に
折り曲げ、パッケージをプリント基板に対し垂直姿勢で
マウントするようにしたので、プリント基板に対する実
装面積を従来例の平面実装方式に比べて充分に小さくす
ることができ、マウントの面積効率を大幅にアップする
ことができる。
ッケージからのリード付きテープの延出箇所をパッケー
ジの１辺のみからとし、そのリード付きテープをＬ形に
折り曲げ、パッケージをプリント基板に対し垂直姿勢で
マウントするようにしたので、プリント基板に対する実
装面積を従来例の平面実装方式に比べて充分に小さくす
ることができ、マウントの面積効率を大幅にアップする
ことができる。
【００２１】また、この発明に係る実装プリント基板
は、上記のような垂直実装方式で半導体装置をプリント
基板にマウントしたものであるから、同一個数の半導体
装置をマウントする上では従来例と比べて充分に小さな
面積のプリント基板でよく、同一面積のプリント基板を
対象とすればより多くの半導体装置をマウントすること
ができる。
は、上記のような垂直実装方式で半導体装置をプリント
基板にマウントしたものであるから、同一個数の半導体
装置をマウントする上では従来例と比べて充分に小さな
面積のプリント基板でよく、同一面積のプリント基板を
対象とすればより多くの半導体装置をマウントすること
ができる。
【図１】この発明の一実施例に係る半導体装置の外観を
示す斜視図である。
示す斜視図である。
【図２】実施例の半導体装置の断面図である。
【図３】実施例において半導体装置をプリント基板にマ
ウントした状態の拡大正面図である。
ウントした状態の拡大正面図である。
【図４】実施例に係る実装プリント基板を示す正面図で
ある。
ある。
【図５】従来の半導体装置の外観を示す斜視図である。
【図６】従来の半導体装置を示す断面図である。
１１，１２ リード補強テープ（リード付きテープ）
１１ａ，１２ａ 遊端側部分
１３，１４ 金属リード
１３ａ，１４ａ インナーリード部
１３ｂ，１４ｂ アウターリード部
１５ 半導体チップ
１６，１７ バンプ
１８ パッケージ
１９ プリント基板
２０，２１ 導体パターン
Ａ 半導体装置
Ｂ 実装プリント基板
Claims (2)
- 【請求項１】 リード補強テープ上に形成された金属リ
ードのインナーリード部と半導体チップの電極とを電気
的に接合し、前記リード補強テープの一部分と前記金属
リードのアウターリード部とを除いて全体をモールド樹
脂によって封止してパッケージに構成してある半導体装
置であって、 前記金属リードを形成したリード補強テープを多層化す
るとともに、その多層化されたリード付きテープを前記
パッケージの１辺のみから外部に延出させてあることを
特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置における外
部に延出されたリード付きテープをＬ形に折り曲げ、パ
ッケージをプリント基板に対してほぼ垂直な姿勢にした
状態で前記Ｌ形に折り曲げられたリード付きテープの遊
端側部分を、プリント基板上にプリント配線された導体
パターンのランドに対して電気的かつ機械的に接合した
ことを特徴とする実装プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16818491A JPH0521684A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置および実装プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16818491A JPH0521684A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置および実装プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521684A true JPH0521684A (ja) | 1993-01-29 |
Family
ID=15863345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16818491A Pending JPH0521684A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置および実装プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521684A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9523702B2 (en) | 2012-06-08 | 2016-12-20 | Seiko Epson Corporation | Sensor unit, electronic device, and moving body |
-
1991
- 1991-07-09 JP JP16818491A patent/JPH0521684A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9523702B2 (en) | 2012-06-08 | 2016-12-20 | Seiko Epson Corporation | Sensor unit, electronic device, and moving body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664618B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
| JPH0685161A (ja) | 高密度実装型半導体装置 | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JPH0521684A (ja) | 半導体装置および実装プリント基板 | |
| KR100393094B1 (ko) | 지지각을 갖는 기판을 이용한 반도체 패키지 | |
| JP3917344B2 (ja) | 半導体装置及び半導体装置の実装方法 | |
| JP2602834B2 (ja) | 半導体装置 | |
| KR20040078807A (ko) | 볼 그리드 어레이 적층 패키지 | |
| JPH05343610A (ja) | 混成集積回路装置 | |
| JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH0517709B2 (ja) | ||
| JP3016049B2 (ja) | 半導体装置 | |
| JP3173308B2 (ja) | 半導体集積回路装置 | |
| JP3434807B2 (ja) | テープキャリアパッケージとその製造方法 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP3415128B1 (ja) | 半導体装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH0613535A (ja) | 電子部品搭載装置 |