JP3415128B1 - 半導体装置 - Google Patents

Abstract

【要約】 【課題】 １つのテープキャリアに複数個の半導体素子
を搭載できる構造を具えたテープキャリア。 【解決手段】 デバイスホール１４を具えたベーステー
プ１１と、ベーステープ１１上に設けられた複数のリー
ド１６と、これらのリード１６のうち、デバイスホール
１４のデバイスホールエッジ１５から、デバイスホール
１４の中心方向に向かって突出したインナーリードの長
さが、異なる複数の長さであることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置に関
し、特にテープキャリアパッケージ（Tape Carrier Pac
kage)（以下、ＴＣＰと称する場合もある。）のための
テープキャリアに関する。

【０００２】

【従来の技術】半導体集積回路に関する技術が発展し、
特に多ピン化による高密度実装の要求が高まるにつれ
て、半導体装置の様々なパッケージ形態が開発されてき
た。

【０００３】このようなパッケージ形態の１つにテープ
キャリアパッケージ（ＴＣＰ）がある。ここでいうテー
プキャリアとは、フレキシブルなベーステープにデバイ
スホールを形成した後、例えばフォトリソグラフィ等に
より、リード（回路パターン）を形成し、さらに形成さ
れたリードを保護するためのソルダレジストを施した半
導体装置である。テープキャリアパッケージとは、この
テープキャリアに半導体素子を搭載した後、樹脂等によ
り封止したパッケージである。また、この明細書におい
て、テープキャリアに半導体素子が搭載されているが、
モールドが施されていない構造を単に構造体と称する場
合もある。

【０００４】従来のテープキャリアは、例えばポリイミ
ド等のフィルムで形成された長尺の写真フィルム状ベー
ステープに、デバイスホールがベーステープの長軸方向
に、向かって直列するように多数設けられている。ま
た、ベーステープの短軸方向の両端近傍には、ベーステ
ープの製造工程等において、搬送等を容易にするため
に、ベーステープの長軸方向にデバイスホールに平行と
なるような配列で複数のスプロケットホールが設けられ
ている。そしてデバイスホールのひとつずつに複数のリ
ードがインナーリードとして突出するように形成されて
いる。このリードは、一般にアルミ、銅等の導体金属に
より形成されている。さらにこのリードには、リードが
ベーステープ上に載っている範囲内において、配線パタ
ーンを保護する目的でソルダレジストが施されている。
このリード全面には、このリードの保護とボンディング
に使用するためのＳｎ（錫）、Ａｕ（金）又はハンダ等
によるメッキが施されている。

【０００５】テープキャリアに搭載される半導体素子
は、例えば金属共晶法又は熱圧着法等を用いて、インナ
ーリードとボンディングされる。然る後、樹脂等により
モールド形成を行う。最後にベーステープからひとこま
ごとに切り出すことでパッケージとして完成する。この
パッケージは、そのアウターリードをボンディングする
ことでプリント基板等に表面実装される。

【０００６】このようなＴＣＰでは、他のパッケージ形
態と比較して、小型化、薄型化が容易であり、高密度表
面実装に極めて好適であるので、その利用範囲はますま
す拡大していくものと期待される。

【０００７】しかしながら、従来のテープキャリアは、
１つのテープキャリアに１つの半導体素子を搭載するこ
としかできず、複数個、特にサイズの異なる複数個の半
導体素子を１つのテープキャリアに高密度実装してパッ
ケージのさらなる高機能化を実現することは困難であっ
た。

【０００８】また、プリント基板上における、同一実装
面積当たりの多ピン化を可能とするパッケージ形態とし
ては、ボールグリッドアレー（ＢＧＡ）と呼ばれるパッ
ケージ形態が知られている。この構造は、半導体素子の
底面側に、プリント基板等の外部回路との接続のために
金属ボールを格子状に設けたものである。この構造によ
れば、外部接続用端子、すなわち金属ボールをテープキ
ャリアの２次元の平面内に配置することができるのでパ
ッケージを大型にすることなく多ピン化を実現すること
が可能である。

【０００９】例えばテープキャリアとボールグリッドア
レーを組み合わせたパッケージ形態も知られている。こ
の構成によれば、確かに同一サイズのパッケージから多
くの外部端子を引き出すことは可能であるが、複数個の
半導体素子を１つのテープキャリアに高密度実装するこ
とでパッケージ自体の高機能化を実現することは大変困
難であった。

【００１０】

【発明が解決しようとする課題】この発明は、上記従来
の問題点に鑑みてなされたものであり、１つのテープキ
ャリアのデバイスホールに、複数個、特に互いにサイズ
の異なる複数個の半導体素子の搭載を可能にすること
で、小型、薄型であるというＴＣＰの利点を損なわず
に、より高機能化及び高付加価値化を図ることを目的と
する。

【００１１】

【課題を解決するための手段】上記課題を解決するた
め、この発明のテープキャリアパッケージは、上面に第
１の電極が形成されている第１の半導体素子と、ベース
テープに設けられていて、前記第１の電極に接続されて
いる第１の長さを有する第１のリードと、上面に第２の
電極が形成されている第２の半導体素子と、ベーステー
プに設けられていて、第２の電極に接続されている、第
１のリードよりも短い長さの第２のリードと、上面に第
３の電極が形成されている第３の半導体素子と、ベース
テープに設けられていて、第３の電極に接続されてい
る、第２のリードよりも短い長さの第３のリードと、第
１の半導体素子、第２の半導体素子及び第３の半導体素
子、並びに第１のリード、第２のリード及び第３のリー
ドとを封止するためのモールド部材とを含む。

【００１２】この構成により、複数個の半導体素子を１
つのテープキャリアのデバイスホール内に効率的に搭載
することが可能となるので、小型、薄型であるというＴ
ＣＰの利点を損なわずに、ＴＣＰのより高機能化及び高
付加価値化を図ることができる。

【００１３】

【発明の実施の形態】以下、図を参照して、この発明の
実施の形態につき説明する。なお、図面は、この発明が
理解できる程度に、構成要素の大きさ及び配置等が概略
的に示されているに過ぎず、これによりこの発明が特に
限定されるものではない。また、以下の説明に用いる各
図において同様の構成成分については、同一の符号を付
して示し、その重複する説明を省略する場合がある。断
面図においては、内部構造を分かり易くするために、モ
ールドの輪郭のみを破線で示し、また構成成分の断面を
示すハッチング（斜線）を省略する場合もあることを理
解されたい。

【００１４】〈第１の実施の形態〉図１は、この発明の
第１の実施の形態の構成を概略的に示す図である。図１
（Ａ）は、この発明のテープキャリアに３つの半導体素
子を搭載した構造体の例を示す概略的な平面図である。
図１（Ｂ）は、図１（Ａ）の構造体のＣ−Ｃ’破線によ
る断面の切り口を矢印方向からみた概略的な断面図であ
る。

【００１５】図１（Ａ）及び図１（Ｂ）を参照して、こ
の発明の第１の実施の形態につき説明する。この発明の
テープキャリア１０は、複数のデバイスホール１４が設
けられた長尺のベーステープ１１に、移送のためのスプ
ロケットホール１２が穿設されて形成されている。さら
にリード１６として、３通りの異なる長さのインナーリ
ードを具えたリード、すなわち第１のリード１６ａ、第
１のリード１６ａよりも短い第２のリード１６ｂ及び第
２のリード１６ｂよりも短い第３のリード１６ｃを原則
としてこの順に１組として、デバイスホール１４のデバ
イスホールエッジ１５の周縁に沿って規則的に複数組を
配設してある。ここで、第１のリード１６ａ、第２のリ
ード１６ｂ及び第３のリード１６ｃとは、そのインナー
リードの長さにより区別されるものであって、リードの
全長により区別されるものではない（以下の実施の形態
においても同様）。図１（Ａ）の構成では、アウターリ
ード側のデバイスホールエッジ１５からデバイスホール
の中心に向かう方向でみると、２組のリード１６が設け
てある。さらに、組を構成するリード１６の右端に第３
のリード１６ｃを１つ付加した構成としてある。

【００１６】この発明でいうインナーリードとは、リー
ド１６のうち、デバイスホールエッジ１５からデバイス
ホール１４空間に突出しているリード１６の先端までの
部分領域をいう。

【００１７】リード１６は、ベーステープ１１に載って
いる範囲内でソルダレジスト１８により保護されてい
る。

【００１８】図１（Ａ）において、実際にはリード１６
を覆うように設けられているソルダレジスト１８は、リ
ード１６の配置関係を分かり易くするために、その輪郭
のみを示してある（以下の図においても同様）。

【００１９】第１のリード１６ａ、第２のリード１６ｂ
及び第３のリード１６ｃそれぞれのインナーリードの長
さは、それぞれのインナーリードにボンディングされる
半導体素子の半導体素子サイズ、半導体素子の厚み及び
インナーリードとのボンディングのための電極配置を考
慮して決定される（詳細は後述する。）。

【００２０】デバイスホール１４内には、３つの半導体
素子、すなわち第１の半導体素子２０、第２の半導体素
子３０及び第３の半導体素子４０が搭載されている。第
１の半導体素子２０の上面にはボンディングパッドとし
て複数個の第１突起電極２２が、第１の半導体素子２０
の上面を構成する辺に沿うように設けられている。第２
の半導体素子３０の上面には複数個の第２突起電極３２
が、上面を構成する辺に沿うように設けられている。第
３の半導体素子４０の上面にも同様に複数個の第３突起
電極４２が設けられている。

【００２１】テープキャリア１０に搭載されているこれ
ら３つの半導体素子は、上面及び下面の形状が同一矩形
である直方体状である。３つの半導体素子それぞれは互
いに相似の形状を有している。また、それぞれの半導体
素子の厚みは同一である。これら３つの半導体素子の大
きさ、すなわち上面の面積を比較すると第１の半導体素
子２０の上面の面積が最も小さい。また、第３の半導体
素子４０の上面の面積が最大である。第２の半導体素子
３０の上面の面積は、これらの２つの半導体素子の中間
にある。すなわち、これらの３つの半導体素子は、階段
ピラミッド状にテープキャリア１０に搭載されている。

【００２２】搭載されている複数個の半導体素子、すな
わちこの実施の形態においては第１の半導体素子２０、
第２の半導体素子３０及び第３の半導体素子４０の３つ
の半導体素子が互いにその機能を損なうことなく、かつ
それぞれの半導体素子においてボンディングパッドの領
域を確保して積層可能である場合には、これら３つの半
導体素子は、ＴＣＰの厚みを最小限にするために、図示
しない接着剤により接着する構成とするのがよい。例え
ば第１の半導体素子２０の底面を第２の半導体素子３０
の上面に接着剤により接着する。第２の半導体素子３０
の底面を、第３の半導体素子４０の上面に接着剤により
接着する。しかしながら、例えば搭載される複数個の半
導体素子同士のノイズによる干渉等による動作不良を防
止するために、これらの半導体素子を、モールド６０内
において、互いに離間する構成としてもよい。

【００２３】第１のリード１６ａの先端部下面側は、第
１の半導体素子２０の表面上に設けられたボンディング
エリアに存在するボンディングパッド、すなわち第１突
起電極２２にボンディングされている。第２のリード１
６ｂの先端部下面側には第２の半導体素子３０の第２突
起電極３２がボンディングされている。第３のリード１
６ｃの先端部下面側には第３の半導体素子４０の第３突
起電極４２がボンディングされている。

【００２４】第１の実施の形態では、３個の半導体素子
を搭載する場合には、３通りの長さのインナーリードを
１組としてこれを原則として規則的にテープキャリアに
並設する構成とした。しかしながら、半導体素子の配置
等を工夫することで、インナーリードの長さの組の数よ
りも多い半導体素子を搭載することも可能である。

【００２５】従って、この発明は、２又は３以上の長さ
を含むインナーリードの組を具え、この長さの数と同数
か又はそれ以上の個数の半導体素子を搭載することがで
きるテープキャリア及びこのテープキャリアを応用した
ＴＣＰの構成例を開示するものである。

【００２６】このように、この発明のテープキャリアに
搭載される半導体素子の数、そのサイズ又はボンディン
グパッドの配置等に応じてインナーリードの長さを複数
種類に設定することで、１つのテープキャリアに複数
個、特に互いに異なるサイズの複数個の半導体素子が容
易に搭載可能となるので、同一実装面積でのさらなるＴ
ＣＰの多機能化及び高付加価値化を実現することができ
る。

【００２７】このとき最上部に位置する第１の半導体素
子２０に設けられているボンディングパッド、すなわち
突起電極２２の配置は、テープキャリア１０の第１のリ
ード１６ａがボンディング可能である限り格別の配慮を
必要としない。しかしながら、複数個の半導体素子を積
層して接着する場合には、第１の半導体素子２０の底面
側に搭載される第２の半導体素子３０の上面に設けられ
るボンディングパッド、すなわち第２突起電極３２は第
１の半導体素子２０と第２の半導体素子３０の第２突起
電極３２にボンディングされる第２のリード１６ｂと
が、電気的に短絡しないように、また第２の半導体素子
３０の第２突起電極３２と第１の半導体素子２０の第１
突起電極２２とが、空間的かつ電気的に離間するように
設定されている必要がある。しかしながら、複数個の半
導体素子同士を接着することなく離間させる構成とする
場合にはこの限りでない。第２の半導体素子３０と第３
の半導体素子４０との関係においても同様にして、第３
の半導体素子４０の表面上にボンディングパッド、すな
わち突起電極の配置位置を設定する。

【００２８】一般に、テープキャリアのインナーリード
にボンディングされる半導体素子は、リード同士が電気
的に短絡するのを防ぐため、テープキャリア平面に対し
て垂直方向やや下方に沈み込むようにオフセットしてボ
ンディングされることが多い。

【００２９】従って、テープキャリアに搭載される半導
体素子が既に完成していて、これにあわせてこの発明の
テープキャリアを製造する場合に、このテープキャリア
の複数通りのインナーリードの長さを適切に設定するた
めの具体的な要件としては、複数の長さのインナーリー
ドにそれぞれボンディングしようとする半導体素子サイ
ズ及び半導体素子の厚み、及び所望のオフセットに必要
なインナーリードの長さのマージン等が挙げられる。す
なわち、完成したパッケージの全体としての厚みが、例
えばプリント基板等に実装したときに不具合が生じない
ように、また薄型化、小型化が可能であるというＴＣＰ
本来の特徴を損なわないように設定するのがよい。

【００３０】この発明のテープキャリアのインナーリー
ドの形状については、上述した設定要件の範囲で、イン
ナーリード同士の電気的な短絡を防止するために、その
長さは可能な限り短くするのがよい。また半導体素子の
ボンディングパッドへのボンディングを容易にするため
に、インナーリードの先端部分の幅は、可能な限り広く
するのがよい。

【００３１】この第１の実施の形態及び以下に説明する
全ての実施の形態において、ベーステープの材料はこの
発明の目的を損なわない範囲で特に問わない。

【００３２】なお、図１に示した第１の実施の形態の構
成例ではデバイスホール１４、及び半導体素子の平面の
形状を矩形状としたが、この発明の構成例によれば、何
らこれに限定されるものではなく、例えばこれを円形状
又は楕円形状等にすることもできる（以下の実施例にお
いても同様）。

【００３３】第１の実施の形態において、テープキャリ
ア１０に搭載される複数個の半導体素子それぞれの厚み
は同一としたが、この発明の目的を損なわない範囲で、
この発明のテープキャリアパッケージの構成はこれに限
定されない。すなわち、この発明のテープキャリア１０
に搭載される複数個の半導体素子それぞれの厚みは異な
っていてもよい（以下の実施例においても同様）。

【００３４】この発明のテープキャリア１０に搭載され
る半導体素子の上面の形状は、矩形状を例に挙げて説明
したが、それぞれの形状は、第１の半導体素子２０、第
２の半導体素子３０及び第３の半導体素子４０がそれぞ
れの機能を損なわないようにテープキャリアに搭載され
る限り、互いに異なっていてもよい（以下の実施の形態
についても同様）。

【００３５】上述の実施の形態では半導体素子の構成に
あわせてテープキャリア、特にインナーリードの構成を
設計する例を説明したが、例えば半導体素子の設計段階
において、複数の長さの組のインナーリードを有する既
存のテープキャリアに合わせて、搭載される半導体素子
の電極配置等を最適化してもよい。

【００３６】次いでボンディングされた半導体素子とイ
ンナーリードは、樹脂等によるモールド６０の形成によ
り、封止される。例えば半導体素子に熱硬化型の接着剤
を塗布してある場合には、モールド６０の形成時に加え
られる熱により、これを硬化させる（以下の実施の形態
においても同様）。

【００３７】この第１の実施の形態のテープキャリアの
構成によれば、異なるサイズの複数個の半導体素子を１
つのテープキャリアに搭載することが可能となり、小
型、薄型であるというＴＣＰの利点を損なうことなく、
同一実装面積でのさらなる高機能化及び高付加価値化が
可能となる。

【００３８】次に、図１を参照して、この発明のテープ
キャリア及びＴＣＰの製造方法の例につき説明する。

【００３９】まず、ポリイミドフィルム、ポリエステル
フィルム等から形成されているフレキシブルなベーステ
ープ１１にスプロケットホール１２及びデバイスホール
１４を形成する。好ましくは金型及びパンチャー等を用
いて機械的に形成するのがよい。

【００４０】次いで、ベーステープ１１上面に銅箔を貼
り合わせる。然る後、例えば搭載される半導体素子のサ
イズ、電極配置、半導体素子自体のパッケージ内での配
置等を考慮してインナーリードの長さ、幅及び配置等を
設定し、これに従ってフォトレジスト工程及びエッチン
グ工程等を行うことで、複数のリード１６（配線パター
ン）を形成する。

【００４１】次に、リード１６露出表面全面に、搭載さ
れる半導体素子のボンディング及びリードの保護のため
のＡｕ（金）、Ｓｎ（錫）、ハンダ等の金属メッキを施
す。次いで、ベーステープ１１上面に形成されたリード
１６、すなわち配線パターンのうちベーステープ１１上
に載っている範囲内において、リード１６を保護するた
めのソルダレジスト１８を形成する。このようにして、
この発明のテープキャリア１０が製造される。

【００４２】次いで、ＴＣＰの製造工程につき説明す
る。テープキャリア１０に半導体素子をボンディングす
る際には、リード１６に施した金属メッキ材と、半導体
素子側のボンディングパッド、すなわちＡｕバンプ等と
を金属共晶、又は熱圧着することにより行われるのが一
般的である。具体的にはリード１６の少なくとも上面、
場合によってはさらに下面及び／又は側面（一方又は双
方の側面）に存在する金属メッキを溶解させることで、
半導体素子のボンディングパッド、すなわちＡｕバンプ
等の突起電極と、金属共晶又は熱圧着させることによ
り、インナーリードと半導体素子とをボンディングす
る。

【００４３】まず第１のリード１６ａと第１の半導体素
子２０の第１突起電極２２を位置合わせした後、ボンデ
ィング装置を用いて互いにボンディングする。次いで第
２の半導体素子３０の第２突起電極３２を第２のリード
１６ｂとを位置合わせした後に、ボンディング装置を用
いて互いにボンディングする。この位置合わせをする際
には、第１の半導体素子２０の下面に接着剤等を塗布し
ておいて、第１の半導体素子２０と第２の半導体素子３
０とを接着してもよい。同様に第３の半導体素子４０に
ついても、第３のリード１６ｃとボンディングを行う。
このとき所望により第２の半導体素子３０の下面に接着
剤等を塗布することにより３つの半導体素子をそれぞれ
積層する構成とすることもできる。４つ以上の半導体素
子をこの発明のテープキャリアに搭載しようとする場合
にも原則的として同様の工程を採用することができる。
このようにして、図１に示したような構造体が得られ
る。

【００４４】然る後、樹脂等によりモールド６０を形成
することで搭載される複数個の半導体素子及びインナー
リードを封止する。このとき半導体素子の放熱性、モー
ルド材の節約によるコストパフォーマンスの向上等を考
慮して、テープキャリア１０に搭載されているそれぞれ
の半導体素子の表面の１又は２以上を露出させる構成と
してもよい。それぞれの半導体素子の厚みが異なってい
る場合には、例えばこれら積層された半導体素子の総厚
みに合わせて、複数個の半導体素子の表面の１又は２以
上を露出する構成としてもよい。

【００４５】〈第２の実施の形態〉図２は、この発明の
第２の実施の形態の構成を概略的に示す図である。図２
（Ａ）は、この発明のテープキャリア１０に３つの半導
体素子を、第１の実施の形態とは異なる配置で搭載した
構造体の例を示す概略的な平面図である。図２（Ｂ）
は、図２（Ａ）のＣ−Ｃ’破線における断面の切り口を
矢印方向からみた概略的な断面図である。

【００４６】図２（Ａ）及び図２（Ｂ）を参照して、こ
の発明の第２の実施形態につき説明する。第２の実施の
形態のテープキャリア１０が、第１の実施の形態のテー
プキャリアと異なるのは、リード１６として、２通りの
異なる長さのインナーリードを具えたリード１６、すな
わち第１のリード１６ａ及び第１のリードよりも短い長
さの第２のリード１６ｂを２本１組として具える構成で
ある。複数組がベーステープ１１上に並設して具えられ
ている。図２（Ａ）の構成では、アウターリード側のデ
バイスホールエッジ１５からデバイスホールの中心に向
かってみると、ベーステープ１１上には３組のリード１
６が設けてある。さらに組を構成するリード１６の右端
に第２のリード１６ｂを１つ付加した構成としてある。
これらの１組のリード１６は、デバイスホール１４のデ
バイスホールエッジ１５の周縁に沿って、デバイスホー
ル１４の中心に向かって延伸する方向に複数組が並設さ
れている。

【００４７】デバイスホール１４内には、３つの半導体
素子、すなわち第１の半導体素子２０、第２の半導体素
子３０及び第３の半導体素子４０が搭載されている。第
１の半導体素子２０の上面部には、ボンディングパッド
として複数個の第１突起電極２２が設けられている。第
２の半導体素子３０の上面には第２突起電極３２が設け
られている。第３の半導体素子４０の上面には第３突起
電極４２が設けられている。すなわち、いずれの半導体
素子も突起電極の設けられている位置を基準にすれば同
じ向き、すなわちそれぞれの突起電極を上にして搭載さ
れている。

【００４８】これら３つの半導体素子は、上面及び下面
の形状が同一形状の矩形で構成されている直方体の形状
であって、特に第３の半導体素子４０の上面及び下面の
形状は同一形状の正方形としてある。また、それぞれの
半導体素子の厚みは同一としてある。これら３つの半導
体素子の大きさ、すなわち上面の面積を比較すると第１
の半導体素子２０の上面の面積が最も小さい。第２の半
導体素子３０の上面の面積は、第１の半導体素子２０と
比較すれば大きいが、第３の半導体素子４０と比較する
と小さい。そして第３の半導体素子４０の上面の面積が
最大である。第１の半導体素子２０の上面の矩形の長軸
の長さは、第２の半導体素子３０の上面の矩形の長軸の
長さに等しい。そしてこの長軸の長さは第３の半導体素
子４０上面の外周の辺の長さよりも小さい。また、第１
の半導体素子２０の上面の矩形の短軸の長さと、第２の
半導体素子３０の上面の矩形の短軸の長さの和は、第２
の半導体素子３０の長軸の長さ及び第３の半導体素子４
０の上面の矩形の外周の辺の長さより小さくなるように
設定されている。そして、第１の半導体素子２０及び第
２の半導体素子３０は、第３の半導体素子４０の上面側
に、互いの長軸同士が向かい合うようにして並列に配置
されている。この実施の形態においては、第１の半導体
素子２０と第２の半導体素子３０とは、それぞれ互いに
その機能を損なわないように、第３の半導体素子４０の
上面側に搭載される。すなわち、第３の半導体素子４０
の表面上のボンディングパッド、すなわち突起電極等を
第１の半導体素子２０及び／又は第２の半導体素子３０
が侵害してその機能を損なわないように搭載する。この
ときこれら３つの半導体素子は、ＴＣＰの厚みを最小限
にするために、図示しない接着剤により接着する構成と
するのがよい。すなわち第１の半導体素子２０及び第２
の半導体素子３０の底面を、接着剤により、第３の半導
体素子４０の上面に接着するのがよい。

【００４９】第１のリード１６ａは、第１の半導体素子
２０の突起電極２２及び第２の半導体素子３０の突起電
極３２にボンディングされている。第２のリード１６ｂ
は、第３の半導体素子４０の突起電極４２にボンディン
グされている。

【００５０】この実施の形態のテープキャリア１０及び
ＴＣＰの製造方法については、第１の実施の形態とほぼ
同様であるので説明を省略する。

【００５１】第２の実施の形態によれば、２通りの長さ
のインナーリードの組を具えたテープキャリアに、３つ
の半導体素子を搭載することができる。すなわち、３つ
の半導体素子を順次に積層するよりもパッケージをより
薄型化することができる。従って、より効率的にＴＣＰ
の多機能化及び高付加価値化を実現することができる。

【００５２】図３は、この発明の第２の実施の形態の変
形例の構成を概略的に示す図である。図３（Ａ）は、第
２の実施の形態の構造体を構成する構造体の例を示す概
略的な平面図である。図３（Ｂ）は、図３（Ａ）のＣ−
Ｃ’破線における断面の切り口を矢印方向からみた概略
的な断面図である。

【００５３】図３（Ａ）及び図３（Ｂ）を参照して、こ
の発明の第２の実施形態の変形例につき説明する。

【００５４】図３のテープキャリア及びこれに積層され
る半導体素子の形態は、上述した第２の実施の形態の構
成に加えて、第１の半導体素子２０と第２の半導体素子
３０とが金属配線４４により接続されていることを特徴
とする。第１の半導体素子２０と第２の半導体素子３０
とが対向する、それぞれの辺に沿って設けられた突起電
極、すなわち第１突起電極２２と第２突起電極３２とを
金属配線４４で接続してある。テープキャリア１０、第
１の半導体素子２０、第２の半導体素子３０及び第３の
半導体素子４０の構造、配置及び接続関係は、上述した
点を除き、第２の実施の形態と同様であるので説明を省
略し、特徴部分のみを説明する。

【００５５】３つの半導体素子は、デバイスホール１４
内に設けられている。すなわち第３の半導体素子４０の
上面側には、第１の半導体素子２０と第２の半導体素子
３０が搭載されている。第１の半導体素子２０の第１の
突起電極２２及び第２の半導体素子３０の第２突起電極
３２は、これら２つの半導体素子の互いに対向する辺に
沿うように、さらに設けられている。対向する２辺を挟
んで配置されている異なる２つの半導体素子の第１突起
電極２２と第２突起電極３２とは、金属配線４４をそれ
ぞれにボンディングすることで、互いに接続されてい
る。

【００５６】金属配線４４の幅、長さといった形状及び
その材質は、この発明の目的を損なわない範囲で特に限
定されない。しかしながら、製造工程を考慮すると、イ
ンナーリードと半導体素子の突起電極のボンディングに
使用される装置が適用可能な範囲で、設定するのが好ま
しい。

【００５７】この構成によれば、例えば第１の半導体素
子２０と第２の半導体素子３０を直接的に接続してある
ので、パッケージの動作を高速化することができる。又
パッケージ内で２つの半導体素子を協働させることでき
るのでより高機能化が可能となる。

【００５８】この実施の形態のテープキャリア１０の製
造方法については、第１の実施の形態とほぼ同様である
ので説明を省略し、この実施の形態に特徴的なＴＣＰの
製造方法について説明する。

【００５９】まずデバイスホール１４内の第１のリード
１６ａと第１の半導体素子２０の第１突起電極２２を位
置合わせした後、ボンディング装置を用いてボンディン
グする。次いで第２の半導体素子３０の第２突起電極３
２及び第３の半導体素子４０の第３突起電極４２を第２
のリード１６ｂと位置合わせした後に、ボンディング装
置を用いて互いにボンディングする。この位置合わせを
する際には、第１の半導体素子２０の下面に接着剤等を
塗布しておいて、第１の半導体素子２０と第２の半導体
素子３０及び第３の半導体素子４０とを接着する。

【００６０】金属配線４４のボンディングは、それぞれ
の半導体素子をデバイスホール１４内で位置決めした段
階でボンディング装置を用いて行うのがよい。また、イ
ンナーリードのすべてのボンディングが終了した後で行
ってもよい。また、テープキャリアに搭載する前の３つ
の半導体素子をそれぞれ接着して積層し、次いで金属配
線４４により第１の半導体素子２０と第２の半導体素子
３０とを接続した後、複数の半導体素子の積層体をイン
ナーリードにボンディングしてもよい。このようにして
図３に示した構造体が得られる。

【００６１】然る後、第１の実施の形態と同様にしてモ
ールド６０を施せばよい。

【００６２】〈第３の実施の形態〉図４は、この発明の
第３の実施の形態の構成を概略的に示す図である。図４
（Ａ）は、この発明のテープキャリア１０に３つの半導
体素子を搭載した構造体の例を示す概略的な平面図であ
る。図４（Ｂ）は、図４（Ａ）のＣ−Ｃ’破線における
断面の切り口を矢印方向からみた概略的な断面図であ
る。

【００６３】図４（Ａ）及び図４（Ｂ）を参照して、こ
の発明の第３の実施の形態につき説明する。

【００６４】第３の実施の形態のテープキャリア１０
が、２通りの異なる長さのインナーリードを具えたリー
ド１６、すなわち第１のリード１６ａ及び第１のリード
よりも短い第２のリード１６ｂを２本１組として、複数
組をベーステープ１１上に並設して具えているのは第２
の実施の形態と同様である。デバイスホール１４内に３
つの半導体素子を搭載するのも同様である。第３の実施
の形態において、第２の実施の形態と異なるのはテープ
キャリア１０に搭載される半導体素子のサイズ及び配置
関係である。

【００６５】テープキャリア１０に搭載される３つの半
導体素子は、上面及び下面の形状が同一形状の矩形で構
成されている直方体状である。特に第１の半導体素子２
０の上面及び下面の形状は同一形状の正方形としてあ
る。また、それぞれの半導体素子の厚みは同一としてあ
る。第２の半導体素子３０の上面の矩形の長軸の長さ
は、第３の半導体素子３０の上面の矩形の長軸の長さに
等しい。そして、第２の半導体素子３０及び第３の半導
体素子４０は、第１の半導体素子２０の下面側に、お互
いの長軸同士が向かい合うように、電気的、空間的に離
間されて並列に配置されている。

【００６６】この実施の形態においては、第２の半導体
素子３０と第３の半導体素子４０とは、それぞれ互いに
その機能を損なわないように、第１の半導体素子２０の
下面側に搭載される。第１の半導体素子２０が、第２の
半導体素子３０及び第３の半導体素子の表面上のボンデ
ィングパッド、すなわち第２突起電極３２及び第３突起
電極４２に、例えば接触して電気的に短絡してその機能
を損なわないように搭載する。従って、第２の半導体素
子３０と第３の半導体素子４０のインナーリードのため
のボンディングパッドより内側に第１の半導体素子２０
が収まるように搭載するのがよい。これら３つの半導体
素子は、ＴＣＰの厚みを最小限にするために、好ましく
は、図示しない接着剤により接着する構成とするのがよ
い。すなわち第１の半導体素子２０の下面を、第２の半
導体素子３０及び第３の半導体素子４０の上面であっ
て、互いの機能を損なうことがない領域のみにまたがる
ように、接着剤により、これら３つの半導体素子を互い
に接着する。このとき第２の半導体素子３０と第３の半
導体素子４０とは、上述したように空間的かつ電気的に
離間するように配置されているが、この距離は、例えば
第１の半導体素子２０のサイズに合わせて適宜変更する
ことができる。また、これら３つの半導体素子の厚みは
同一であるとしたが、搭載される３つの半導体素子それ
ぞれは異なる厚みであってもよい。

【００６７】第１のリード１６ａは、第１の半導体素子
２０の突起電極２２にボンディングされている。第２の
リード１６ｂは、第２の半導体素子３０の突起電極３２
及び第３の半導体素子４０の突起電極４２にボンディン
グされている。

【００６８】この実施の形態のテープキャリア１０の製
造方法については、第１の実施の形態とほぼ同様である
ので説明を省略し、この実施の形態に特徴的なＴＣＰの
製造方法について説明する。

【００６９】まずデバイスホール１４内の第１のリード
１６ａのインナーリード末端部と第１の半導体素子２０
の第１突起電極２２を位置合わせした後、ボンディング
装置を用いて互いにボンディングする。次いで第２の半
導体素子３０の第２突起電極３２及び第３の半導体素子
４０の第３突起電極４２を第２のリード１６ｂのインナ
ーリード末端部と位置合わせした後に、ボンディング装
置を用いて互いにボンディングする。この位置合わせを
する際には、第１の半導体素子２０の下面に接着剤等を
塗布しておいて、第１の半導体素子２０と第２の半導体
素子３０及び第３の半導体素子４０とを接着してもよ
い。このようにして図４に示した構造体が得られる。

【００７０】然る後、樹脂等によりモールド形成を行う
ことで半導体素子を封止する。このとき半導体素子の放
熱性、モールド材の節約によるコストパフォーマンスの
向上等を考慮して、テープキャリア１０に搭載されてい
るそれぞれの半導体素子の表面の１又は２以上を露出さ
せる構成としてもよい。このとき、それぞれの半導体素
子の厚みが異なっている場合には、例えば積層された半
導体素子の総厚みに合わせて、複数個の半導体素子の表
面のうち、１又は２以上を露出させる構成とするのがよ
い。

【００７１】この構成によっても、第２の実施の形態と
同等の効果を得ることができる。

【００７２】〈第４の実施の形態〉図５は、この発明の
第４の実施の形態の構成を概略的に示す図である。図５
（Ａ）は、この発明のテープキャリア１０に２つの半導
体素子を搭載した構造体の例を示す概略的な平面図であ
る。なお、下側に搭載されている第２の半導体素子３０
の配置と接続を分かり易くするために、上側に搭載され
ている第１の半導体素子２０については、輪郭のみを示
す。図５（Ｂ）は、図５（Ａ）のＣ−Ｃ’破線における
断面の切り口を矢印方向からみた概略的な断面図であ
る。

【００７３】図５（Ａ）及び図５（Ｂ）を参照して、こ
の発明の第４の実施形態につき説明する。第４の実施の
形態のテープキャリア１０が、２通りの異なる長さのイ
ンナーリードを具えたリード１６、すなわち第１のリー
ド１６ａ及び第１のリードよりも短い第２のリード１６
ｂを２本１組として、複数組をベーステープ１１上に並
設して具えているのは第２の実施の形態及び第３の実施
の形態のテープキャリアと同様である。第４の実施の形
態において、第１から第３の実施の形態と異なるのは、
テープキャリア１０に搭載される半導体素子の個数と配
置関係である。

【００７４】この実施の形態のテープキャリア１０には
２つの半導体素子、すなわち第１の半導体素子２０と第
２の半導体素子３０とがデバイスホール１４内に搭載さ
れている。

【００７５】これら２つの半導体素子は、上面及び下面
の形状が同一形状の正方形で構成されている直方体状で
ある。また、それぞれの半導体素子の厚みは同一として
ある。上面の面積を比較すると、第１の半導体素子２０
は第２の半導体素子３０より大きい。

【００７６】第１の半導体素子２０には、その下面の周
縁に沿うように複数個の第１突起電極２２が形成されて
いる。第２の半導体素子３０には、その上面の周縁に沿
うように第２突起電極３２が形成されている。従って、
これらの２つの半導体素子は、第１の半導体素子２０の
第１突起電極２２と第２の半導体素子３０の第２突起電
極３２とが、互いに向かい合う方向に、すなわち互いに
異なる向きに搭載されている。

【００７７】第１のリード１６ａは、その先端部の下面
側が第２の半導体素子３０の上面側に配置された突起電
極３２に、いわゆるフェイスダウンと呼ばれる搭載形態
でボンディングされている。第２のリード１６ｂは、そ
の先端部の上面側が第１の半導体素子２０の下面側に配
置されている突起電極２２に、いわゆるフェイスアップ
と呼ばれる搭載形態でボンディングされている。

【００７８】このとき第１の半導体素子２０と第２の半
導体素子３０とは、それぞれの突起電極が接触してしま
うと電気的に短絡し、搭載される半導体素子、ひいては
パッケージ自体の機能を損なってしまうので、空間的に
は離間されて保持される必要がある。この例では、距離
ｄ１だけ空間的に離間するように保持することで、半導
体素子同士の電気的な短絡を防止する。

【００７９】これら２つの半導体素子の厚みは同一であ
るとしたが、それぞれの２つの半導体素子が異なる厚み
であってもよい。

【００８０】この実施の形態のテープキャリア１０の製
造方法については、インナーリードの設計を行うに際し
て２通りの長さの組を、搭載される半導体素子に応じて
最適化して設定する以外は、第１の実施の形態とほぼ同
様であるので説明を省略し、この実施の形態に特徴的な
ＴＣＰの製造方法について説明する。

【００８１】まずデバイスホール１４内の第１のリード
１６ａのインナーリード末端部と第２の半導体素子３０
の第２突起電極３２を位置合わせした後、ボンディング
装置を用いて互いにボンディングする。次いでテープキ
ャリア１０を裏返しにする。第１の半導体素子２０の第
１突起電極２２を第２のリード１６ｂと位置合わせした
後に、ボンディング装置を用いて互いにボンディングす
る。このようにして図５に示した構造体を得る。

【００８２】ここではテープキャリア１０を裏返しにす
る工程を含む例を説明したが、例えばテープキャリア１
０の両面からインナーリードのボンディングが可能な装
置を使用すれば、この工程は省略することができる。

【００８３】然る後、樹脂等によりモールド形成を行う
ことで半導体素子を封止する。このとき第１の半導体素
子２０と第２の半導体素子３０とは距離ｄ１だけ離間す
るように保持してモールド６０を形成する。

【００８４】上述の実施の形態と同様に、半導体素子の
放熱性、モールド材の節約によるコストパフォーマンス
の向上等を考慮して、テープキャリア１０に搭載されて
いるそれぞれの半導体素子の表面の１又は２以上を露出
させる構成してもよい。

【００８５】この構成によれば、搭載される半導体素子
の突起電極、すなわちボンディングパッドをパッケージ
の内部で保護することができる。従って、外部からの衝
撃に対するＴＣＰの強度を高めることができるので、上
述の実施の形態と同様にＴＣＰの高機能化を図りつつ、
歩留まりを向上させることができる。

【００８６】図６は、この発明の第４の実施の形態の構
造体の変形例の構成を概略的に示す断面図である。平面
図は、図５（Ａ）とほぼ同一であるので省略する。

【００８７】テープキャリア１０が、２通りの異なる長
さのインナーリードの組を具えたリード１６、すなわち
第１のリード１６ａ及び第１のリード１６ａよりも短い
第２のリード１６ｂを２本１組として、複数組をベース
テープ１１上に並設して具えているのは第４の実施の形
態と同様である。デバイスホール１４内に２つの半導体
素子を搭載するのもまた同様である。この例が第６の実
施の形態と異なるのは、第１の半導体素子２０と第２の
半導体素子３０との離間距離ｄ２、及びそれに伴うイン
ナーリードの長さの設定の最適化にある。すなわち、第
１の半導体素子２０と第２の半導体素子３０との離間距
離ｄ２をより広くとってある。従ってｄ１とｄ２とは、
ｄ１＜ｄ２の関係を有している。離間距離ｄ２を設定す
るに際しては、薄型であるというＴＣＰの特徴を損なわ
ない範囲で、ｄ１より広くｄ２を設定するのがよい。

【００８８】第１の半導体素子２０は、デバイスホール
１４のやや上方へオフセットされている。第２の半導体
素子３０は、デバイスホール１４のやや下方へオフセッ
トされている。従って、これに伴って第１のリード１６
ａ及び第２のリード１６ｂの長さは、これらのオフセッ
トに対応するために必要なマージンを有するようにやや
長めに最適化される。

【００８９】搭載されるこれら２つの半導体素子の形状
及び配置に関する要件については、第４の実施の形態と
同一としてあるのでその説明を省略する。

【００９０】この実施の形態のテープキャリア１０の製
造方法については、上述したインナーリード、すなわち
第１のリード１６ａ及び第２のリード１６ｂの長さのマ
ージンを設定すること以外は第４の実施の形態と同一で
あるので省略する。ＴＣＰの製造方法においても、離間
距離ｄ２を保持してモールド６０を形成する以外は第４
の実施の形態と同一であるので省略する。

【００９１】ここでは２つの半導体素子を搭載する例を
説明したが、３つ以上の半導体素子を搭載することもで
きる。例えば３つの長さの組を具えたリードを有するテ
ープキャリア１０を用いて、第２の半導体素子３０の上
面に、図示されていない第３の半導体素子を接着して積
層し、かつ第１の半導体素子２０とは空間的に離間させ
て搭載すればよい。

【００９２】この構成によれば、第４の実施の形態で得
られる効果に加えて、半導体素子の表面同士がより離間
するので、半導体素子の発生するノイズ等による相互の
干渉を低減することができるので、半導体素子の誤作動
等の不具合を減少させることができる。

【００９３】〈第５の実施の形態〉図７は、この発明の
第５の実施の形態の構成を概略的に示す図である。図７
（Ａ）は、テープキャリア１０に２つの半導体素子を搭
載した構造体の例を示す概略的な平面図である。図７
（Ｂ）は、図７（Ａ）のＣ−Ｃ’破線における断面の切
り口を矢印方向からみた概略的な断面図である。

【００９４】図７（Ａ）及び図７（Ｂ）を参照して、こ
の発明の第５の実施の形態につき説明する。第５の実施
の形態のテープキャリア１０は、リード１６として、２
通りの異なる長さのインナーリードの組を具えたリード
１６、すなわち第１のリード１６ａ及び第１のリード１
６ａよりも短い第２のリード１６ｂを２本１組として、
複数組をベーステープ１１上に並設して具えている。こ
れは例えば第２の実施の形態と同様である。またデバイ
スホール１４に３つの半導体素子を搭載することも同様
である。第５の実施の形態において、第２の実施の形態
と異なるのは、リード１６のアウターリード側末端をラ
ンド５０とし、このランド５０に電極としての金属ボー
ル５２が接続されている点である。従って、この実施の
形態は、外部接続端子をＢＧＡ型にしたテープキャリア
に関するものである。

【００９５】具体的には、リード１６のアウターリード
側の末端部は、外部接続電極としての金属ボール５２が
接続可能な設定領域において、そのままランド５０とさ
れている。ランド５０は、デバイスホール１４の周囲を
取り囲む、デバイスホール１４の中心点を中心とする２
つの同心矩形の辺上に規則的に同一間隔で、いわゆる格
子状に配列されている。この実施の形態では、外側の矩
形のそれぞれの辺上には、１１個のランド５０が設けら
れている。内側の矩形のそれぞれの辺上には、９個のラ
ンド５０が設けられている。従ってランド５０をベース
テープ１１上に１１×１１の格子状に配置して、外側２
列のみを残してデバイスホール１４を形成したものとい
える。ランド５０の総数はリード１６の総数よりも多く
設定されている。第１のリード１６ａのインナーリード
とは反対側の末端、すなわちアウターリード側には、上
述した２つの矩形のうち、内側の辺上に配置されている
ランド５０に接続されている。第２のリード１６ｂは、
２つの矩形のうち、外側の辺上に配置されているランド
５０に接続されている。このランド５０には電極として
の金属ボール５２が接続されている。上述の実施の形態
と同様に、リード１６は、ベーステープ１１に載ってい
る範囲内でソルダレジスト１８により保護されている。
従ってランド５０及び金属ボール５２を除くベーステー
プ１１領域は、ソルダレジスト１８により覆われて保護
されている。すなわちソルダレジスト１８には、ランド
５０の上面５０ａを露出するための開口部１９ａが設け
られている。具体的には、スクリーンマスク印刷方式で
必要な部分のみソルダーレジストを塗布する工程か、又
は全面にフォトソルダレジストを塗布し、露光及びエッ
チングにより所望の領域のみにソルダレジストを残す工
程により行われる。この開口部１９ａを介して金属ボー
ル５２をランド５０の上面５０ａに接続する。具体的に
はランド５０にフラックスを用いて金属ボール５２を搭
載した後、リフローにより接続する。従って、金属ボー
ル５２がソルダレジスト１８から突出するように設けら
れている。金属ボール５２は、Ａｕ、はんだ等の金属に
より形成されている。この金属ボール５２を使用して、
例えばプリント基板等に実装する。

【００９６】この実施の形態では、第１のリード１６ａ
及び第２のリード１６ｂの構造及びこれに搭載される半
導体素子の個数、サイズ、配置関係は上述した第２の実
施の形態に準じるものとした。しかしながらこれに限定
されず、上述したすべての実施の形態及び本明細書に含
まれるすべての変形例の半導体素子のインナーリードへ
の接続形態が、第６の実施の形態のテープキャリア１０
の半導体素子の搭載構成に適用可能である。例えば、第
１の実施の形態で示したように、３通りの長さの組のイ
ンナーリードを形成し、同一方向の３つの半導体素子を
搭載することも可能である。

【００９７】この実施の形態では、なるべく近接するラ
ンド５０にリード１６をそれぞれ接続する構成とした。
しかしながら、これに限られず、リード１６同士の電気
的な短絡又はリードと金属ボールとの短絡を起こさず、
かつ信号の遅延等の不具合を起こさない範囲で、それぞ
れのリード１６を接続するランド５０は、適宜選択する
ことができる。

【００９８】この構成によれば、上述した実施の形態に
より得られる効果に加えて、アウターリード側のリード
の引き回しの自由度が向上することにより、配線の電気
的な短絡又は信号の遅延といった不具合を起こさない範
囲で、搭載された半導体素子の出力信号を出力する端子
の位置を適宜設定することができる。

【００９９】この実施の形態のテープキャリア１０及び
ＴＣＰの製造工程は、ほぼ上述の実施の形態と同様であ
るので概略的な説明にとどめるが、従来公知の方法によ
りランド５０を形成するに際しては、このランド５０の
上面５０ａを覆わないで開口部１９ａが開口するように
ソルダレジストを設ければよい。

【０１００】このＴＣＰの構造により、複数個の半導体
素子を搭載することでＴＣＰのさらなる高機能化及び高
付加価値化を図りつつ、ＴＣＰをプリント基板等に実装
する際に、他の部品と同時に実装する、いわゆるリフロ
ー方式を採用することができる。従って製造工程を簡略
化することができるので、さらなるコスト削減に貢献す
る。また、このＴＣＰに搭載されている半導体素子の出
力信号の出力位置をある程度任意のランドに割り振るこ
とができる。

【０１０１】〈第６の実施の形態〉図８は、この発明の
第６の実施の形態の構成を概略的に示す図である。図８
は、テープキャリア１０に３つの半導体素子を搭載した
構造体の断面の切り口を示す概略的な断面図である。

【０１０２】平面図については、図７（Ａ）において、
ソルダレジスト１８がランド５０を覆っていて開口部１
９ａが設けられていないことを除き、図７とほぼ同様で
あるので省略する。

【０１０３】図８を参照して、この発明の第６の実施の
形態につき説明する。第６の実施の形態のテープキャリ
ア１０が、リード１６として、２通りの異なる長さのイ
ンナーリードを具えたリード１６、すなわち第１のリー
ド１６ａ及び第１のリード１６ａよりも短い第２のリー
ド１６ｂを２本１組として、複数組をベーステープ１１
上に並設して具えているのは第５の実施の形態と同様で
ある。またデバイスホール１４内に３つの半導体素子を
搭載することも同様である。また、リード１６のアウタ
ーリード末端をランド５０とし、このランド５０が電極
としての金属ボール５２に接続されていることも同様で
ある。この第６の実施の形態が、第５の実施の形態と異
なるのは、金属ボール５２がテープキャリア１０の下面
１０ｂ側に設けられている点である。

【０１０４】ここでは第５の実施の形態との相違点につ
いてのみ説明する。ランド５０の上面５０ａは、ソルダ
レジスト１８により被覆されている。テープキャリア１
０を下面１０ｂ側から見ると、ベーステープ１１には、
ランド５０の下面５０ｂに到る開口部１９ｂを設けてあ
る。そして金属ボール５２は、この開口部１９ｂを介し
て、テープキャリア１０の下面１０ｂ側に下向きに接続
されている。

【０１０５】これらの点を除き、第６の実施の形態のテ
ープキャリア１０の構成及び搭載される半導体素子の搭
載形態については、第５の実施の形態と同一であるので
説明を省略する。

【０１０６】この実施の形態では、第１のリード１６ａ
及び第２のリード１６ｂの構造及びこれに搭載される半
導体素子の個数、サイズ、配置関係は上述した第５の実
施の形態に準じるものとした。しかしながらこれに限定
されず、上述したすべての実施の形態及び本明細書中に
含まれる変形例のテープキャリア１０のインナーリード
の形態及びこれに搭載される半導体素子の搭載形態につ
いても、この第６の実施の形態のテープキャリア１０及
びこれに搭載される半導体素子の搭載形態に適用可能で
ある。

【０１０７】この実施の形態では、信号の伝達遅延等を
考慮すると、なるべく近接するランド５０にリード１６
を接続する構成とするのがよい。しかしながら、これに
限られず、リード１６同士の電気的な短絡又はリードと
金属ボールとの短絡といった不具合が起こらない範囲
で、それぞれのリード１６が接続されるランド５０は適
宜選択することが可能である。

【０１０８】第６の実施の形態のテープキャリア１０及
びＴＣＰの製造工程は、ほぼ上述の実施の形態と同様で
ある。ここではこの実施の形態のＴＣＰの製造工程のみ
概略的に説明するにとどめる。

【０１０９】まず、ベーステープ１１にデバイスホール
１４及びスプロケットホール１２を設けるのと同時にラ
ンド５０の下面５０ｂをテープキャリア１０の下面１０
ｂ側に露出させるための開口部１９ｂを穿設する。次い
で従来公知の方法によりランド５０及びこれに接続され
るリード１６を形成した後、ソルダレジスト１８を設け
る。そして開口部１９ｂを介して金属ボール５２をラン
ド５０に接続すればよい。

【０１１０】第６の実施の形態のＴＣＰの構成によれ
ば、搭載される半導体素子のデバイスホール１４の下方
へのオフセットと金属ボール５２の接続方向を同一とす
ることができるので、第５の実施の形態で得られる効果
に加えて、より薄型のＴＣＰを形成することができる。

【０１１１】〈第７の実施の形態〉図９は、この発明の
第７の実施の形態の構成を概略的に示す図である。図９
は、テープキャリア１０に３つの半導体素子を搭載した
構造体の断面の切り口を示す概略的な断面図である。

【０１１２】平面図については、開口部１９ａに金属ボ
ール５２が接続されていないことを除き、図７とほぼ同
様であるので省略する。

【０１１３】図９を参照して、この発明の第７の実施の
形態につき説明する。この実施の形態のテープキャリア
１０は、第６の実施の形態のテープキャリア１０におい
て、ランド５０の上面５０ａ側に金属ボール５２を接続
するための開口部１９ａをさらにソルダレジスト１８に
設けたものである。従って、第５及び第６の実施の形態
を組み合わせたものといえるので、詳細については説明
を省略する。

【０１１４】第７の実施の形態のテープキャリア１０の
リード１６は、ベーステープ１１に載っている範囲内で
ソルダレジスト１８により保護されている。従ってラン
ド５０の上面５０ａ側を除くベーステープ１１領域は、
ソルダレジスト１８により覆われて保護されている。す
なわちソルダレジスト１８には、ランド５０の上面５０
ａ側を露出するための開口部１９ａが設けられている。
また、第６の実施の形態と同様に、ベーステープ１１に
は、ランド５０の下面５０ｂ側を露出させるための開口
部１９ｂを設けてある。そして金属ボール５２は、この
開口部１９ｂを介して、テープキャリア１０の下面１０
ｂ側に、すなわちランド５０の下面５０ｂ側に下向きに
接続されている。この例ではランド５０の下面５０ｂ側
に金属ボール５２を接続する形態としてあるが、上面５
０ａのみあるいは両面（上面５０ａ及び下面５０ｂ）に
金属ボール５２を接続することができる。

【０１１５】これらの点を除き、第７の実施の形態のテ
ープキャリア１０の構成及び搭載される半導体素子の搭
載形態については、第５の実施の形態と同一であるので
説明を省略する。

【０１１６】この実施の形態では、第１のリード１６ａ
及び第２のリード１６ｂの構造及びこれに搭載される半
導体素子の個数、サイズ、配置関係は上述した第５の実
施の形態に準じるものとした。しかしながらこれに限定
されず、上述した実施の形態及びこれに含まれる変形例
のテープキャリア１０及びこれに搭載される半導体素子
の搭載形態についても、この第７の実施の形態のテープ
キャリア１０の構成に適用可能である。

【０１１７】この実施の形態では、信号の伝達遅延等を
考慮すると、なるべく近接するランド５０にリード１６
を接続する構成とするのがよい。しかしながら、これに
限られず、リード１６同士の電気的な短絡又はリード１
６と金属ボール５２との電気的な短絡といった不具合を
起こさない範囲で、それぞれのリード１６に接続される
ランド５０を適宜選択することができるのは、前出の実
施の形態と同様である。

【０１１８】このテープキャリア１０の構成によれば、
このテープキャリア１０を使用したＴＣＰをプリント基
板等に実装するに際して、テープキャリア１０の上面１
０ａ側又は下面１０ｂ側に露出するランド５０に接続さ
れている金属ボール５２を基板に表面実装することがで
きる。すなわち、基板にテープキャリア１０を実装する
に際して、１つのテープキャリア１０の上面１０ａ側又
は下面１０ｂ側のいずれかに選択的に金属ボール５２を
設けることができる。従って、裏表両面を使用して選択
的にプリント基板等に実装することができる。ＴＣＰの
さらなる高機能化を図ることができる。

【０１１９】第７の実施の形態のテープキャリア１０及
びＴＣＰの製造工程は、ほぼ上述の実施の形態と同様で
あるので、テープキャリア１０の製造工程の特徴部分の
み概略的に説明するにとどめる。

【０１２０】まず、ベーステープ１１にデバイスホール
１４及びスプロケットホール１２を設けると同時にラン
ド５０の下面をテープキャリア１０の下面側に露出させ
るための開口部１９ｂを設ける。次いで従来公知の方法
によりランド５０、すなわちリード１６を形成した後、
ソルダレジスト１８にランド５０が露出するように開口
部１９ａを設ける。ベーステープ１１の開口部１９ｂ又
はソルダレジスト１８の開口部１９ａのいずれかを選択
して、これを介して金属ボール５２をランド５０に接続
すればよい。

【０１２１】〈第７の実施の形態の応用例〉図１０は、
この発明の第７の実施の形態の応用例の構成を概略的に
示す図である。図１０は、第７の実施の形態のＴＣＰを
上下方向に２つ積層した断面の切り口を示す概略的な断
面図である。

【０１２２】平面図については、図７（Ａ）とほぼ同様
であるので省略する。

【０１２３】図１０を参照して、この応用例につき説明
するが、テープキャリア１０及びＴＣＰの構成及び製造
方法については、第７の実施の形態と同様であるのでそ
の説明を省略する。

【０１２４】この例では、２つのテープキャリア１０の
金属ボール５２は、ベーステープ１１の開口部１９ｂを
介して、テープキャリア下面側に下向きに接続されてい
る。

【０１２５】２つのＴＣＰのうち上側に位置する第１の
テープキャリア１０ａａの金属ボール５２ａは、下側に
位置する第２のテープキャリア１０ｂｂの上面のソルダ
レジスト１８に設けてある開口部１９ａを介して、第２
のテープキャリア１０ｂｂのランド５０ｂｂに接続され
ている。

【０１２６】この例では、２つのＴＣＰを積層する例を
説明したが、この発明の目的を損なわない範囲で２又は
３以上のＴＣＰを積層する構成としてもよい。また第７
の実施の形態で説明したように、２つのテープキャリア
１０ａａ及び１０ｂｂのランド５０ａａ及び５０ｂｂの
上面に金属ボール５２ａ及び５２ｂを設けてこれらを積
層する構成としてもよい。

【０１２７】図１０では、同一形態のＴＣＰを２つ積層
する例を図示したが、これに限定されない。すなわち複
数のインナーリードの長さの組の数、搭載される半導体
素子の個数及びその搭載形態は、互いに異なっていても
よい。このとき上部のＴＣＰから直接的に、実装される
基板に出力信号を伝達する場合には、中間に位置するＴ
ＣＰのランドに金属ボールを設けて導通する構成とすれ
ばよい。

【０１２８】この構成によれば、２又は３以上のＴＣＰ
の出力端子及び入力端子を１つのＴＣＰの実装面積のみ
に集めて実装基板に接続することができる。また、それ
ぞれのテープキャリアに搭載されている半導体装置同士
を接続することが可能であるので、同一実装面積でのＴ
ＣＰのさらなる高機能化を図ることができる。

【０１２９】

【発明の効果】上述したように、この発明のテープキャ
リアパッケージの構成によれば、複数個、特に互いに異
なるサイズの複数個の半導体素子を１つのテープキャリ
アに搭載することが可能となり、小型、薄型であるとい
うＴＣＰの利点を損なうことなく、同一実装面積でのＴ
ＣＰのさらなる高機能化及び高付加価値化が可能とな
る。

【０１３０】複数個の半導体素子の表面同士を互いに離
間させる構成により、半導体素子の発生するノイズ等に
よる複数個の半導体素子相互の干渉を低減することがで
きるので、半導体素子の誤作動を防止しつつ、上述の効
果を得ることができる。

【０１３１】

【０１３２】

【図面の簡単な説明】

【図１】（Ａ）は第１の実施の形態の平面図、（Ｂ）は
その切り口の断面図である。

【図２】（Ａ）は第２の実施の形態の平面図、（Ｂ）は
その切り口の断面図である。

【図３】（Ａ）は第２の実施の形態の変形例を示す平面
図、（Ｂ）はその切り口の断面図である。

【図４】（Ａ)は第３の実施の形態を示す平面図、
（Ｂ）はその断面図である。

【図５】（Ａ）は第４の実施の形態を示す平面図、
（Ｂ）はその断面図である。

【図６】第４の実施の形態の変形例を示す断面図であ
る。

【図７】（Ａ）は第５の実施の形態を示す平面図、
（Ｂ）は断面図である。

【図８】第６の実施の形態を示す断面図である。

【図９】第７の実施の形態を示す断面図である。

【図１０】第７の実施の形態の応用例を示す断面図であ
る。

【符号の説明】

１０：テープキャリア １０ａ：上面 １０ｂ：下面 １０ａａ：第１のテープキャリア １０ｂｂ：第２のテープキャリア １１：ベーステープ １２：スプロケットホール １４：デバイスホール １５：デバイスホールエッジ １６：リード １６ａ：第１のリード １６ｂ：第２のリード １６ｃ：第３のリード １８：ソルダレジスト １９、１９ａ、１９ｂ：開口部 ２０：第１の半導体素子 ２２：第１突起電極 ３０：第２の半導体素子 ３２：第２突起電極 ４０：第３の半導体素子 ４２：第３突起電極 ４４：金属配線 ５０：ランド ５０ａ：上面 ５０ｂ：下面 ５０ａａ：第１のランド ５０ｂｂ：第２のランド ５２：金属ボール ５２ａ：第１の金属ボール ５２ｂ：第２の金属ボール ６０：モールド

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−124434（ＪＰ，Ａ) 特開 平６−181235（ＪＰ，Ａ) 特開 昭63−92034（ＪＰ，Ａ) 特開 平５−206216（ＪＰ，Ａ) 特開 昭61−234538（ＪＰ，Ａ) 特開 平９−148482（ＪＰ，Ａ) 特開 平５−90335（ＪＰ，Ａ) 特開 昭61−212035（ＪＰ，Ａ) 特開 平４−48741（ＪＰ，Ａ) 特開 平４−30441（ＪＰ，Ａ) 特開2001−338945（ＪＰ，Ａ) 特開2000−174162（ＪＰ，Ａ) 特開2002−33443（ＪＰ，Ａ) 実開 昭58−87360（ＪＰ，Ｕ) 実開 昭62−98242（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/60 H01L 25/00 H01L 23/12

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 上面に第１の電極が形成されている第１
   の半導体素子と、 ベーステープに設けられていて、前記第１の電極に接続
   されている第１の長さを有する第１のリードと、 上面に第２の電極が形成されている第２の半導体素子
   と、 前記ベーステープに設けられていて、前記第２の電極に
   接続されている、前記第１のリードよりも短い長さの第
   ２のリードと、 上面に第３の電極が形成されている第３の半導体素子
   と、 前記ベーステープに設けられていて、前記第３の電極に
   接続されている、前記第２のリードよりも短い長さの第
   ３のリードと、 前記第１の半導体素子、第２の半導体素子及び第３の半
   導体素子、並びに前記第１のリード、第２のリード及び
   第３のリードとを封止するためのモールド部材とを含む
   ことを特徴とするテープキャリアパッケージ。
2. 【請求項２】 前記第１の半導体素子の下面と前記第２
   の半導体素子の上面、及び前記第２の半導体素子の下面
   と前記第３の半導体素子の上面とが互いに離間するよう
   に保持されて、モールド形成が施されていることを特徴
   とする請求項１に記載のテープキャリアパッケージ。
3. 【請求項３】 前記第１の半導体素子の下面と前記第２
   の半導体素子の上面、及び前記第２の半導体素子の下面
   と前記第３の半導体素子の上面とが互いに接着されて積
   層されていることを特徴とする請求項１に記載のテープ
   キャリアパッケージ。
4. 【請求項４】 前記第１の電極及び前記第２の電極が複
   数個ずつ設けられていて、前記第１の電極の一部と前記
   第２の電極の一部とが、互いに接続されていることを特
   徴とする請求項２に記載のテープキャリアパッケージ。
5. 【請求項５】 上面に第１の電極が形成されている第１
   の半導体素子と、 ベーステープ上に設けられていて、前記第１の電極に接
   続されている第１の長さを有する第１のリードと、 前記第１の半導体素子と側面同士が対向するように離間
   して配置される上面に第２の電極が形成されている第２
   の半導体素子と、 前記ベーステープに設けられていて、前記第２の電極に
   接続されている、前記第１のリードと、 前記第１の半導体素子及び前記第２の半導体素子の下面
   側に配置される上面に第３の電極が形成されている第３
   の半導体素子と、 前記ベーステープに設けられていて、前記第３の電極に
   接続されている、前記第１のリードより短い長さの第２
   のリードと、 前記第１の半導体素子、第２の半導体素子及び第３の半
   導体素子と、これらの半導体素子に接続されている前記
   第１のリード及び前記第２のリードを封止するためのモ
   ールド部材とを含み、 前記第１の半導体素子の下面と前記第２の半導体素子の
   下面とは、共に前記第３の半導体素子の上面に接着して
   積層されていることを特徴とするテープキャリアパッケ
   ージ。
6. 【請求項６】 上面に第１の電極が形成されている第１
   の半導体素子と、 ベーステープ上に設けられていて、前記第１の電極に接
   続されている第１の長さを有する第１のリードと、 上面に第２の電極が形成されている第２の半導体素子
   と、 前記ベーステープ上に設けられていて、前記第２の電極
   に接続されている、前記第１のリードより短い長さの第
   ２のリードと、 前記第２の半導体素子とその側面同士が対向して離間す
   るように配置されていて、上面に第３の電極が形成され
   ている第３の半導体素子と、 前記ベーステープに設けられていて、前記第３の電極に
   接続されている、前記第２のリードと、 前記第１の半導体素子、前記第２の半導体素子及び前記
   第３の半導体素子と、これらの半導体素子に接続されて
   いる前記第１のリード及び前記第２のリードとを封止す
   るためのモールド部材とを含み、 前記第１の半導体素子の下面に、前記第２の半導体素子
   の上面及び前記第３の半導体素子の上面とが共に接着し
   て積層されていることを特徴とするテープキャリアパッ
   ケージ。