JPH05206703A - 半導体移相器 - Google Patents
半導体移相器Info
- Publication number
- JPH05206703A JPH05206703A JP1502492A JP1502492A JPH05206703A JP H05206703 A JPH05206703 A JP H05206703A JP 1502492 A JP1502492 A JP 1502492A JP 1502492 A JP1502492 A JP 1502492A JP H05206703 A JPH05206703 A JP H05206703A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- output terminal
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体移相器の広帯域化、量産生の向上およ
び高周波数化を図る。 【構成】 高域特性の改善のために、誘導性リアクタン
スを呈するようにキャパシタ８とインダクタ７とを並列
接続してなる回路９を、ハイブリッド回路１と半導体素
子１１を用いてなるインピーダンス可変の回路との間に
設けた。低域特性の改善のために、半導体素子を用いて
なるインピーダンス可変の回路に抵抗が並列接続される
ようにした。高周波数化、および量産性の向上のために
は、インピーダンス可変の回路を構成する半導体素子と
して電界効果トランジスタを用い、かつ、上記電界効果
トランジスタと並列にキャパシタを装荷した。
び高周波数化を図る。 【構成】 高域特性の改善のために、誘導性リアクタン
スを呈するようにキャパシタ８とインダクタ７とを並列
接続してなる回路９を、ハイブリッド回路１と半導体素
子１１を用いてなるインピーダンス可変の回路との間に
設けた。低域特性の改善のために、半導体素子を用いて
なるインピーダンス可変の回路に抵抗が並列接続される
ようにした。高周波数化、および量産性の向上のために
は、インピーダンス可変の回路を構成する半導体素子と
して電界効果トランジスタを用い、かつ、上記電界効果
トランジスタと並列にキャパシタを装荷した。
Description
【０００１】
【産業上の利用分野】この発明は、半導体移相器に係わ
り、特に、半導体移相器の広帯域化および高周波化に関
するものである。
り、特に、半導体移相器の広帯域化および高周波化に関
するものである。
【０００２】
【従来の技術】図１６は、たとえばＳ．ＨＯＰＦＥ
Ｒ，”Ａｎａｌｏｇ Ｐｈａｓｅ Ｓｈｉｆｔｅｒ ｆ
ｏｒ ８−１８ ＧＨｚ”ＭＩＣＲＯＷＡＶＥ ＪＯＵ
ＲＮＡＬ，Ｍａｒｃｈ，１９７９ ＰＰ．４８−５０に
示された、従来の半導体移相器の構成の一例を示す等価
回路図である。図において、ハイブリッド回路１の第一
の出力端子２と第二の出力端子３とにはそれぞれ一端を
接地したバラクタダイオード４が接続されている。バラ
クタダイオード４には、外部よりバイアスが印加される
が、ここではそのためのバイアス回路等は図示を省略し
ている。
Ｒ，”Ａｎａｌｏｇ Ｐｈａｓｅ Ｓｈｉｆｔｅｒ ｆ
ｏｒ ８−１８ ＧＨｚ”ＭＩＣＲＯＷＡＶＥ ＪＯＵ
ＲＮＡＬ，Ｍａｒｃｈ，１９７９ ＰＰ．４８−５０に
示された、従来の半導体移相器の構成の一例を示す等価
回路図である。図において、ハイブリッド回路１の第一
の出力端子２と第二の出力端子３とにはそれぞれ一端を
接地したバラクタダイオード４が接続されている。バラ
クタダイオード４には、外部よりバイアスが印加される
が、ここではそのためのバイアス回路等は図示を省略し
ている。
【０００３】次に動作について説明する。入力端子５よ
り入射した信号は等分配されて第一の出力端子２と第二
の出力端子３に現れ、ダイオード４により反射されて第
三の出力端子６に現れる。この際に、バラクタダイオー
ド４に印加するバイアスを変化させると、バラクタダイ
オード４の呈するインピーダンスが変化してインピーダ
ンス可変の回路として機能する。この結果、２つのバラ
クタダイオード４に印加するバイアスを同時に変化させ
ると、これらのバラクタダイオード４より反射されて第
三の出力端子６に現れる信号の位相が変化して移相器と
して動作させることができる。
り入射した信号は等分配されて第一の出力端子２と第二
の出力端子３に現れ、ダイオード４により反射されて第
三の出力端子６に現れる。この際に、バラクタダイオー
ド４に印加するバイアスを変化させると、バラクタダイ
オード４の呈するインピーダンスが変化してインピーダ
ンス可変の回路として機能する。この結果、２つのバラ
クタダイオード４に印加するバイアスを同時に変化させ
ると、これらのバラクタダイオード４より反射されて第
三の出力端子６に現れる信号の位相が変化して移相器と
して動作させることができる。
【０００４】図１７は、動作をさらに詳細に説明するた
めの等価回路図である。バラクタダイオード４には逆バ
イアスを印加して使用するが、この際のバラクタダイオ
ード４の抵抗成分は十分小さいので、バラクタダイオー
ド４は等価的にキャパシタであらわすことができる。そ
こで、ここでは、印加バイアスを変化させた場合のバラ
クタダイオード４をそれぞれキャパシタＣ１，Ｃ２とで
あらわしている。
めの等価回路図である。バラクタダイオード４には逆バ
イアスを印加して使用するが、この際のバラクタダイオ
ード４の抵抗成分は十分小さいので、バラクタダイオー
ド４は等価的にキャパシタであらわすことができる。そ
こで、ここでは、印加バイアスを変化させた場合のバラ
クタダイオード４をそれぞれキャパシタＣ１，Ｃ２とで
あらわしている。
【０００５】図１８は、Ｃ１＞Ｃ２として、中心周波数
で所要の移相量Φを実現するようにＣ１，Ｃ２を選んだ
場合に、Ｃ１，Ｃ２が呈する反射係数Γ１，Γ２を示し
たものである。Γ１の移相θ１とΓ２の移相θ２との差
がΦである。次に、Γ１，Γ２の周波数特性を考える。
中心周波数より低域側に周波数が変化する場合について
まず述べる。低い周波数ではＣ１，Ｃ２とが呈するイン
ピーダンスはともに高インピーダンスとなり位相が進
む。この際、θ１の変化がθ２の変化より大きい結果、
低域においてＣ１，Ｃ２が呈する反射係数Γ１L ，Γ２
L は、それぞれ図１９に示すようになり、移相量ΦL は
Φより小さくなる。一方、中心周波数より高域側に周波
数が変化する場合には、Ｃ１，Ｃ２とが呈するインピー
ダンスはともに低インピーダンスとなり、かつ、θ１の
変化がθ２の変化より小さい結果、高域でＣ１，Ｃ２が
呈する反射係数Γ１ｈ，Γ２ｈはそれぞれ図１９に示す
ようになる。この場合にも、移相量ΦｈはΦより小さ
い。この結果、従来のこの種の移相器の移相量の周波数
特性は図２０に示すように広帯域な場合に帯域内での移
相量変化の大きな単峰性の特性となる。また、半導体素
子としてバラクタダイオードを用いるために固有の半導
体プロセスが必要であることから、電界効果トランジス
タ等の増幅機能を有する素子を用いる増幅器と一体に形
成することができず、量産化を阻む要因となっていた。
で所要の移相量Φを実現するようにＣ１，Ｃ２を選んだ
場合に、Ｃ１，Ｃ２が呈する反射係数Γ１，Γ２を示し
たものである。Γ１の移相θ１とΓ２の移相θ２との差
がΦである。次に、Γ１，Γ２の周波数特性を考える。
中心周波数より低域側に周波数が変化する場合について
まず述べる。低い周波数ではＣ１，Ｃ２とが呈するイン
ピーダンスはともに高インピーダンスとなり位相が進
む。この際、θ１の変化がθ２の変化より大きい結果、
低域においてＣ１，Ｃ２が呈する反射係数Γ１L ，Γ２
L は、それぞれ図１９に示すようになり、移相量ΦL は
Φより小さくなる。一方、中心周波数より高域側に周波
数が変化する場合には、Ｃ１，Ｃ２とが呈するインピー
ダンスはともに低インピーダンスとなり、かつ、θ１の
変化がθ２の変化より小さい結果、高域でＣ１，Ｃ２が
呈する反射係数Γ１ｈ，Γ２ｈはそれぞれ図１９に示す
ようになる。この場合にも、移相量ΦｈはΦより小さ
い。この結果、従来のこの種の移相器の移相量の周波数
特性は図２０に示すように広帯域な場合に帯域内での移
相量変化の大きな単峰性の特性となる。また、半導体素
子としてバラクタダイオードを用いるために固有の半導
体プロセスが必要であることから、電界効果トランジス
タ等の増幅機能を有する素子を用いる増幅器と一体に形
成することができず、量産化を阻む要因となっていた。
【０００６】
【発明が解決しようとする課題】従来の半導体移相器は
以上のように構成されているので、移相量の周波数特性
が単峰性となり、動作帯域が広い場合には帯域の高域、
低域の両端付近で移相量が急激に減少し、移相量誤差が
増大する問題があった。また、量産性向上のために、バ
ラクタダイオードに変えて増幅器と同一のプロセスで形
成できる電界効果トランジスタを用いる場合には、バラ
クタダイオードに比べて適切な容量を実現しにくい問題
点があった。また、高周波に適した不要な寄生リアクタ
ンスの小さい小形の電界効果トランジスタを使用できな
いという問題があった。さらに、電界効果トランジスタ
では、インピーダンス変化に伴う抵抗変化が大きいた
め、損失変動が大きい問題があった。
以上のように構成されているので、移相量の周波数特性
が単峰性となり、動作帯域が広い場合には帯域の高域、
低域の両端付近で移相量が急激に減少し、移相量誤差が
増大する問題があった。また、量産性向上のために、バ
ラクタダイオードに変えて増幅器と同一のプロセスで形
成できる電界効果トランジスタを用いる場合には、バラ
クタダイオードに比べて適切な容量を実現しにくい問題
点があった。また、高周波に適した不要な寄生リアクタ
ンスの小さい小形の電界効果トランジスタを使用できな
いという問題があった。さらに、電界効果トランジスタ
では、インピーダンス変化に伴う抵抗変化が大きいた
め、損失変動が大きい問題があった。
【０００７】この発明は上記のような問題点を解決する
ためになされたもので、半導体移相器の広帯域化を目的
とする。また、半導体移相器の量産性の向上、および、
高い周波数まで良好な性能を備えた半導体移相器を得る
ことを目的とする。
ためになされたもので、半導体移相器の広帯域化を目的
とする。また、半導体移相器の量産性の向上、および、
高い周波数まで良好な性能を備えた半導体移相器を得る
ことを目的とする。
【０００８】
【課題を解決するための手段】この発明の請求項１の半
導体移相器は、ハイブリッド回路と、上記ハイブリッド
回路の第一の出力端子と第二の出力端子にそれぞれ一端
が接続され、誘導性リアクタンスを呈するようにキャパ
シタとインダクタとを並列接続してなる回路と、上記そ
れぞれの回路の他端に接続され、バイアス電圧によりイ
ンピーダンス可変の半導体素子を用いてなるインピーダ
ンス可変回路と、上記半導体素子にバイアス電圧を印加
するバイアス手段とを備えたものである。また、この発
明の請求項２の半導体移相器は、ハイブリッド回路と、
上記ハイブリッド回路の第一の出力端子と第二の出力端
子にそれぞれ一端が接続され、バイアス電圧によりイン
ピーダンス可変の半導体素子とキャパシタを有する第一
のブランチとバイアス電圧によりインピーダンス可変の
半導体素子と抵抗を有する第二のブランチとの並列接続
でなり、上記半導体素子を低インピーダンスとするバイ
アス状態で上記第一のブランチがキャパシタ、第二のブ
ランチが上記抵抗と等価となるインピーダンス可変回路
と、上記半導体素子にバイアス電圧を印加するバイアス
手段とを備えたものである。この発明の請求項３の半導
体移相器は、ハイブリッド回路の第一の出力端子と第二
の出力端子にバイアス電圧によりインピーダンス可変の
半導体素子を用いてなるインピーダンス可変回路をそれ
ぞれ電気的に接続してなる半導体移相器において、上記
半導体素子としてゲート電極以外の一電極を接地した電
界効果トランジスタを用い、上記電界効果トランジスタ
のゲート電極にバイアス電圧を印加するバイアス手段を
有し、上記電界効果トランジスタのドレインとソース間
にキャパシタを接続したものである。
導体移相器は、ハイブリッド回路と、上記ハイブリッド
回路の第一の出力端子と第二の出力端子にそれぞれ一端
が接続され、誘導性リアクタンスを呈するようにキャパ
シタとインダクタとを並列接続してなる回路と、上記そ
れぞれの回路の他端に接続され、バイアス電圧によりイ
ンピーダンス可変の半導体素子を用いてなるインピーダ
ンス可変回路と、上記半導体素子にバイアス電圧を印加
するバイアス手段とを備えたものである。また、この発
明の請求項２の半導体移相器は、ハイブリッド回路と、
上記ハイブリッド回路の第一の出力端子と第二の出力端
子にそれぞれ一端が接続され、バイアス電圧によりイン
ピーダンス可変の半導体素子とキャパシタを有する第一
のブランチとバイアス電圧によりインピーダンス可変の
半導体素子と抵抗を有する第二のブランチとの並列接続
でなり、上記半導体素子を低インピーダンスとするバイ
アス状態で上記第一のブランチがキャパシタ、第二のブ
ランチが上記抵抗と等価となるインピーダンス可変回路
と、上記半導体素子にバイアス電圧を印加するバイアス
手段とを備えたものである。この発明の請求項３の半導
体移相器は、ハイブリッド回路の第一の出力端子と第二
の出力端子にバイアス電圧によりインピーダンス可変の
半導体素子を用いてなるインピーダンス可変回路をそれ
ぞれ電気的に接続してなる半導体移相器において、上記
半導体素子としてゲート電極以外の一電極を接地した電
界効果トランジスタを用い、上記電界効果トランジスタ
のゲート電極にバイアス電圧を印加するバイアス手段を
有し、上記電界効果トランジスタのドレインとソース間
にキャパシタを接続したものである。
【０００９】
【作用】請求項１の発明においては、高い周波数で、誘
導性のリアクタンスが容量性のリアクタンスに直列装荷
されるため、原理的な反射位相の変化範囲を従来の１８
０度から３６０度に拡大できる。この結果、高い周波数
での移相量の減少を押さえることができ、広帯域化を図
ることができる。また、請求項２の発明においては、比
較的位相の遅れる状態において、インピーダンス可変の
回路と並列に抵抗を装荷することにより、この状態にお
けるインピーダンスが低下してさらに位相が遅れる。こ
の結果、この抵抗装荷による影響の大きい低い周波数に
おいて移相量の減少を押さえることができ、広帯域化を
図ることができる。また、請求項３の発明においては、
不要な寄生リアクタンスの小さい小形の電界効果トラン
ジスタが使用可能となる結果、高い周波数まで良好な性
能を実現できる。
導性のリアクタンスが容量性のリアクタンスに直列装荷
されるため、原理的な反射位相の変化範囲を従来の１８
０度から３６０度に拡大できる。この結果、高い周波数
での移相量の減少を押さえることができ、広帯域化を図
ることができる。また、請求項２の発明においては、比
較的位相の遅れる状態において、インピーダンス可変の
回路と並列に抵抗を装荷することにより、この状態にお
けるインピーダンスが低下してさらに位相が遅れる。こ
の結果、この抵抗装荷による影響の大きい低い周波数に
おいて移相量の減少を押さえることができ、広帯域化を
図ることができる。また、請求項３の発明においては、
不要な寄生リアクタンスの小さい小形の電界効果トラン
ジスタが使用可能となる結果、高い周波数まで良好な性
能を実現できる。
【００１０】
【実施例】実施例１．図１はこの発明の一実施例を示す
回路構成図である。結合線路形ハイブリッド等のハイブ
リッド回路１の第一の出力端子２と第二の出力端子３と
には、誘導性リアクタンスを呈するようにインダクタ７
と第一のキャパシタ８とを並列接続してなる回路９が接
続されている。上記回路９にはさらに、第二のキャパシ
タ１０を介して、第一の電界効果トランジスタ１１のド
レインが接続されている。第一の電界効果トランジスタ
１１のソースは接地されており、ゲートにはバイアス回
路（図示せず）を介してバイアスを印加する構成であ
る。ここで、回路９、第二のキャパシタ１０、および第
一の電界効果トランジスタ１１とからなり、第一の出力
端子２と第二の出力端子３とに装荷される回路を、反射
移相可変回路１２と呼ぶ。
回路構成図である。結合線路形ハイブリッド等のハイブ
リッド回路１の第一の出力端子２と第二の出力端子３と
には、誘導性リアクタンスを呈するようにインダクタ７
と第一のキャパシタ８とを並列接続してなる回路９が接
続されている。上記回路９にはさらに、第二のキャパシ
タ１０を介して、第一の電界効果トランジスタ１１のド
レインが接続されている。第一の電界効果トランジスタ
１１のソースは接地されており、ゲートにはバイアス回
路（図示せず）を介してバイアスを印加する構成であ
る。ここで、回路９、第二のキャパシタ１０、および第
一の電界効果トランジスタ１１とからなり、第一の出力
端子２と第二の出力端子３とに装荷される回路を、反射
移相可変回路１２と呼ぶ。
【００１１】次に動作について説明する。図２、図３は
図１に回路構成を示した半導体移相器の動作を説明する
ための等価回路図である。第一の電界効果トランジスタ
１１のゲートに印加するバイアス電圧を０Ｖとピンチオ
フ電圧とに切り替えることにより、第一の電界効果トラ
ンジスタ１１のドレイン、ソース間を抵抗とキャパシタ
とに切り替えることができる。この抵抗、キャパシタを
それぞれＲａ、Ｃａと表す。ここで、抵抗Ｒａの大きさ
が第二のキャパシタ１０の呈するインピーダンスに比べ
て十分小さいとするとこの抵抗は無視できるので、第二
のキャパシタ１０は直接接地されると考えてよい。した
がって、印加バイアスが０Ｖの場合には、回路９には第
二のキャパシタ１０が装荷される。一方、印加バイアス
がピンチオフ電圧の場合には、回路９には第二のキャパ
シタ１０と第一の電界効果トランジスタ１１が呈する等
価的なキャパシタＣａとが直列に装荷される。この結
果、第一の出力端子２と第二の出力端子３とに装荷され
る反射位相可変回路１２は、第一の電界効果トランジス
タ１１への印加バイアスを変えることによりインピーダ
ンス可変の回路として機能して、移相器の位相を変化さ
せることができる。
図１に回路構成を示した半導体移相器の動作を説明する
ための等価回路図である。第一の電界効果トランジスタ
１１のゲートに印加するバイアス電圧を０Ｖとピンチオ
フ電圧とに切り替えることにより、第一の電界効果トラ
ンジスタ１１のドレイン、ソース間を抵抗とキャパシタ
とに切り替えることができる。この抵抗、キャパシタを
それぞれＲａ、Ｃａと表す。ここで、抵抗Ｒａの大きさ
が第二のキャパシタ１０の呈するインピーダンスに比べ
て十分小さいとするとこの抵抗は無視できるので、第二
のキャパシタ１０は直接接地されると考えてよい。した
がって、印加バイアスが０Ｖの場合には、回路９には第
二のキャパシタ１０が装荷される。一方、印加バイアス
がピンチオフ電圧の場合には、回路９には第二のキャパ
シタ１０と第一の電界効果トランジスタ１１が呈する等
価的なキャパシタＣａとが直列に装荷される。この結
果、第一の出力端子２と第二の出力端子３とに装荷され
る反射位相可変回路１２は、第一の電界効果トランジス
タ１１への印加バイアスを変えることによりインピーダ
ンス可変の回路として機能して、移相器の位相を変化さ
せることができる。
【００１２】ついで、回路９の効果について述べる。図
４に、インダクタとキャパシタを並列接続した回路９の
リアクタンスの周波数特性を実線で示し、インダクタ単
体のリアクタンスの周波数特性を破線で示す。図中Ｆｒ
は回路９の共振周波数である。回路９を用いることによ
り、低い周波数での誘導性リアクタンスをほとんど増加
させること無く、Ｆｒ近傍の比較的高い周波数で大きな
誘導性リアクタンスを実現できる。ここで、第二のキャ
パシタ１０の容量を従来例で示したＣ１の容量と同一と
し、第二のキャパシタ１０とキャパシタＣａとの直列容
量を従来例で示したＣ２の容量と同一とするようにし
て、第二のキャパシタ１０と第一の電界効果トランジス
タ１１を選ぶと、図２、図３に示した回路は図５に示す
回路で表すことができる。一例として、このように回路
定数を選んだ場合の、反射位相可変回路１２の反射係数
を図６に示す。帯域の中心周波数では回路９により直列
に装荷される誘導性リアクタンスが小さいため、反射係
数Γ１，Γ２は従来とほとんど同一となる。一方、高域
においては、比較的大きな誘導性リアクタンスがＣ１，
Ｃ２の呈する容量性リアクタンスに直列に装荷される。
ここで、Ｃ１装荷の状態における反射係数Γ１ｈを誘導
性とし、Ｃ２装荷の状態における反射係数Γ２ｈを容量
性となるようにしてインダクタ７と第一のキャパシタ８
との値を選んだ場合を図６中に示している。Γ１ｈの位
相変化範囲が１８０度以上となる結果、移相量の減少が
押さえられ、高域においても中心周波数と同程度の移相
量が得られる。なお、周波数がさらに高くなった場合に
は、Ｃ１装荷とＣ２装荷の両状態での反射係数がともに
誘導性になる結果、移相量は再び減少していき、回路９
の共振周波数において第一の出力端子２と第二の出力端
子が開放となって、移相量は零となる。したがって、こ
の発明による移相器の移相量の周波数特性は図７の例に
示すように双峰性となり従来の単峰性の場合に比べて広
帯域となる。
４に、インダクタとキャパシタを並列接続した回路９の
リアクタンスの周波数特性を実線で示し、インダクタ単
体のリアクタンスの周波数特性を破線で示す。図中Ｆｒ
は回路９の共振周波数である。回路９を用いることによ
り、低い周波数での誘導性リアクタンスをほとんど増加
させること無く、Ｆｒ近傍の比較的高い周波数で大きな
誘導性リアクタンスを実現できる。ここで、第二のキャ
パシタ１０の容量を従来例で示したＣ１の容量と同一と
し、第二のキャパシタ１０とキャパシタＣａとの直列容
量を従来例で示したＣ２の容量と同一とするようにし
て、第二のキャパシタ１０と第一の電界効果トランジス
タ１１を選ぶと、図２、図３に示した回路は図５に示す
回路で表すことができる。一例として、このように回路
定数を選んだ場合の、反射位相可変回路１２の反射係数
を図６に示す。帯域の中心周波数では回路９により直列
に装荷される誘導性リアクタンスが小さいため、反射係
数Γ１，Γ２は従来とほとんど同一となる。一方、高域
においては、比較的大きな誘導性リアクタンスがＣ１，
Ｃ２の呈する容量性リアクタンスに直列に装荷される。
ここで、Ｃ１装荷の状態における反射係数Γ１ｈを誘導
性とし、Ｃ２装荷の状態における反射係数Γ２ｈを容量
性となるようにしてインダクタ７と第一のキャパシタ８
との値を選んだ場合を図６中に示している。Γ１ｈの位
相変化範囲が１８０度以上となる結果、移相量の減少が
押さえられ、高域においても中心周波数と同程度の移相
量が得られる。なお、周波数がさらに高くなった場合に
は、Ｃ１装荷とＣ２装荷の両状態での反射係数がともに
誘導性になる結果、移相量は再び減少していき、回路９
の共振周波数において第一の出力端子２と第二の出力端
子が開放となって、移相量は零となる。したがって、こ
の発明による移相器の移相量の周波数特性は図７の例に
示すように双峰性となり従来の単峰性の場合に比べて広
帯域となる。
【００１３】実施例２．図８は、この発明により低域特
性を改良した半導体移相器の一実施例を示す回路構成図
である。ハイブリッド回路１の第一の出力端子２と第二
の出力端子３とには、第二のキャパシタ１０を介して、
第一の電界トランジスタ１１のドレインが接続されてい
る。第一の電界効果トランジスタ１１のソースは接地さ
れており、ゲートにはバイアス回路（図示せず）を介し
てバイアスを印加する構成である。ハイブリッド回路１
の第一の出力端子２と第二の出力端子３とには、さら
に、Ｒ１で示す第一の抵抗１３を介して、第二の電界効
果トランジスタ１４のドレインが接続されている。第二
の電界効果トランジスタ１４のソースは接地されてお
り、さらにゲートにはバイアス回路（図示せず）を介し
てバイアスを印加する構成である。第二のキャパシタ１
０、第一の抵抗１３、第一の電界効果トランジスタ１
１、第二の電界効果トランジスタ１４とにより、反射位
相可変回路１２が構成される。
性を改良した半導体移相器の一実施例を示す回路構成図
である。ハイブリッド回路１の第一の出力端子２と第二
の出力端子３とには、第二のキャパシタ１０を介して、
第一の電界トランジスタ１１のドレインが接続されてい
る。第一の電界効果トランジスタ１１のソースは接地さ
れており、ゲートにはバイアス回路（図示せず）を介し
てバイアスを印加する構成である。ハイブリッド回路１
の第一の出力端子２と第二の出力端子３とには、さら
に、Ｒ１で示す第一の抵抗１３を介して、第二の電界効
果トランジスタ１４のドレインが接続されている。第二
の電界効果トランジスタ１４のソースは接地されてお
り、さらにゲートにはバイアス回路（図示せず）を介し
てバイアスを印加する構成である。第二のキャパシタ１
０、第一の抵抗１３、第一の電界効果トランジスタ１
１、第二の電界効果トランジスタ１４とにより、反射位
相可変回路１２が構成される。
【００１４】次に動作について説明する。図９は図８に
示した回路構成図の動作を説明するための等価回路図で
ある。第一の電界効果トランジスタ１１、第二の電界効
果トランジスタ１４は先に述べたように、ゲートへの印
加バイアスに応じてキャパシタと抵抗とに切り替わり、
この抵抗値は移相量の変化に関しては無視できるほど小
さい。したがって、Ｒ１で示す第一の抵抗１３に直列接
続される第二の電界効果トランジスタ１４が呈する容量
が小さいとすると、第二の電界効果トランジスタ１４は
理想的なスイッチと考えることができる。したがって、
たとえば第二のキャパシタ１０と第一の電界効果トラン
ジスタ１１とを図５の説明におけるものと同一とする
と、第二の電界効果トランジスタ１４のゲートへの印加
バイアスを切り替えることにより、第一の出力端子２と
第二の出力端子３とに装荷される反射位相可変回路１２
を、キャパシタＣ１と抵抗Ｒ１の並列回路とキャパシタ
Ｃ２とに切り換えることができる。
示した回路構成図の動作を説明するための等価回路図で
ある。第一の電界効果トランジスタ１１、第二の電界効
果トランジスタ１４は先に述べたように、ゲートへの印
加バイアスに応じてキャパシタと抵抗とに切り替わり、
この抵抗値は移相量の変化に関しては無視できるほど小
さい。したがって、Ｒ１で示す第一の抵抗１３に直列接
続される第二の電界効果トランジスタ１４が呈する容量
が小さいとすると、第二の電界効果トランジスタ１４は
理想的なスイッチと考えることができる。したがって、
たとえば第二のキャパシタ１０と第一の電界効果トラン
ジスタ１１とを図５の説明におけるものと同一とする
と、第二の電界効果トランジスタ１４のゲートへの印加
バイアスを切り替えることにより、第一の出力端子２と
第二の出力端子３とに装荷される反射位相可変回路１２
を、キャパシタＣ１と抵抗Ｒ１の並列回路とキャパシタ
Ｃ２とに切り換えることができる。
【００１５】ついで、第一の抵抗１３の効果について述
べる。図１０に、キャパシタＣ１に抵抗Ｒ１を並列接続
した回路の反射係数をキャパシタＣ１のみの反射係数と
あわせて示す。図中、Γ１L 、Γ２L 、およびΓ３L は
低域においてＣ１，Ｃ２、および、Ｃ１とＲ１との並列
回路がそれぞれ呈する反射係数である。また、Γ１、Γ
２、およびΓ３は中心周波数においてＣ１，Ｃ２、およ
び、Ｃ１とＲ１との並列回路がそれぞれ呈する反射係数
である。低域ではキャパシタＣ１の呈するインピーダン
スが比較的大きいため、Ｃ１とＲ１とを並列接続した回
路の反射係数Γ３L はＲ１の影響を大きく受けて、キャ
パシタＣ１のみの場合に比べて位相が遅れる。この結
果、抵抗Ｒ１がない場合に比べて移相量は増加する。一
方、中心周波数ではキャパシタＣ１の呈するインピーダ
ンスが小さくなるため、Ｃ１とＲ１とを並列接続した回
路のインピーダンスは、キャパシタＣ１の呈するインピ
ーダンスが支配的となって相対的に抵抗Ｒ１の影響が小
さくなる。この結果、上記並列回路の反射係数Γ３はΓ
１とほとんど同一となり、抵抗Ｒ１による移相量の変化
は小さい。さらに、高域では抵抗Ｒ１の影響はいっそう
小さくなるため、移相量は抵抗Ｒ１がない場合とほとん
ど同一となる。したがって、この発明による移相器の移
相量特性は、図１１に示すように低域での移相量が大き
くなって移相量変化がゆるやかとり、従来に比べて広帯
域化を図ることができる。
べる。図１０に、キャパシタＣ１に抵抗Ｒ１を並列接続
した回路の反射係数をキャパシタＣ１のみの反射係数と
あわせて示す。図中、Γ１L 、Γ２L 、およびΓ３L は
低域においてＣ１，Ｃ２、および、Ｃ１とＲ１との並列
回路がそれぞれ呈する反射係数である。また、Γ１、Γ
２、およびΓ３は中心周波数においてＣ１，Ｃ２、およ
び、Ｃ１とＲ１との並列回路がそれぞれ呈する反射係数
である。低域ではキャパシタＣ１の呈するインピーダン
スが比較的大きいため、Ｃ１とＲ１とを並列接続した回
路の反射係数Γ３L はＲ１の影響を大きく受けて、キャ
パシタＣ１のみの場合に比べて位相が遅れる。この結
果、抵抗Ｒ１がない場合に比べて移相量は増加する。一
方、中心周波数ではキャパシタＣ１の呈するインピーダ
ンスが小さくなるため、Ｃ１とＲ１とを並列接続した回
路のインピーダンスは、キャパシタＣ１の呈するインピ
ーダンスが支配的となって相対的に抵抗Ｒ１の影響が小
さくなる。この結果、上記並列回路の反射係数Γ３はΓ
１とほとんど同一となり、抵抗Ｒ１による移相量の変化
は小さい。さらに、高域では抵抗Ｒ１の影響はいっそう
小さくなるため、移相量は抵抗Ｒ１がない場合とほとん
ど同一となる。したがって、この発明による移相器の移
相量特性は、図１１に示すように低域での移相量が大き
くなって移相量変化がゆるやかとり、従来に比べて広帯
域化を図ることができる。
【００１６】実施例３．上記実施例１では、反射位相可
変回路１２が、回路９、第二のキャパシタ１０と、第一
の電界効果トランジスタ１１とを直列接続してなる構成
を示した。しかし、これに限らず、図１２に示すよう
に、第一の電界効果トランジスタ１１にさらに並列に第
三のキャパシタ１５を接続する構成として、第一の電界
効果トランジスタ１１の容量設定の自由度を増すような
構成としても良い。
変回路１２が、回路９、第二のキャパシタ１０と、第一
の電界効果トランジスタ１１とを直列接続してなる構成
を示した。しかし、これに限らず、図１２に示すよう
に、第一の電界効果トランジスタ１１にさらに並列に第
三のキャパシタ１５を接続する構成として、第一の電界
効果トランジスタ１１の容量設定の自由度を増すような
構成としても良い。
【００１７】実施例４．また、上記実施例１では、第二
のキャパシタ１０と、第一の電界効果トランジスタ１１
とを直列接続した構成を示した。しかし、これに限ら
ず、図１３、図１４に示すように、さらに並列に第四の
キャパシタ１６を接続して、不要な寄生リアクタンスの
小さい小形な形状の第一の電界効果トランジスタ１１を
使用可能とし、高い周波数まで良好な性能を実現できる
構成としても良い。
のキャパシタ１０と、第一の電界効果トランジスタ１１
とを直列接続した構成を示した。しかし、これに限ら
ず、図１３、図１４に示すように、さらに並列に第四の
キャパシタ１６を接続して、不要な寄生リアクタンスの
小さい小形な形状の第一の電界効果トランジスタ１１を
使用可能とし、高い周波数まで良好な性能を実現できる
構成としても良い。
【００１８】実施例５．また、上記実施例１では、反射
位相可変回路１２が、第二のキャパシタ１０と、第一の
電界効果トランジスタ１１とを直列接続してなる構成を
示したが、これに限らず、図１５に示すように、第一の
電界効果トランジスタ１１にさらに並列に第二の抵抗１
７を接続する構成として、第一の電界効果トランジスタ
１１のゲートに印加するバイアスを変えて抵抗とキャパ
シタとに切り替えた場合の損失変動を小さくする構成と
しても良い。
位相可変回路１２が、第二のキャパシタ１０と、第一の
電界効果トランジスタ１１とを直列接続してなる構成を
示したが、これに限らず、図１５に示すように、第一の
電界効果トランジスタ１１にさらに並列に第二の抵抗１
７を接続する構成として、第一の電界効果トランジスタ
１１のゲートに印加するバイアスを変えて抵抗とキャパ
シタとに切り替えた場合の損失変動を小さくする構成と
しても良い。
【００１９】なお、上記実施例３、実施例４、実施例５
では、実施例１で示した高域特性を改良した半導体移相
器への適用例を示したが、これに限らず、実施例２で示
した低域特性を改良した半導体移相器へも適用できるこ
とは言うまでもない。
では、実施例１で示した高域特性を改良した半導体移相
器への適用例を示したが、これに限らず、実施例２で示
した低域特性を改良した半導体移相器へも適用できるこ
とは言うまでもない。
【００２０】
【発明の効果】以上のように請求項１の発明によれば、
誘導性のリアクタンスが容量性のリアクタンスに直列装
荷される構成とし、原理的な反射移相の変化範囲を従来
の１８０度から３６０度に拡大したので、高域周波数で
の移相量の減少が抑制された広帯域な半導体移相器を得
られる。また、請求項２の発明によれば、抵抗装荷によ
り低域周波数でのインピーダンス可変回路のインピーダ
ンスを低下させて位相をさらに遅らせる構成としたの
で、低域周波数での移相量の減少が抑制された広帯域な
半導体移相器を得られる。さらに、請求項３の発明によ
れば、不要な寄生リアクタンスの小さい小形の電界効果
トランジスタの使用を可能とする構成としたので、高い
周波数まで良好な性能を備えた半導体移相器を得られ
る。
誘導性のリアクタンスが容量性のリアクタンスに直列装
荷される構成とし、原理的な反射移相の変化範囲を従来
の１８０度から３６０度に拡大したので、高域周波数で
の移相量の減少が抑制された広帯域な半導体移相器を得
られる。また、請求項２の発明によれば、抵抗装荷によ
り低域周波数でのインピーダンス可変回路のインピーダ
ンスを低下させて位相をさらに遅らせる構成としたの
で、低域周波数での移相量の減少が抑制された広帯域な
半導体移相器を得られる。さらに、請求項３の発明によ
れば、不要な寄生リアクタンスの小さい小形の電界効果
トランジスタの使用を可能とする構成としたので、高い
周波数まで良好な性能を備えた半導体移相器を得られ
る。
【図１】この発明の実施例１の回路構成図である。
【図２】この発明の実施例１の動作説明のための等価回
路図である。
路図である。
【図３】この発明の実施例１の動作説明のための等価回
路図である。
路図である。
【図４】この発明の実施例１の動作説明のためのリアク
タンス特性図である。
タンス特性図である。
【図５】この発明の実施例１の動作説明のための等価回
路図である。
路図である。
【図６】この発明の実施例１の反射位相可変回路の反射
係数を示す特性図である。
係数を示す特性図である。
【図７】この発明の実施例１の移相量を示す特性図であ
る。
る。
【図８】この発明の実施例２の回路構成図である。
【図９】この発明の実施例２の動作説明のための等価回
路図である。
路図である。
【図１０】この発明の実施例２の装荷抵抗の効果を示す
ための特性図である。
ための特性図である。
【図１１】この発明の実施例２の移相量を示す特性図で
ある。
ある。
【図１２】この発明の実施例３の回路構成図である。
【図１３】この発明の実施例４の回路構成図である。
【図１４】この発明の実施例４の実施例３への適用を示
す回路構成図である。
す回路構成図である。
【図１５】この発明の実施例５の回路構成図である。
【図１６】従来の半導体移相器の回路構成図である。
【図１７】従来の半導体移相器の動作説明のための等価
回路図である。
回路図である。
【図１８】従来の半導体移相器の動作説明のための特性
図である。
図である。
【図１９】従来の半導体移相器の動作説明のための特性
図である。
図である。
【図２０】従来の半導体移相器の移相量を示す特性図で
ある。
ある。
１ ハイブリッド回路 ２ 第一の出力端子 ３ 第二の出力端子 ４ バラクタダイオード ５ 入力端子 ６ 第三の出力端子 ７ インダクタ ８ 第一のキャパシタ ９ 回路 １０ 第二のキャパシタ １１ 第一の電界効果トランジスタ １２ 反射位相可変回路 １３ 第一の抵抗 １４ 第二の電界効果トランジスタ １５ 第三のキャパシタ １６ 第四のキャパシタ １７ 第二の抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年２月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【実施例】実施例１．図１はこの発明の一実施例を示す
回路構成図である。結合線路形ハイブリッド等のハイブ
リッド回路１の第一の出力端子２と第二の出力端子３と
には、誘導性リアクタンスを呈するようにインダクタ７
と第一のキャパシタ８とを並列接続してなる回路９が接
続されている。上記回路９にはさらに、第二のキャパシ
タ１０を介して、第一の電界効果トランジスタ１１のド
レインが接続されている。第一の電界効果トランジスタ
１１のソースは接地されており、ゲートにはバイアス回
路（図示せず）を介してバイアスを印加する構成であ
る。ここで、回路９、第二のキャパシタ１０、および第
一の電界効果トランジスタ１１とからなり、第一の出力
端子２と第二の出力端子３とに装荷される回路を、反射
位相可変回路１２と呼ぶ。
回路構成図である。結合線路形ハイブリッド等のハイブ
リッド回路１の第一の出力端子２と第二の出力端子３と
には、誘導性リアクタンスを呈するようにインダクタ７
と第一のキャパシタ８とを並列接続してなる回路９が接
続されている。上記回路９にはさらに、第二のキャパシ
タ１０を介して、第一の電界効果トランジスタ１１のド
レインが接続されている。第一の電界効果トランジスタ
１１のソースは接地されており、ゲートにはバイアス回
路（図示せず）を介してバイアスを印加する構成であ
る。ここで、回路９、第二のキャパシタ１０、および第
一の電界効果トランジスタ１１とからなり、第一の出力
端子２と第二の出力端子３とに装荷される回路を、反射
位相可変回路１２と呼ぶ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浦崎 修治 鎌倉市大船五丁目１番１号 三菱電機株式 会社電子システム研究所内
Claims (3)
- 【請求項１】 ハイブリッド回路と、上記ハイブリッド
回路の第一の出力端子と第二の出力端子にそれぞれ一端
が接続され、誘導性リアクタンスを呈するようにキャパ
シタとインダクタとを並列接続してなる回路と、上記そ
れぞれの回路の他端に接続され、バイアス電圧によりイ
ンピーダンス可変の半導体素子を用いてなるインピーダ
ンス可変回路と、上記半導体素子にバイアス電圧を印加
するバイアス手段とを備えたことを特徴とする半導体移
相器。 - 【請求項２】 ハイブリッド回路と、上記ハイブリッド
回路の第一の出力端子と第二の出力端子にそれぞれ一端
が接続され、バイアス電圧によりインピーダンス可変の
半導体素子とキャパシタを有する第一のブランチとバイ
アス電圧によりインピーダンス可変の半導体素子と抵抗
を有する第二のブランチとの並列接続でなり、上記半導
体素子を低インピーダンスとするバイアス状態で上記第
一のブランチがキャパシタ、第二のブランチが上記抵抗
と等価となるインピーダンス可変回路と、上記半導体素
子にバイアス電圧を印加するバイアス手段とを備えたこ
とを特徴とする半導体移相器。 - 【請求項３】 ハイブリッド回路の第一の出力端子と第
二の出力端子にバイアス電圧によりインピーダンス可変
の半導体素子を用いてなるインピーダンス可変回路をそ
れぞれ電気的に接続してなる半導体移相器において、上
記半導体素子としてゲート電極以外の一電極を接地した
電界効果トランジスタを用い、上記電界効果トランジス
タのゲート電極にバイアス電圧を印加するバイアス手段
を有し、上記電界効果トランジスタのドレインとソース
間にキャパシタを接続したことを特徴とする半導体移相
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1502492A JP2943480B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1502492A JP2943480B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206703A true JPH05206703A (ja) | 1993-08-13 |
| JP2943480B2 JP2943480B2 (ja) | 1999-08-30 |
Family
ID=11877275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1502492A Expired - Fee Related JP2943480B2 (ja) | 1992-01-30 | 1992-01-30 | 半導体移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943480B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034578A1 (ja) * | 2002-10-10 | 2004-04-22 | Soshin Electric Co., Ltd. | 可変遅延線 |
| KR100763469B1 (ko) * | 2005-04-11 | 2007-10-04 | 가부시키가이샤 엔.티.티.도코모 | 90도 하이브리드 회로 |
| JP2012129596A (ja) * | 2010-12-13 | 2012-07-05 | Nec Corp | 群遅延時間調整回路および電力分配合成回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263542B (zh) * | 2010-05-31 | 2015-11-25 | Ge医疗系统环球技术有限公司 | 移相器及其功率放大器和核磁共振成像设备 |
-
1992
- 1992-01-30 JP JP1502492A patent/JP2943480B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034578A1 (ja) * | 2002-10-10 | 2004-04-22 | Soshin Electric Co., Ltd. | 可変遅延線 |
| KR100799953B1 (ko) * | 2002-10-10 | 2008-02-01 | 소신 덴키 가부시키가이샤 | 가변 지연선 |
| US7336143B2 (en) | 2002-10-10 | 2008-02-26 | Soshin Electric Co., Ltd. | Variable delay line using variable reactance devices to provide reflected delay signals |
| KR100763469B1 (ko) * | 2005-04-11 | 2007-10-04 | 가부시키가이샤 엔.티.티.도코모 | 90도 하이브리드 회로 |
| JP2012129596A (ja) * | 2010-12-13 | 2012-07-05 | Nec Corp | 群遅延時間調整回路および電力分配合成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2943480B2 (ja) | 1999-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3469563B2 (ja) | 移相器及び多ビット移相器 | |
| JP2001111364A (ja) | マイクロ波増幅器 | |
| JPWO2002056467A1 (ja) | 移相器及び多ビット移相器 | |
| US4963773A (en) | Low pass/high pass filter phase shifter | |
| JPH05206703A (ja) | 半導体移相器 | |
| JPH07235802A (ja) | 高周波スイッチ回路 | |
| US6529051B2 (en) | Frequency multiplier without spurious oscillation | |
| JP3146094B2 (ja) | マイクロ波半導体回路 | |
| JP3303845B2 (ja) | 内部整合型出力ｆｅｔ | |
| JP2679331B2 (ja) | マイクロ波回路スイツチ及びマイクロ波回路スイツチを備えた移相器 | |
| JPH08213802A (ja) | 高周波スイッチ回路 | |
| JPH10200302A (ja) | 可変移相器 | |
| JPH06252668A (ja) | マイクロ波回路 | |
| JPH08321726A (ja) | 増幅回路 | |
| US11309847B2 (en) | Amplifier circuit | |
| JPH10209788A (ja) | 可変移相器 | |
| JP2743884B2 (ja) | マイクロ波スイッチ | |
| JP3357715B2 (ja) | マイクロ波移相器 | |
| JPH11168354A (ja) | 可変移相器 | |
| JPH11205086A (ja) | 移相器 | |
| JPH05199047A (ja) | マイクロ波半導体増幅器 | |
| JPH0535923B2 (ja) | ||
| JPH0457135B2 (ja) | ||
| JP3111285B2 (ja) | 広帯域負性抵抗回路 | |
| JP3213873B2 (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |