JPH0520013Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は通信回線用の信号合成回路に関し、特
にベースバンドコンバイナー方式を採用した信号
合成回路に関する。

（従来の技術） 従来から採用されている信号合成回路の一例を
第３図に示す。符号１は現用信号切換部、２は予
備信号切換部、３は信号合成部である。

次に、この回路の動作を説明する。現用回線と
予備回線とがともに正常な場合には、現用信号１
１１と予備信号１１２が現用信号入力端子１１と
予備信号入力端子１２からそれぞれ入力され、こ
れら信号１１１と１１２とが合成されて出力端子
１３から出力されるようにスイツチＳ１〜Ｓ６が
制御される。すなわち、スイツチＳ１，Ｓ３はク
ローズ（閉）になり、スイツチＳ２，Ｓ４，Ｓ
５，Ｓ６はオープン（開）になるように制御され
る。

回線の一方が故障した場合、故障した側の回線
が切離されるようにスイツチＳ１〜Ｓ６が制御さ
れる。例えば、現用回線が故障した場合スイツチ
Ｓ２，Ｓ３，Ｓ６がクローズになり、スイツチＳ
１，Ｓ４，Ｓ５はオープンになる。ここで、Ｒ１
及びＲ２は、終端抵抗で、スイツチＳ１及びＳ３
がオープンになつた場合に入力端子１１及び１２
がそれぞれ所定インピーダンスに終端されるよう
に働く。また、Ｒ３，Ｒ４，Ｒ５は、レベル調整
用及びインピーダンスマツチング用の抵抗であ
り、スイツチＳ５，Ｓ６と組み合わせて使用する
事によりコンバイン状態と片側切離し状態とで出
力端子１３に信号レベルの差が生じないように働
き、かつ出力端子１３におけるインピーダンスが
常にマツチングされるよう働くものである。

（考案が解決しようとする問題点） 上述した第３図の回路では、合成部３にスイツ
チＳ５及びＳ６が使用されている。切換速度の高
速化等の要求によりこれらスイツチの素子として
半導体が使われる場合が多い。ところが、半導体
は抵抗や単なる結線といつた受動素子（パツシブ
パーツ）に比べて故障率が高い。現用信号１１１
と予備信号１１２の両方に共通な線路となる合成
部３が故障した場合には回線断になるが、このよ
うな合成部３に故障率の高い半導体を使用すると
通信回線の信頼性が極めて劣化する。半導体のよ
うなアクテイブパーツは信号が合成される以前に
配置されることが望ましい。このように従来の信
号合成回路には信頼性に問題があつた。

（問題点を解決するための手段） 本考案が上記の問題点を解決するために提供す
る手段は、現用回線から送られる現用信号を受け
る第１の端子と、予備回線から送られる予備信号
を受ける第２の端子と、前記第１及び第２の端子
から入力される信号をそれぞれ断続する第１及び
第２の信号切換部と、前記第１の信号切換部の出
力端および前記第２の信号切換部の出力端からそ
れぞれ出力される信号を合成する合成部とからな
る信号合成回路であつて：前記第１及び第２の信
号切換部は、前記第１又は第２の端子とそれぞれ
の前記出力端との間に接続された第１及び第２の
スイツチと、前記第１のスイツチに並列に接続さ
れている抵抗と、前記第１及び第２のスイツチの
接続点と接地との間に接続された第３のスイツチ
とからそれぞれ成り；前記第１のスイツチは前記
第２のスイツチより前記第１又は第２の端子側に
あることを特徴とする。

（実施例） 次に本考案について図面を参照して説明する。

第１図は本考案の一実施例の回路図である。こ
こで、１は現用信号切換部、２は予備信号切換
部、３は信号合成部である。１１は現用回線が接
続される現用信号入力端子、１２は予備回線が接
続される予備信号入力端子、１３は合成信号出力
端子である。現用回線及び予備回線が共に正常な
場合は両信号が合成されるようにスイツチＳ１〜
Ｓ６は制御され、スイツチＳ２，Ｓ５がクローズ
になり、スイツチＳ１，Ｓ３，Ｓ４，Ｓ６がオー
プンになる。

現用回線及び予備回線のうちのどちらか一方が
故障した場合、例えば現用回線が故障した場合を
考えると、スイツチＳ３，Ｓ４，Ｓ５がクローズ
となり、現用回線は抵抗Ｒ１及びスイツチＳ３を
通して終端され、予備回線はスイツチＳ４及びＳ
５を通して出力端子１３に接続される。

抵抗Ｒ１，Ｒ２は次の３つの目的で備えてあ
る。

信号合成時と片側切離し時とのレベル差の補
正。

信号合成時に出力端子１３から見たインピー
ダンスの調整。

片側切離し時、切離された側の終端回路。

また、スイツチＳ３，Ｓ６は次の２つの目的で
備えてある。

片側切離し時における切離された側の終端回
路。

片側切離し時において、切離された側の信号
ライン（節点１４又は１５）を接地し、アイソ
レーシヨンを改善すること。

上述のように、第１図の回路構成にする事によ
り、信号合成部３にスイツチを要せずに信号合成
回路を構成する事ができる。

第２図は第１図実施例において符号１又は２で
示す切換部をFETを用いて構成した具体回路の
例の回路図である。４はＴ型FETスイツチ、Ｎ
１はインバーターである。本図の符号２１の端子
は第１図の端子１１又は１２に相当し、符号２２
の端子は第１図の節点１６に接続される。端子２
３，２４からはFET Tr１〜Tr３の制御信号が
入力される。FETスイツチは高アイソレーシヨ
ンを達成するためにＴ型に構成される場合が多
く、IC等も多く製造されている。Ｔ型構成のIC
を使用した場合には、回路部品も少なく容易に第
２図の回路を構成する事ができる。

（考案の効果） 以上説明したように本考案の信号合成回路は、
信号合成部にスイツチを使用しない。そこで、本
考案によれば信頼性の高い信号合成回路が提供で
きる。

【図面の簡単な説明】

第１図は本考案の一実施例の回路図、第２図は
スイツチにFETを用いた第１図実施例における
信号切換部の具体例を示す回路図、第３図は従来
の信号合成回路の回路図である。 １……現用信号切換部、２……予備信号切換
部、３……信号合成部、４……Ｔ型FETスイツ
チ、１１……現用信号入力端子、１２……予備信
号入力端子、１３……信号出力端子、２１……信
号入力端子、２２……信号出力端子、２３，２４
……スイツチ制御端子、Ｒ１〜Ｒ５……抵抗、Ｓ
１〜Ｓ６スイツチ、Ｎ１……インバータ、Tr１
〜Tr３……FET。

Claims (1)

【実用新案登録請求の範囲】
1. 現用回線から送られる現用信号を受ける第１の
   端子と、予備回線から送られる予備信号を受ける
   第２の端子と、前記第１及び第２の端子から入力
   される信号をそれぞれ断続する第１及び第２の信
   号切換部と、前記第１の信号切換部の出力端およ
   び前記第２の信号切換部の出力端からそれぞれ出
   力される信号を合成する合成部とからなる信号合
   成回路において：前記第１及び第２の信号切換部
   は、前記第１又は第２の端子とそれぞれの前記出
   力端との間に接続された第１及び第２のスイツチ
   と、前記第１のスイツチに並列に接続されている
   抵抗と、前記第１及び第２のスイツチの接続点と
   接地との間に接続された第３のスイツチとからそ
   れぞれ成り；前記第１のスイツチは前記第２のス
   イツチより前記第１又は第２の端子側にあること
   を特徴とする信号合成回路。