JPH05190757A - 集積回路の接続構造 - Google Patents

集積回路の接続構造

Info

Publication number
JPH05190757A
JPH05190757A JP4216646A JP21664692A JPH05190757A JP H05190757 A JPH05190757 A JP H05190757A JP 4216646 A JP4216646 A JP 4216646A JP 21664692 A JP21664692 A JP 21664692A JP H05190757 A JPH05190757 A JP H05190757A
Authority
JP
Japan
Prior art keywords
wiring
layer
printed
wiring pattern
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4216646A
Other languages
English (en)
Inventor
Johan O Hilbrink
オー.ヒルブリンク ジョハーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
Original Assignee
NCR International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR International Inc filed Critical NCR International Inc
Publication of JPH05190757A publication Critical patent/JPH05190757A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387Flexible insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10295Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303Pin-in-hole mounted pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 簡単な構成でコストを上昇させることなく高
密度でICを実装可能な集積回路の接続構造を提供す
る。 【構成】 IC33は個別の層36を重ねた多層積層体
30上に搭載される。いくつかの層に導電体配線パター
ンが形成される。各層の導電体配線パターン同士は接続
されIC間を接続する3次元回路網を形成する。各層
は、市販の大面積シート状のフレキシブル部材から作ら
れ、多数の配線パターンを同時に印刷形成可能である。
この多層積層体は、通常のプリント板38に重ねられ、
多層積層体30とプリント板38の両方を貫通してピン
39が打込まれその位置に半田付けされる。このピン3
9により多層積層体30とプリント板38とが相互に固
定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積電子回路間の接続
方式に関するものである。
【0002】
【従来の技術】近年、マイクロプロセッサの命令実行速
度は著しく速められている。この実行速度の高速化に伴
い、マイクロプロセッサを構成するチップに対するデー
タ伝達の遅れがその実行処理機能を発揮する上で問題と
なる。
【0003】例えば、1973年頃導入された8080
系マイクロプロセッサは通常1メガヘルツ(MHz)の
クロック速度で作動していた。各命令は3から5クロッ
クサイクルで行われる。従って、1秒当り約20万から
30万の命令が実行される。これに対し、1991年に
実用化された’486系のプロセッサは50MHzのク
ロック速度で動作可能である。通常の命令は約2.5ク
ロックサイクルで行われるため1秒当り2千万の命令が
実行される。単純にいえばこの処理速度は前述の808
0系プロセッサの約100倍の速度である。
【0004】マイクロプロセッサとこれに接続されたメ
モリ回路間での信号伝達遅れを小さくするために、多数
のICを小さなキャリア上に高密度で実装する技術が各
種開発されている。このようなキャリアの1つとして、
図1に示すようなMCM(Multi-Chip Module)が用い
られている。このMCMは多層構造体であって、多数の
導電体3がICと外部配線6とを接続するために入組ん
で織込み配設されている。このような織込み配線構造を
図2に示す。異なる層9、12上にそれぞれ導電体20
からなる配線パターン15、18が形成されている。両
層が組合されると各層のパターン同士が中間接続体21
により接続され、この組体は3次元の織込み配線接続構
造を形成し、任意の点Aと別の任意の点Bとが点線で示
す経路Dを介して接続される。
【0005】数種類の型式のMCMが実用化されてい
る。その1つは、多層プリント回路板により構成される
型式である。導電体パターンはシルクスクリーン印刷法
により印刷形成され、各パターンの線幅は0.005イ
ンチ(0.0127cm、約5mils)が限度であ
る。(この限度は線幅の最小値をいう。印刷可能な最も
幅の狭い線は5milsである。線幅は接続密度に逆比
例する。各配線が電子部品間を接続し、線幅が狭いほど
一定スペース内に多数配設することができ、平方インチ
当りの本数で計った線密度を高めることができる。)
【0006】このようにシルクスクリーン印刷による上
記型式では線幅が大きいため、後述の他の型式に比べ線
密度が小さい。しかしながら、コストは比較的安価であ
る。配線パターンを形成完了した1つの層は平方インチ
当り約10セントのコストである。従って、10層のプ
リント板の場合、平方インチ当りのコストは約1ドルで
ある。
【0007】MCMの第2の型式は、セラミックにより
各層を構成しこれらセラミック層上にシルクスクリーン
印刷によりパターンを形成したものである。線幅は約5
milsである。約2×2インチ平方あるいはそれ以下
の正方形の1層について、平方インチ当りの価格は約1
ドルである。サイズがさらに大きくなると価格が大幅に
上昇する。
【0008】第3の型式は、セラミック層の最上層上に
銅ポリイミド層を設けたものである。プリント工程はフ
ォトリソグラフィ方法により行われ、1mil以下の線
幅のパターンを形成可能である。しかしながら、この型
式による4層構造のMCMについては、平方インチ当り
約32ドルのコストになる。
【0009】第4の型式は、フォトリソグラフ印刷によ
るシリコン層を用いるものである。この型式では、線幅
は1mil以下にできるが、コストが1層当り約15ド
ルかかり、4層にすると合計約60ドルになる。
【0010】上記見積コストは概略値であって、各種要
件、例えば要求される品質、前処理の状態あるいは導電
体パターンの入組み度合い等により大幅に価格が変る。
【0011】
【発明が解決しようとする課題】上記構成の各種MCM
においては、線幅が小さくなる程コストが上昇する。I
Cの実装密度を高めるためには、できるだけ線幅を小さ
くする必要がある。従って、従来のMCM構造において
は、ICを高密度で実装すると価格が上昇するという問
題があった。
【0012】本発明は上記従来技術の問題点に鑑みなさ
れたものであって、集積回路の接続構造を改良して、簡
単な構成でコストを上昇させることなく高密度でICを
実装可能な集積回路の接続構造の提供を目的とする。
【0013】
【課題を解決するための手段】本発明の1形態において
は、プリント板の頂部にMCMを積層し、MCMの導電
体パッドをプリント板の導電体パターンに整合させてい
る。複数の孔をプリント板およびMCMの両方に形成
し、これらの孔にピンを挿入する。各ピンはパッドおよ
び対応するパターン間を結びこれらを電気的に接続す
る。各ピンはパッドおよび配線パターンに半田付けさ
れ、電気的接続を達成するとともに機械的な支持構造を
形成する。MCMは、銅の配線パターンが形成されたフ
レキシブルシート材の多層構造とすることができる。
【0014】本発明の1態様においては、(A)集積回
路(IC)同士を接続する2層の高密度接続配線(線幅
約1milまたはそれ以下)および(B)これらの2層
の接続配線を支持する2層のプリント板からなるMCM
を具備している。プリント板は、ICに電力を供給しか
つICと外部装置間での信号伝達を行う。
【0015】このような態様によれば、同じ接続配線密
度に対し、前述の従来技術に比べ価格が大幅に減少す
る。即ち、本発明では、2層の高密度接続配線は最終的
に平方インチ当り約1ドルしかかからない。また、2層
のプリント板は平方インチ当り約0.1ドルであり、従
って全体のコストは平方インチ当り2.20ドルであ
る。このコストは、セラミック層上に銅ポリイミド層を
積層した構造が約32ドルのコストであるのに比べ大幅
に低価格となる。
【0016】
【実施例】図3は本発明の1実施例を示す。フレキシブ
ル薄膜積層体30上に集積回路(IC)33が搭載され
る。ここで、フレキシブル薄膜積層体とは、各層36が
フレキシブルな誘電体シートからなる積層体をいう。誘
電体シートはポリイミド、例えば厚さ0.006インチ
(6mils、0.01524cm)のマイラー(登録
商標)により構成される。マイラーシートはデラウェア
にあるデュポン社の商品を用いることができる。
【0017】各シートは銅メッキされる。メッキ量は、
1/2、1/4、あるいは1/8オンス/平方フィート
の重量である(それぞれ厚さ18、9、あるいは5ミク
ロンに対応する)。このようなメッキは、例えばテキサ
ス州オースチンの3M社により商業的に行われる。
【0018】配線パターンは公知のフォトリソグラフィ
技術を用いて、線幅約0.002インチ(0.0050
8cm、2mils)以下、好ましくは0.001イン
チ(0.00254cm、1mil)以下の線幅であっ
て、隣接パターン間の間隔が1あるいは2milsとな
るように形成される。
【0019】フレキシブル薄膜積層体30は、ピン39
によりそれ自体は公知のプリント板38に取付けられ
る。これらのピン39は、フレキシブル薄膜積層体とプ
リント板とを機械的に結合するとともに、積層体30の
パッド42とプリント板38の配線パターン43とを電
気的に接続する。図4〜図7に本発明概念をさらに詳し
く示す。
【0020】図4は、IC33を搭載したフレキシブル
薄膜積層体46の上面を示す。導電体パッド47が上面
に設けられる。図5は、プリント板38上に搭載された
フレキシブル薄膜積層体の1つを示す。複数のスルーホ
ール37(全ては図示していない)が各パッド47側か
ら積層体およびプリント板を貫通して配線パターン43
に達するように形成される。破線で示すピン39がスル
ーホールに挿入され、パッド47と配線パターン43と
を接続する。
【0021】図6は、4つのフレキシブル薄膜積層体を
搭載したプリント板38の上面図であり、図7は、その
底面図であり一部の配線パターン43が示されている。
本発明の重要な特徴は以下のとおりである。
【0022】1.フレキシブル薄膜積層体として、例え
ば市販の標準幅40インチ(101.6cm)のロール
巻のマイラー(登録商標)シートが使用できる。サイズ
を大きくすれば、フォトリソグラフィ印刷工程におい
て、一度に多数の導電体パターンをシート上に露光可能
になりコストの低減が図られる。発明者の試算によれ
ば、配線パターンを形成完了したシート1層について、
平方インチ当り約1ドルのコストですむ。
【0023】フレキシブル薄膜積層体の好ましい実施例
においては、このようなシートを3層にして用い、図2
に示すように、その内2層に配線パターン15、18を
設け、他の1層に中間接続体21を設けている。
【0024】2.1枚のシート上には1種類のパターン
を専用に形成してもよいし、あるいは1枚のシートに異
なるパターンを交ぜて形成してもよい。即ち、例えば、
1枚のシートに図2のように縦方向の配線パターン15
のみを設け、別のシートに横方向の配線パターン18の
みを設ける構成とすることができる。このような構成で
は2枚のフォトリソグラフィ用原版を必要とする。この
ような構成に代えて、2種類のパターンを同じシート上
に同じ工程で形成してもよい。このようにすれば原版は
1枚のみですむ。
【0025】3.図3および図7のプリント回路板上に
設けた配線パターン43は、電源供給用パターンおよび
信号伝達用パターンの両方を含む。電源供給用配線パタ
ーンはその断面積が比較的大きく例えば約0.1インチ
(0.254cm)×18ミクロンであり、従って低イ
ンピーダンス接続が可能である。
【0026】4.図5のスルーホール37は、フレキシ
ブル薄膜積層体とプリント板とを重ね合わせる前に穿孔
する必要はない。即ち、薄膜36を先に重ね合わせて積
層体を形成し、その後この積層体にスルーホールを形成
することができる。あるいはさらに別のやり方として、
先にフレキシブル薄膜積層体をプリント板上に重ね、そ
の後スルーホールを穿孔してもよい。スルーホールの内
径は約15milsから20milsである。
【0027】穿孔パターンをプログラム制御により繰返
し形成可能な穴あけ装置を用いることができる。この場
合、パッド間隔がプリント板の配線パターン間隔と同
じ、例えば約25〜50milsであることが重要であ
る。現在プリント板製造で用いられているプログラム制
御可能な穴あけ装置は、直径12〜20milのスルー
ホールを30〜60mil中心間隔で形成可能である。
【0028】5.図3に示すピン39は、フランジ状頭
部40を有する。ピンを挿入すると、その柄部(尾部)
49がフレキシブル薄膜積層体内に圧入されてこの積層
体に保持され、ピンの頭部40がプリント板を保持す
る。この状態でピンの頭部と尾部がそれぞれパッドおよ
び配線パターンに半田付けされる。
【0029】ピンの頭部はなくてもよい。この場合に
は、ピンの半田付けが完了するまでフレキシブル薄膜積
層体とプリント板とを接着剤で接合しておくことが望ま
しい。
【0030】6.スルーホールはピンの挿入前に予め設
けておく必要はない。ピン自体をドリルとして用い、穿
孔後その位置に半田付けして固定することができる。こ
のようなピンは、それぞれドリル動作を行い、そのまま
その位置に残されて導電体として作用する。
【0031】例えば、図8のシーケンスフロー説明図に
示すように、まずチャック55がドリルピン39Aを掴
み、第1工程から次工程を経て最終工程まで駆動され
る。
【0032】ドリルの概念は変えられ、図9に示すよう
に、複数のピンを連続して形成し集合一体的なドリル棒
(ドリルワイヤ)形状のドリルビット連続体60として
形成される。このようなドリルビットの連続体はいろい
ろな方法で形成可能である。例えば、図9に示すように
まずワイヤ40を準備する。次に、図10に示すよう
に、2つの孔41を穿孔する。次に、図11に示すよう
に、先端のとがった研削ホイル57を用いて環状のノッ
チ52を研磨形成する。このノッチ52は、先に穿孔し
た孔41が研磨により溝41Aを形成する位置に研削さ
れる。この溝の縁部58が各ドリルの切り刃エッジ(ま
たはチゼルエッジ)を構成する。線影をつけた部分59
は研磨削除して切り刃エッジを有効に突出させることが
できる。続いて、切り屑除去用の溝44が公知方法によ
り研削され、図9に示すようにドリル連続体60が形成
される。
【0033】このような複数のピン(ドリルビット)か
らなるドリルビット連続体60は図12に示すように、
ドリルチャック55に掴まれて全体が回転駆動され、各
ピンを所定の位置で穴あけ動作させる。続いて、図13
に示すように、チャック55を傾けて、ピンを挿入した
状態で連続体60をノッチ部分52から切断分離する。
別の適当な方法でピンを切断してもよい。チャックは急
速な加速および減速が可能である。また、クリッパー
(図示しない)等によりピンの突出部分を切取ってもよ
い。
【0034】上記切断方法により各ピンを切断した際、
図14に示すように、切断部(次のピンの先端部)に不
揃いなぎざぎざ部63が残った場合には、このぎざぎざ
先端部63により穿孔進路が真っ直ぐな進路からそれて
穿孔位置ずれの原因となる。このような問題は、センタ
ーポンチ(図示しない)を用いてドリル穿孔前にプリン
ト板(またはMCM)に凹みを設けておくことにより解
消される。この凹み内にドリルのぎざぎざ先端部63が
拘束され、ドリルの斜行を防止する。
【0035】切り屑除去用の溝44を設ける代りに、図
15に示すように、穿孔部分の直径をシャンク部分の直
径より大きくするようなチゼルエッジ67を設けてもよ
い。この径の差71により、穿孔中に切り屑や粉塵を孔
から逃す隙間が形成される。実質上、このようなビット
は、クリアランス71を無限ピッチの切り屑除去用の溝
とするスペードドリルのビットとして機能する。
【0036】7.上記実施例では、半田付けが用いられ
ていた。各種の異なる半田を用いることができる。ま
た、半田に代えて、ろう付けや溶接により接合してもよ
い。
【0037】8.前述のように、図3に示す銅メッキの
マイラー(登録商標)の層36は長いシート状でありロ
ールに巻回される。このようなロールを図16に示す。
シートは柔軟なフレキシブル性を有し、図16に示すよ
うに、損傷させることなく半径101のロール状に巻回
できる。この半径は約0.5インチ(1.27cm)と
することができる。しかしながら、層36が図3に示す
ように積層されると、積層体は個々の層36よりも幾分
硬くなる。このような積層体は図16のロールと同じよ
うな半径101のロール状には巻回できない。即ち、各
層は各々個別に分離した状態の方が積層化された状態よ
りもより柔軟度が大きい。従って、この点を考慮すれ
ば、フレキシブル薄膜の層は、「個別にフレキシブル」
即ち個々の膜の状態の場合にフレキシブルであるといえ
る。
【0038】9.フレキシブル薄膜積層体は、外観が多
層プリント回路板と同様にみえるが2つの基本的に異な
る点がある。1つの違いは、フレキシブル薄膜積層体は
マスキングやエッチングのプロセスでフォトリソグラフ
ィ印刷技術を用いるため、線幅が小さいことである。こ
れに対し、プリント板は従来よりシルクスクリーン印刷
技術を用いるため、線幅が大きくなる。2つめの違い
は、フレキシブル薄膜積層体は図3に示すように、フレ
キシブルな基板の層36を用いるのに対し、プリント板
は例えばガラスエポキシ樹脂のような硬質の基板を用い
る点である。
【0039】10.上記実施例ではMCM(Multi-Chip
Module)が用いられていた。MCMはプリント回路板
に似ているが、通常のプリント板が平面配線回路網によ
りIC同士を接続するのに対し、MCMは3次元の配線
回路網によりIC同士を接続する点が異なる。3次元の
配線回路網は、個々のプリント板を積層しこれらを相互
に接続することにより形成される。別の型式のMCMを
用いることも可能である。
【0040】本発明の範囲内で多くの変更態様や置換態
様が可能であり、電源供給や信号伝達のためのIC相互
間接続の経済的手段を得ることができる。
【0041】
【発明の効果】以上説明したように、本発明によれば、
簡単な構成でコストを上昇させることなく高密度でIC
を実装可能な集積回路の接続構造が達成される。
【図面の簡単な説明】
【図1】 従来のMCMの構造図である。
【図2】 MCMにおける2層の回路パターンを接続す
る3次元回路網の構成説明図である。
【図3】 本発明の一実施例に係るIC接続構造の断面
図である。
【図4】 集積回路33を搭載した接続媒体(MCM)
46の上面図である。
【図5】 図4のMCMを図3に示すようにプリント回
路板上に搭載した積層構造の1部破断斜視図である。
【図6】 4つのMCMを1枚の共通プリント板上に搭
載した構造の上面図である。
【図7】 図6のプリント板の底面図である。
【図8】 ドリルビットにより、プリント板上に重ね合
わされたMCMにスルーホールを穿孔するプロセスを示
すシーケンス説明図である。
【図9】 1本のワイヤ40からドリルビット連続体6
0を作る手順を示す工程説明図である。
【図10】 図9の棒材(ワイヤ)40に2つの孔41
を形成する状態を示す説明図である。
【図11】 図9の棒材40にノッチ52を研削して形
成する状態を示す説明図である。
【図12】 プリント板上にMCMを積層した積層体に
ドリルビット連続体60により穿孔する状態を示す説明
図である。
【図13】 ドリルビット連続体をそのノッチ部分52
で曲げて切断する状態を示す説明図である。
【図14】 図13の切断により生じたぎざぎざ先端部
63の詳細図である。
【図15】 ビットのシャンク(柄)72より径の大き
い切り刃エッジ67を有するスペードビットの説明図で
ある。
【図16】 シート材のロールおよびその巻回半径を示
す説明斜視図である。
【符号の説明】
30;フレキシブル薄膜積層体、33;IC、36;
層、37;スルーホール、38;プリント板、39;ピ
ン、43;配線パターン、47;パッド。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 表面に導電体配線パターンが形成された
    プリント回路板を、 (A)集積回路(IC)を搭載し、 (B)該集積回路間を接続する3次元配線網を有し、 (C)該配線網に接続する導電体パッドが形成された、 積層構造体に取付ける方法において、 a)前記積層構造体を、配線パターンが形成されていな
    い側の前記プリント配線板表面に重ね、 b)該プリント配線板および積層体に対しピンを貫通し
    て打込んで前記パッドと配線パターンとを接続したこと
    を特徴とするプリント回路板と積層構造体との接続固定
    方法。
  2. 【請求項2】 集積回路(IC)の接続構造において、 a)個々の層がフレキシブルな積層構造体であって、 i)ICを搭載し、 ii)該IC間を接続する3次元配線網を有し、該配線
    網は線幅が約0.002インチより小さい配線パターン
    からなる、 積層構造体と; b)該積層構造体に重ね合わされ、導電体配線パターン
    が形成されたプリント配線板と; c)前記積層構造体とプリント配線板の両方を貫通して
    配設され、それぞれが1つのパッドと1つの配線パター
    ンとを接続する複数のピンとからなることを特徴とする
    集積回路の接続構造。
JP4216646A 1991-07-25 1992-07-23 集積回路の接続構造 Pending JPH05190757A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73574991A 1991-07-25 1991-07-25
US735749 1991-07-25

Publications (1)

Publication Number Publication Date
JPH05190757A true JPH05190757A (ja) 1993-07-30

Family

ID=24957025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4216646A Pending JPH05190757A (ja) 1991-07-25 1992-07-23 集積回路の接続構造

Country Status (4)

Country Link
US (1) US5303119A (ja)
EP (1) EP0526992B1 (ja)
JP (1) JPH05190757A (ja)
DE (1) DE69210329T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512710A (en) * 1992-08-21 1996-04-30 Cts Corporation Multilayer package with second layer via test connections
JPH07142673A (ja) * 1993-11-15 1995-06-02 Matsushita Electric Ind Co Ltd 集積回路装置
US5834705A (en) * 1994-03-04 1998-11-10 Silicon Graphics, Inc. Arrangement for modifying eletrical printed circuit boards
US5498905A (en) * 1994-08-26 1996-03-12 Hughes Aircraft Company Layered features for co-fired module integration
DE29500428U1 (de) * 1995-01-12 1995-03-30 Hewlett-Packard GmbH, 71034 Böblingen Verbindungsbauteil
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
RO121308B1 (ro) * 1998-05-28 2007-02-28 Rompower Inc. Structură de încapsulare pentru circuite electronice de putere
US6127728A (en) * 1999-06-24 2000-10-03 Lsi Logic Corporation Single reference plane plastic ball grid array package
ITMI20010807A1 (it) * 2000-04-14 2002-10-13 Saint Gobain Procedimento per la fabbricazione di piste elettroconduttorici sunun substrato trasparente e substrato ottenuto
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US6989493B2 (en) * 2004-03-03 2006-01-24 Seagate Technology Llc Electrical feedthrough assembly for a sealed housing
TWI273466B (en) * 2005-08-03 2007-02-11 Tyan Computer Corp Main board using selective displacement for input/output connection interface
DE102007035060A1 (de) 2007-07-26 2009-01-29 Robert Bosch Gmbh Aufbau- und Verbindungstechnik für Halbleiterbauelemente
KR102172314B1 (ko) * 2013-11-12 2020-10-30 삼성전자주식회사 반도체 장치
US10667398B1 (en) * 2018-09-26 2020-05-26 United States Of America As Represented By The Administrator Of Nasa Dual dynamic random (DDR) access memory interface design for aerospace printed circuit boards

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
US4721831A (en) * 1987-01-28 1988-01-26 Unisys Corporation Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
US4837408A (en) * 1987-05-21 1989-06-06 Ngk Spark Plug Co., Ltd. High density multilayer wiring board and the manufacturing thereof
JP2631287B2 (ja) * 1987-06-30 1997-07-16 日本メクトロン 株式会社 混成多層回路基板の製造法
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US4882657A (en) * 1988-04-06 1989-11-21 Ici Array Technology, Inc. Pin grid array assembly
US4860165A (en) * 1988-04-27 1989-08-22 Prime Computer, Inc. Semiconductor chip carrier package
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US4965702A (en) * 1989-06-19 1990-10-23 E. I. Du Pont De Nemours And Company Chip carrier package and method of manufacture
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5028473A (en) * 1989-10-02 1991-07-02 Hughes Aircraft Company Three dimensional microcircuit structure and process for fabricating the same from ceramic tape

Also Published As

Publication number Publication date
US5303119A (en) 1994-04-12
EP0526992A2 (en) 1993-02-10
EP0526992B1 (en) 1996-05-01
EP0526992A3 (en) 1993-02-24
DE69210329D1 (de) 1996-06-05
DE69210329T2 (de) 1996-11-28

Similar Documents

Publication Publication Date Title
JPH05190757A (ja) 集積回路の接続構造
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
US6876088B2 (en) Flex-based IC package construction employing a balanced lamination
US5239448A (en) Formulation of multichip modules
JPH03506102A (ja) 相互連結装置およびその製造方法
EP1255300A2 (en) Semiconductor package
EP1976349A2 (en) Circuitized substrate with internal organic memory device, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JPH08111583A (ja) 実装用印刷配線板の製造方法
JPH08264956A (ja) 電気的接続構造
US6121678A (en) Wrap-around interconnect for fine pitch ball grid array
US6998539B2 (en) Standoff/mask structure for electrical interconnect
US5049974A (en) Interconnect device and method of manufacture thereof
EP1629534B1 (en) Foldable substrate with ground plane having a particular shape and corresponding manufacturing method
JP2001102746A (ja) 回路装置とその製造方法
KR20030064423A (ko) 병렬 평면 기판
JP4498479B2 (ja) マルチボンド棚プラスチックパッケージの製造方法
US6594893B2 (en) Method of making surface laminar circuit board
US6351391B1 (en) Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices
JPH08307057A (ja) 多層配線回路基板及びその製造方法
JP3867455B2 (ja) フレキシブル配線基板
JP2005093743A (ja) プリント配線板
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
JPH0514427B2 (ja)
JP2738232B2 (ja) プリント基板
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法