JPH05190304A - 正特性サーミスタ - Google Patents
正特性サーミスタInfo
- Publication number
- JPH05190304A JPH05190304A JP2472492A JP2472492A JPH05190304A JP H05190304 A JPH05190304 A JP H05190304A JP 2472492 A JP2472492 A JP 2472492A JP 2472492 A JP2472492 A JP 2472492A JP H05190304 A JPH05190304 A JP H05190304A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ceramic element
- semiconductor ceramic
- recess
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 製造時の工程条件を悪化させたり，電極コス
トを上昇させたりすることなく、過電流による電極焼け
を防止して耐圧特性を改善できる正特性サーミスタを提
供する。 【構成】 半導体セラミック素子２の両主面に電極３を
形成し、該電極３にバネ性を有する端子４を接続すると
ともに端子４を介して半導体セラミック素子２を保持し
てなる正特性サーミスタ１を構成する。この場合に、上
記半導体セラミック素子２のバネ性を有する端子４の接
触部分に深さ0.01〜0.1mm の凹部６を形成し、該凹部６
の電極３の膜厚を厚くする。
トを上昇させたりすることなく、過電流による電極焼け
を防止して耐圧特性を改善できる正特性サーミスタを提
供する。 【構成】 半導体セラミック素子２の両主面に電極３を
形成し、該電極３にバネ性を有する端子４を接続すると
ともに端子４を介して半導体セラミック素子２を保持し
てなる正特性サーミスタ１を構成する。この場合に、上
記半導体セラミック素子２のバネ性を有する端子４の接
触部分に深さ0.01〜0.1mm の凹部６を形成し、該凹部６
の電極３の膜厚を厚くする。
Description
【０００１】
【産業上の利用分野】本発明は、正の抵抗温度特性を有
するサーミスタに関し、特に製造時の工程条件を悪化さ
せたり，電極コストを上昇させたりすることなく、過電
流による電極焼けを防止して耐圧特性を改善できるよう
にした構造に関する。
するサーミスタに関し、特に製造時の工程条件を悪化さ
せたり，電極コストを上昇させたりすることなく、過電
流による電極焼けを防止して耐圧特性を改善できるよう
にした構造に関する。
【０００２】
【従来の技術】正特性サーミスタは、ある特定の温度で
抵抗が急激に大きくなるため、電流制限用素子，温度制
御用素子等として広く使用されている。このような正特
性サーミスタは、従来、半導体セラミック素子の両主面
に下地にＮｉメッキをほどこし、その上にＡｇ粉末を含
むペーストを焼付けた２層からなる電極を形成し、この
両電極にバネ性を有する端子を接続し、端子を介して半
導体セラミック素子を保持した状態で、上記セラミック
素子を樹脂ケース内に封入するのが一般的である。ま
た、上記電極はスクリーン印刷等により膜厚３〜10μm
程度の厚さになるよう形成される。
抵抗が急激に大きくなるため、電流制限用素子，温度制
御用素子等として広く使用されている。このような正特
性サーミスタは、従来、半導体セラミック素子の両主面
に下地にＮｉメッキをほどこし、その上にＡｇ粉末を含
むペーストを焼付けた２層からなる電極を形成し、この
両電極にバネ性を有する端子を接続し、端子を介して半
導体セラミック素子を保持した状態で、上記セラミック
素子を樹脂ケース内に封入するのが一般的である。ま
た、上記電極はスクリーン印刷等により膜厚３〜10μm
程度の厚さになるよう形成される。
【０００３】
【発明が解決しようとする課題】ところが、上記従来の
正特性サーミスタでは、これに過電流が流れた場合、バ
ネ性を有する端子の接続部分に電極の電流容量を越えた
電流が流れることから、場合によっては電極焼けが生
じ、その結果パルス耐圧特性が劣化するという問題点が
ある。このような電極焼けを回避するには、電極の膜厚
を厚くすることが有効である。しかしながら、スクリー
ン印刷では６〜７μm までが限度であることから、膜厚
を厚くするには２度塗りしなければならず、その結果製
造時の工程条件が難しくなるとともに、電極コストが上
昇するという問題が生じる。
正特性サーミスタでは、これに過電流が流れた場合、バ
ネ性を有する端子の接続部分に電極の電流容量を越えた
電流が流れることから、場合によっては電極焼けが生
じ、その結果パルス耐圧特性が劣化するという問題点が
ある。このような電極焼けを回避するには、電極の膜厚
を厚くすることが有効である。しかしながら、スクリー
ン印刷では６〜７μm までが限度であることから、膜厚
を厚くするには２度塗りしなければならず、その結果製
造時の工程条件が難しくなるとともに、電極コストが上
昇するという問題が生じる。
【０００４】本発明は、上記従来の状況に鑑みてなされ
たもので、工程条件の悪化や電極コストの上昇を回避し
ながら電極焼けを防止でき、ひいては耐圧特性を改善で
きる正特性サーミスタを提供することを目的としてい
る。
たもので、工程条件の悪化や電極コストの上昇を回避し
ながら電極焼けを防止でき、ひいては耐圧特性を改善で
きる正特性サーミスタを提供することを目的としてい
る。
【０００５】
【課題を解決するための手段】そこで本発明は、半導体
セラミック素子の表面に電極を形成し、該電極にバネ性
を有する端子を接続するとともに、該端子を介して前記
半導体セラミック素子で保持してなる正特性サーミスタ
において、上記セラミック素子の端子接触部分に凹部を
形成するとともに、上記電極の上記該凹部部分の膜厚を
厚くしたことを特徴としている。ここで、上記凹部の深
さは0.01〜0.1mm の範囲内とするのが望ましい。この凹
部の深さが0.01mm未満では、電極焼けの防止効果が得ら
れなくなるからであり、また0.1mm を越えると半導体セ
ラミック素子自体の厚さが小さくなり、耐圧特性が逆に
低くなるからである。
セラミック素子の表面に電極を形成し、該電極にバネ性
を有する端子を接続するとともに、該端子を介して前記
半導体セラミック素子で保持してなる正特性サーミスタ
において、上記セラミック素子の端子接触部分に凹部を
形成するとともに、上記電極の上記該凹部部分の膜厚を
厚くしたことを特徴としている。ここで、上記凹部の深
さは0.01〜0.1mm の範囲内とするのが望ましい。この凹
部の深さが0.01mm未満では、電極焼けの防止効果が得ら
れなくなるからであり、また0.1mm を越えると半導体セ
ラミック素子自体の厚さが小さくなり、耐圧特性が逆に
低くなるからである。
【０００６】
【作用】本発明に係る正特性サーミスタによれば、半導
体セラミック素子の端子接触部分に凹部を形成したの
で、この凹部の分だけ電極の膜厚を厚くすることができ
る。その結果、上記凹部部分の電極の電流密度を小さく
できることから、過電流が流れた場合の電極焼けを防止
でき、それだけ耐圧特性の劣化を回避できる。また、本
発明では、上記凹部の電極のみ膜厚を厚くすることか
ら、電極の２度塗りを不要にでき、しかも塗布量はそれ
ほど増大することはなく、製造時の工程条件の悪化を解
消できるとともに、電極コストの上昇を抑制できる。
体セラミック素子の端子接触部分に凹部を形成したの
で、この凹部の分だけ電極の膜厚を厚くすることができ
る。その結果、上記凹部部分の電極の電流密度を小さく
できることから、過電流が流れた場合の電極焼けを防止
でき、それだけ耐圧特性の劣化を回避できる。また、本
発明では、上記凹部の電極のみ膜厚を厚くすることか
ら、電極の２度塗りを不要にでき、しかも塗布量はそれ
ほど増大することはなく、製造時の工程条件の悪化を解
消できるとともに、電極コストの上昇を抑制できる。
【０００７】
【実施例】以下、本発明の実施例を図について説明す
る。図１及び図２は本発明の一実施例による正特性サー
ミスタを説明するための図である。図において、１は本
実施例の正特性サーミスタである。このサーミスタ１
は、円板状のＢａＴｉＯ3 系半導体セラミック素子２の
両主面に下地にＮｉメッキを施し、Ａｇ粉末を含むペー
ストを焼付けた２層の電極３を形成し、これを樹脂パッ
ケージ５内に収容して構成されている。また、上記各電
極３の中心部にはバネ性を有する端子４の一端部４ａに
形成されたばね部４ｃが圧接しており、該バネ性を有す
る端子４の他端部４ｂは上記パッケージ５を貫通して外
方に突出している。
る。図１及び図２は本発明の一実施例による正特性サー
ミスタを説明するための図である。図において、１は本
実施例の正特性サーミスタである。このサーミスタ１
は、円板状のＢａＴｉＯ3 系半導体セラミック素子２の
両主面に下地にＮｉメッキを施し、Ａｇ粉末を含むペー
ストを焼付けた２層の電極３を形成し、これを樹脂パッ
ケージ５内に収容して構成されている。また、上記各電
極３の中心部にはバネ性を有する端子４の一端部４ａに
形成されたばね部４ｃが圧接しており、該バネ性を有す
る端子４の他端部４ｂは上記パッケージ５を貫通して外
方に突出している。
【０００８】そして、上記半導体セラミック素子２の中
心部には円形状の凹部６が凹設されており、これの深さ
ａは0.01〜0.1mm の範囲内に設定されている。これによ
り上記バネ性を有する端子４のばね部４ｃが当接する電
極３部分は膜厚が他の部分より厚くなっている。
心部には円形状の凹部６が凹設されており、これの深さ
ａは0.01〜0.1mm の範囲内に設定されている。これによ
り上記バネ性を有する端子４のばね部４ｃが当接する電
極３部分は膜厚が他の部分より厚くなっている。
【０００９】次に、本実施例の作用効果について説明す
る。本実施例の正特性サーミスタ１によれば、半導体セ
ラミック素子２のバネ性を有する端子４のばね部４ｃが
当接する部分に凹部６を形成し、この凹部６の電極３の
膜厚を厚くしたので、この凹部６部分の電極３に流れる
電流密度が減少し、その結果過電流による電極焼けを防
止でき、耐圧特性を改善できる。また、本実施例では、
電極３の膜厚は上記凹部６のみ厚くするだけであるか
ら、２度塗りする場合に比べて電極の塗布量を少なくで
き、電極コストの上昇を抑制できる。さらに、電極の２
度塗りを不要にできるので、製造時の工程条件を悪化さ
せることはなく、作業性，生産性を向上できる。
る。本実施例の正特性サーミスタ１によれば、半導体セ
ラミック素子２のバネ性を有する端子４のばね部４ｃが
当接する部分に凹部６を形成し、この凹部６の電極３の
膜厚を厚くしたので、この凹部６部分の電極３に流れる
電流密度が減少し、その結果過電流による電極焼けを防
止でき、耐圧特性を改善できる。また、本実施例では、
電極３の膜厚は上記凹部６のみ厚くするだけであるか
ら、２度塗りする場合に比べて電極の塗布量を少なくで
き、電極コストの上昇を抑制できる。さらに、電極の２
度塗りを不要にできるので、製造時の工程条件を悪化さ
せることはなく、作業性，生産性を向上できる。
【００１０】なお、上記実施例では、半導体セラミック
素子２の中心部に円形状の凹部６を形成した場合を例に
とって説明したが、本発明の凹部の形状，大きさはこれ
に限られるものではなく、要はバネ性を有する端子が接
触される部分に凹部を形成すればよい。例えば、図３に
示すものは、半導体セラミック素子７の直径方向に溝状
の凹部８を形成し、この凹部８に沿ってバネ性を有する
端子を接触するようにした例である。この場合も上記実
施例と同様の効果が得られるとともに、半導体セラミッ
ク素子７の量産が可能となる。また、上記実施例では、
半導体セラミック素子２の電極３にバネ性を有する端子
４のばね部４ｃを圧接するとともに、樹脂パッケージ５
内に収容した場合を例にとって説明したが、本発明は勿
論これに限られるものではなく、例えばリード端子を半
田付け接続したり，あるいは半導体セラミック素子の外
表面に樹脂デュップするようにした場合にも適用でき
る。
素子２の中心部に円形状の凹部６を形成した場合を例に
とって説明したが、本発明の凹部の形状，大きさはこれ
に限られるものではなく、要はバネ性を有する端子が接
触される部分に凹部を形成すればよい。例えば、図３に
示すものは、半導体セラミック素子７の直径方向に溝状
の凹部８を形成し、この凹部８に沿ってバネ性を有する
端子を接触するようにした例である。この場合も上記実
施例と同様の効果が得られるとともに、半導体セラミッ
ク素子７の量産が可能となる。また、上記実施例では、
半導体セラミック素子２の電極３にバネ性を有する端子
４のばね部４ｃを圧接するとともに、樹脂パッケージ５
内に収容した場合を例にとって説明したが、本発明は勿
論これに限られるものではなく、例えばリード端子を半
田付け接続したり，あるいは半導体セラミック素子の外
表面に樹脂デュップするようにした場合にも適用でき
る。
【００１１】
【表１】
【００１２】表１は、上記実施例の正特性サーミスタの
効果を確認するために行った試験結果を示す。この試験
は、上述した実施例の正特性サーミスタ１を採用し、こ
れの凹部６の深さａを０〜0.12mmの範囲で変化させた場
合の、抵抗値（Ω）及びパルス耐圧特性（Ｖ）を測定し
た。また、半導体セラミック素子の厚さは３mm, 直径は
16mmとし、これの両主面に下地としてＮｉめっきを被覆
形成し、このＮｉめっき膜の表面に膜厚３μm のＡｇ電
極を形成した。なお、上記半導体セラミック素子の抵抗
値は３Ω，パルス耐圧は400V（インガリ電極）である。
同表からも明らかなように、凹部が０mm, つまり従来試
料では、抵抗値は5.0Ωと劣化がないものの、パルス耐
圧は電極焼けが生じて200Vと低くなっている。これに対
して深さ0.01〜0.1mm の凹部を形成した本実施例試料で
は、いずれも抵抗値は5.0 〜5.2 Ωで、パルス耐圧は38
0 〜410Vとセラミック素子自体の耐圧を維持できてお
り、電極の端子接触部分の電流密度が減少していること
がわかる。一方、凹部の深さを0.12mmとした比較試料で
は、抵抗値の変化はないものの、セラミック素子の凹部
の厚さが薄くなった分だけパルス耐圧は350Vと低下して
おり、このことからも凹部の深さは0.01〜0.1mm 内が望
ましい。
効果を確認するために行った試験結果を示す。この試験
は、上述した実施例の正特性サーミスタ１を採用し、こ
れの凹部６の深さａを０〜0.12mmの範囲で変化させた場
合の、抵抗値（Ω）及びパルス耐圧特性（Ｖ）を測定し
た。また、半導体セラミック素子の厚さは３mm, 直径は
16mmとし、これの両主面に下地としてＮｉめっきを被覆
形成し、このＮｉめっき膜の表面に膜厚３μm のＡｇ電
極を形成した。なお、上記半導体セラミック素子の抵抗
値は３Ω，パルス耐圧は400V（インガリ電極）である。
同表からも明らかなように、凹部が０mm, つまり従来試
料では、抵抗値は5.0Ωと劣化がないものの、パルス耐
圧は電極焼けが生じて200Vと低くなっている。これに対
して深さ0.01〜0.1mm の凹部を形成した本実施例試料で
は、いずれも抵抗値は5.0 〜5.2 Ωで、パルス耐圧は38
0 〜410Vとセラミック素子自体の耐圧を維持できてお
り、電極の端子接触部分の電流密度が減少していること
がわかる。一方、凹部の深さを0.12mmとした比較試料で
は、抵抗値の変化はないものの、セラミック素子の凹部
の厚さが薄くなった分だけパルス耐圧は350Vと低下して
おり、このことからも凹部の深さは0.01〜0.1mm 内が望
ましい。
【００１３】
【発明の効果】以上のように本発明に係る正特性サーミ
スタによれば、半導体セラミック素子の端子の接触部分
に凹部を形成し、該凹部の電極の膜厚を厚くしたので、
過電流が流れた場合の電極焼けを防止してセラミック素
子自体の耐圧を維持できる効果があり、また製造時の工
程条件の悪化を解消できるとともに、電極コストの上昇
を抑制できる効果がある。
スタによれば、半導体セラミック素子の端子の接触部分
に凹部を形成し、該凹部の電極の膜厚を厚くしたので、
過電流が流れた場合の電極焼けを防止してセラミック素
子自体の耐圧を維持できる効果があり、また製造時の工
程条件の悪化を解消できるとともに、電極コストの上昇
を抑制できる効果がある。
【図１】本発明の一実施例による正特性サーミスタを説
明するための断面図である。
明するための断面図である。
【図２】上記実施例の半導体セラミック素子の凹部を示
す図である。
す図である。
【図３】上記実施例の他の例の凹部を示す斜視図であ
る。
る。
１ 正特性サーミスタ ２，７ 半導体セラミック素子 ３ 電極 ４ リード端子 ６，８ 凹部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 康信 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内
Claims (2)
- 【請求項１】 半導体セラミック素子の表面に電極を形
成し、該電極にバネ性を有する端子を接続するととも
に、該端子を介して前記半導体セラミック素子を保持し
てなる正特性サーミスタにおいて、上記半導体セラミッ
ク素子の端子接触部分に凹部を形成するとともに、上記
凹部部分の上記電極の膜厚を他の部分より厚くしたこと
を特徴とする正特性サーミスタ。 - 【請求項２】 請求項１において、上記凹部の深さが0.
01〜0.1mm の範囲内に設定されていることを特徴とする
正特性サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2472492A JPH05190304A (ja) | 1992-01-14 | 1992-01-14 | 正特性サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2472492A JPH05190304A (ja) | 1992-01-14 | 1992-01-14 | 正特性サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190304A true JPH05190304A (ja) | 1993-07-30 |
Family
ID=12146108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2472492A Withdrawn JPH05190304A (ja) | 1992-01-14 | 1992-01-14 | 正特性サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190304A (ja) |
-
1992
- 1992-01-14 JP JP2472492A patent/JPH05190304A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031268B2 (ja) | 磁器コンデンサ | |
| JPH0316251Y2 (ja) | ||
| JP3058097B2 (ja) | サーミスタチップ及びその製造方法 | |
| JP4140173B2 (ja) | チップ型サージアブソーバおよびその製造方法 | |
| JP3175102B2 (ja) | 正特性サーミスタ素体および正特性サーミスタ | |
| JP3391325B2 (ja) | コンデンサ | |
| US6242998B1 (en) | NTC thermistors | |
| JP3661160B2 (ja) | サーミスタ | |
| JPH11135304A (ja) | Ｎｔｃサーミスタ及び電流制限回路 | |
| JPH05190304A (ja) | 正特性サーミスタ | |
| KR100358302B1 (ko) | 부온도 계수 써미스터 | |
| JPH1183641A (ja) | ガラス封止型サーミスタ | |
| JP3310010B2 (ja) | 正特性サーミスタ装置 | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JP3142232B2 (ja) | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 | |
| JPH0992430A (ja) | サージ吸収素子 | |
| JP3548586B2 (ja) | 正特性サーミスタ装置 | |
| JP2000138089A (ja) | サージアブソーバ | |
| JPS6010701A (ja) | 正特性サ−ミスタ | |
| JPH05135905A (ja) | 正特性サーミスタ | |
| JP2897486B2 (ja) | 正特性サーミスタ素子 | |
| JP3785961B2 (ja) | セラミック電子部品 | |
| JP3348642B2 (ja) | セラミック電子部品の製造方法 | |
| JP3278070B2 (ja) | 正特性サーミスタ装置 | |
| JPS602178Y2 (ja) | 正特性サーミスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |