JP3278070B2 - 正特性サーミスタ装置 - Google Patents

正特性サーミスタ装置

Info

Publication number
JP3278070B2
JP3278070B2 JP04547692A JP4547692A JP3278070B2 JP 3278070 B2 JP3278070 B2 JP 3278070B2 JP 04547692 A JP04547692 A JP 04547692A JP 4547692 A JP4547692 A JP 4547692A JP 3278070 B2 JP3278070 B2 JP 3278070B2
Authority
JP
Japan
Prior art keywords
ptc
case
temperature coefficient
positive temperature
coefficient thermistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04547692A
Other languages
English (en)
Other versions
JPH05243003A (ja
Inventor
英浩 井上
淳 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP04547692A priority Critical patent/JP3278070B2/ja
Publication of JPH05243003A publication Critical patent/JPH05243003A/ja
Application granted granted Critical
Publication of JP3278070B2 publication Critical patent/JP3278070B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、正特性サーミスタ素子
をケース内に組み込んでなる正特性サーミスタ装置に関
し、特に、正特性サーミスタ素子の電極が改良された正
特性サーミスタ装置に関する。
【0002】
【従来の技術】単相交流誘導モーターの起動用や消磁回
路用として用いられる正特性サーミスタは、絶縁ケース
内に正特性サーミスタ素子を収納してなるケース封入型
の正特性サーミスタ装置として構成されていることが多
い。上記ケース内に組み込まれる正特性サーミスタ素子
は、例えばチタン酸バリウム系半導体磁器よりなる正特
性サーミスタ素体の両主面に電極を形成した構造を有す
る図2に、従来より上記正特性サーミスタ装置に用いら
れている正特性サーミスタ素子を示す。
【0003】図2(a)の正特性サーミスタ素子1は、
例えばチタン酸バリウム系半導体磁器により構成された
板状の正特性サーミスタ素体2を用いて構成されてい
る。正特性サーミスタ素体2が半導体磁器よりなるた
め、該正特性サーミスタ素体2の表面との間で障壁を構
成しない導電性材料としてNiをめっきすることにより
内側電極層3a,4aが形成されており、該内側電極層
3a,4aの表面に、導電性を高めるためにAgペース
トを焼き付けることにより、外側電極層3b,4bが形
成されている。
【0004】他方、正特性サーミスタ素子1では、両主
面に形成された外側電極層3b,4b間において、Ag
のサーマルマイグレーションが生じやすいという問題が
あった。そこで、図2(b)に示すように、Agペース
トを焼き付けることにより形成される外側電極層3b,
4bの径を小さくし、その外側にギャップ領域gを形成
した正特性サーミスタ素子5も用いられている。
【0005】
【発明が解決しようとする課題】しかしながら、ケース
内に上記正特性サーミスタ素子1,5を収納してなるケ
ースタイプの正特性サーミスタ装置では、樹脂モールド
タイプの正特性サーミスタ装置に比べて密封性が若干劣
り、従って、湿気や塩素等のガスが内部に侵入しやすい
という問題があった。さらに、正特性サーミスタ素子
1,5は使用に際して自己発熱によりその素子温度が高
くなるため、上記のような湿気や塩素ガス等が侵入した
状態でが外側電極層3b,4b間においてサーマルマイ
グレーションが生じやすく、従って電極3,4間の短絡
を起こし易かった。
【0006】本発明の目的は、高湿度状態や塩素ガス等
が存在する環境の下におかれた場合においても、電極間
マイグレーションに起因する短絡事故や特性の変動を効
果的に防止し得る構造を備えたケース封入タイプの正特
性サーミスタ装置を提供することにある。
【0007】
【課題を解決するための手段】本発明は、絶縁性材料よ
りなるケースと、前記ケース内に収納されており、かつ
正特性サーミスタ素体の両主面に電極を形成してなり、
前記電極の少なくとも最外層がAl−Siペーストによ
り構成されている正特性サーミスタ素子と、前記ケース
内において正特性サーミスタ素子を両側から弾力挟持す
るように配置されており、かつ前記電極に電気的に接続
された第1,第2のバネ端子とを備えることを特徴とす
る正特性サーミスタ装置である。上記Al−Siペース
トとしては、アルミニウムを48〜96重量%に対して
ケイ素を4〜52重量%で含有するAl−Siペースト
が用いられる。
【0008】
【作用】本発明では、Al−Siペーストを用いて正特
性サーミスタ素子の電極が構成されているため、両主面
の電極間におけるマイグレーションが生じず、かつ電極
の経時による劣化も生じ難い。すなわち、本願出願人が
先に提出した特願平2−340860号に開示されてい
るように、Al−Siペーストは、耐湿特性に優れてお
り、かつAg電極と異なり電極間マイグレーションを生
じさせない。しかも、Al及びSiを上記特定の割合で
含有するAl−Siペーストは、半導体磁器との間で障
壁を形成しないため、正特性サーミスタ素体の両主面に
直接Al−Siペースト層を形成することにより電極と
して用いることができる。よって、高湿度環境下やHC
l雰囲気下等のマイグレーションが発生しやすい雰囲気
中においても、電極間マイグレーションが発生しないた
め、ケース封入タイプの正特性サーミスタ装置の信頼性
を高めることができる。
【0009】
【実施例の説明】図1は、本発明の一実施例にかかる正
特性サーミスタ装置の断面図であり、図6は該正特性サ
ーミスタ装置の分解斜視図である。図1及び図6を参照
して、正特性サーミスタ装置(以下、PTC装置と略
す)11は、絶縁性材料としての合成樹脂よりなるケー
ス12を用いて構成されている。ケース12は、図6か
ら明らかなように、ケース本体12aと、蓋材12bと
からなる。ケース本体12aの上方及び下方には、図1
に示すように貫通口13a,13bがされている。他
方、蓋材12bにも、上下に貫通孔14a(下方の貫通
孔では図6では図示されず)が形成されている。貫通孔
13a,13b,14aは、ケース本体12aに蓋材1
2bを図6の矢印に沿って組み合わせた状態でボルト等
により連結・固定するために設けられている。すなわ
ち、貫通孔13aと貫通孔14aとは、ケース本体12
aと蓋材12bとを組み合わせた時に連通する位置に設
けられている。
【0010】図1に戻り、ケース12内には、円板状の
正特性サーミスタ素子(以下、PTC素子)15が配置
されている。PTC素子15は、図3に側面図で示すよ
うに、円板状のPTC素体16の両主面に電極17,1
8を形成した構造を有する。電極17,18は、それぞ
れ、Niをめっきすることにより形成された内側電極層
17a,18aと、内側電極層17a,18aの外表面
にAl及びSiを含有するペーストを塗布し、焼き付け
ることにより形成された外側電極層17b,18bとを
有する。Al及びSiを含有する外側電極層17b,1
8bは、Alを48〜96重量%及びケイ素を4〜52
重量%の範囲で含有するように構成されている。
【0011】上記外側電極層17b,18bは、より具
体的には、例えば粒径5〜30μm程度のアルミニウム
粉末と、粒径0.5〜10.0μm程度のケイ素粉末と
を上記の範囲内で混合し、さらに低融点ガラスフリット
及び有機ビヒクルを加えてペースト状としたものを塗布
し、焼き付けることにより形成される。図1に戻り、上
記電極17,18の外側表面には、第1,第2のバネ端
子19,20が接触されている。第1のバネ端子19
は、図4に示すように、上記電極17に弾性接触する弾
性接触部19a,19bを有し、弾性接触部19a,1
9bを連結している平板部分19cに引出し端子19d
を接合した構造を有する。引出し端子19dは、図6に
示されているように、ケース本体12aから蓋材12b
側に引き出されており、蓋材12bの上方外側に引き出
される。
【0012】図1に戻り、電極18に弾性接触されてい
る第2のバネ端子20についても、同様に構成されてい
る。上記PTC素子15は、第1,第2のバネ端子1
9,20の弾揆力によりケース12内に弾力挟持されて
いる。また、PTC素子15のケース12内における水
平方向への移動を規制するために、マイカ等の絶縁性材
料よりなる円環状保持部材21が、PTC素子15の周
囲に配置されている。すなわち、図5に示すように、円
環状の保持部材21には、保持部22,23がその内周
面に沿って複数箇所に設けられており、それによって内
側に組み込まれたPTC素子15の水平方向の移動を規
制している。
【0013】なお、上記保持部材21に代えて、ケース
12の内壁に、PTC素子15の水平方向の移動を規制
するための突起を設けてもよい。本実施例の正特性サー
ミスタ装置11では、ケース本体12aと蓋材12bと
を一体化してなるケース12内にPTC素子15が収納
されている。この種のケース封入型のPTC装置11で
は、従来、高湿度環境の下におかれた場合やHCl雰囲
気等におかれた場合に、電極間マイグレーションが生じ
やすいという問題があった。しかしながら、本実施例の
PTC装置11では、上述したように、電極17,18
がAl−Siペーストよりなる外側電極層17b,18
bを有するため、電極間マイグレーションが生じ難い。
これを、以下の実験例に基づき説明する。
【0014】PTC素子15として、チタン酸バリウム
系半導体磁器よりなり、直径19×厚み2.5mmの大
きさのPTC素体16の両主面に無電解めっきによりN
iを1μmの厚みにめっきして内側電極層17a,18
aを、Al及びSiを重量比で72対28の割合で含有
するAl−Siペーストを作り、膜厚5μmとなるよう
に印刷し、焼き付けることにより外側電極層17b,1
8bを形成してPTC素子15を得た。このPTC素子
15を、ケース12内において第1,第2のバネ端子1
9,20で弾力挟持し、該ケース12内に封入し、第1
の実施例品のPTC装置11を得た。
【0015】さらに、上記Niよりなる無電解めっきを
行わずに、上記Al−Siペーストを20μmの厚みに
塗布し、焼き付けてなる電極のみを形成したPTC素子
を用いて、同様にPTC装置(第2の実施例品)を得
た。
【0016】比較のために、PTC素子15に代えて、
図2(a)に示したPTC素子1を用い、ケース12内
に同様にして封入してなるPTC装置を用意した(従来
例1)。さらに、g=1.0mmのギャップ領域を設け
たことにおいてのみ従来品1のPTC素子と異なる図2
(b)に示したPTC素子5を用い、同様にしてPTC
装置を作製した(従来例2)。
【0017】上記第1の実施例品及び第2の実施例品並
びに従来例1,2の各PTC装置について、HCl蒸気
中にて100Vの電圧を連続的に印加して通電試験を行
い、抵抗値の変化率を求めた。結果を図7に示す。図7
から明らかなように、従来例1では、通電試験開始後1
0時間で抵抗変化率が急激に変化し、電極間マイグレー
ションが発生していることがわかる。また、10個の試
験品中全てのPTC装置において、20時間経過後に電
極間が短絡した。
【0018】これに対して、第1,第2の実施例品で
は、1000時間経過後も抵抗値の変化率が小さく、従
って電極間マイグレーションが生じていないことがわか
る。さらに、周囲にギャップ領域を形成してなる従来の
PTC素子5を用いた従来例2の抵抗値変化率と比較し
ても、第1,第2の実施例品のPTC装置の抵抗値変化
率の小さいことがわかる。なお、図8に示すように、本
発明のPTC装置に用いるPTC素子においても、外側
に形成される外側電極層17b,18bの径を小さく
し、周囲にギャップ領域gを形成してもよい。
【0019】
【発明の効果】本発明によれば、ケース内にPTC素子
を収納してなるケース封入型のPTC装置において、P
TC素子の電極がAl−Siペーストを用いて構成され
ているため、ケース封入型PTC装置でありながら高湿
度環境あるいはHCl雰囲気等におかれた場合であって
も電極間のマイグレーションが生じ難く、かつ抵抗値の
変化率も非常に小さくなる。よって、従来のケース封入
型PTC装置に比べて、信頼性及び耐環境特性に優れた
PTC装置を提供することが可能となる。
【図面の簡単な説明】
【図1】実施例のPTC装置の断面図。
【図2】(a)及び(b)は、従来のPTC素子を説明
するための各側面図。
【図3】実施例のPTC装置に用いられるPTC素子の
側面図。
【図4】実施例で用いられるバネ端子を示す斜視図。
【図5】PTC素子と保持部材との関係を示す斜視図。
【図6】実施例のPTC装置の分解斜視図。
【図7】実施例のPTC装置及び従来例のPTC装置の
経時による抵抗値の変化率を示す図。
【図8】本発明に用い得るPTC素子の他の例を示す側
面図。
【符号の説明】
11…PTC装置 12…ケース 15…PTC素子 16…PTC素体 17,18…電極 19,20…第1,第2のバネ端子

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性材料よりなるケースと、 前記ケース内に収納されており、かつ正特性サーミスタ
    素体の両主面に電極を形成してなり、前記電極の少なく
    とも最外層がAl−Siペーストにより構成されている
    正特性サーミスタ素子と、 前記ケース内において正特性サーミスタ素子を両側から
    弾力挟持するように配置されており、かつ前記電極に電
    気的に接続された第1,第2のバネ端子とを備えること
    を特徴とする、正特性サーミスタ装置。
JP04547692A 1992-03-03 1992-03-03 正特性サーミスタ装置 Expired - Fee Related JP3278070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04547692A JP3278070B2 (ja) 1992-03-03 1992-03-03 正特性サーミスタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04547692A JP3278070B2 (ja) 1992-03-03 1992-03-03 正特性サーミスタ装置

Publications (2)

Publication Number Publication Date
JPH05243003A JPH05243003A (ja) 1993-09-21
JP3278070B2 true JP3278070B2 (ja) 2002-04-30

Family

ID=12720449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04547692A Expired - Fee Related JP3278070B2 (ja) 1992-03-03 1992-03-03 正特性サーミスタ装置

Country Status (1)

Country Link
JP (1) JP3278070B2 (ja)

Also Published As

Publication number Publication date
JPH05243003A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
KR100854413B1 (ko) 서미스터 및 제조 방법
US6400251B1 (en) Chip thermistor
JP3278070B2 (ja) 正特性サーミスタ装置
JPH11135304A (ja) Ntcサーミスタ及び電流制限回路
JPH10144506A (ja) 過電流過電圧保護素子
JP2575400Y2 (ja) サーミスタ
JP3310010B2 (ja) 正特性サーミスタ装置
JP3286855B2 (ja) チップ型ptcサーミスタの製造方法
JP2663935B2 (ja) 板状セラミックヒータ及びその製造方法
JP2511538B2 (ja) 半導体感温素子
JP2897486B2 (ja) 正特性サーミスタ素子
JP3832165B2 (ja) ポリマptcサーミスタ
JPS6010701A (ja) 正特性サ−ミスタ
JP3265837B2 (ja) 表面実装型サーミスタ
JP2559524Y2 (ja) 正特性サーミスタ装置
JPS5826481Y2 (ja) 正特性サ−ミスタ
JPH056641Y2 (ja)
JP3826465B2 (ja) ポリマptcサーミスタの製造方法
JPS5852641Y2 (ja) 正特性サ−ミスタ
JP2003257701A (ja) セラミック電子部品
JPH0132723Y2 (ja)
JP2000299206A (ja) サーミスタ素子およびそのサーミスタ素子を用いたサーミスタ
JPH0723530A (ja) サージ吸収器
JPH05234714A (ja) 接触型薄膜サーミスタとその製造方法
JPH01236601A (ja) セラミック電子部品

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees