JPH05188967A - ディジタル音響記録再生装置 - Google Patents

Abstract

(57)【要約】 【目的】ハードディスク等の外部記憶装置に波形データ
を記録できるとともに記録した波形データを読み出して
音響再生を行い、内部バスのシステム構成を簡単にした
ディジタル音響記録再生装置を得る。 【構成】Ａ／Ｄ変換回路１１でサンプリングした波形デ
ータを８ビットデータバス１００を介してバッファＲＡ
Ｍ２０に一時的に記憶する。バッファメモリ２０のデー
タを８ビットデータバス１００を介してＳＣＳｉインタ
ーフェース２１Ａ／２１ＢによりＤＭＡ転送でハードデ
ィスクに記録する。ハードディスクのデータは８ビット
データバス１００を介して第２のＤＭＡ転送で波形ＲＡ
Ｍ２５に書き込み、波形ＲＡＭ２５の波形データをＰＣ
Ｍ音源２９で音響信号に再生する。８ビットデータバス
を時分割制御し、バッファＲＡＭ２０へのデータ転送の
タイムスロットを決めておき、残りのタイムスロットの
偶数と奇数のタイムスロットを第１および第２のＤＭＡ
転送で使い分ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音響信号をサンプリン
グしたディジタルの波形データをハードディスク等の外
部記憶装置に記録するとともにこの波形データを読み出
して音響信号を再生するディジタル音響記録再生装置に
関する。

【０００２】

【従来の技術】従来、外部より入力したアナログ波形を
サンプリングしつつ順次Ａ／Ｄ変換によりＰＣＭデータ
に変換し、このＰＣＭデータを変換と同時にリアルタイ
ムでハードディスク等の外部記憶に書き込んで録音する
ディジタル録音装置がある。また、ＰＣＭデータを記憶
した外部記憶からこのＰＣＭデータを順次読み出しつ
つ、読み出したＰＣＭデータをアナログ波形に変換して
再生するディジタル再生装置がある。さらに、このよう
な録音装置と再生装置を１つのハード構成にして機能の
切換えによって録音または再生を行なえるようにしたも
のがある。

【０００３】

【発明が解決しようとする課題】ところで、この種の装
置は楽曲等の編集や作成作業に利用されることが多く、
例えば予め録音した楽曲のパートに合わせて他のパート
を録音するなど、録音作業では、しばしば以前に録音し
た音を再生しながらそれに合わせて録音を行うことが多
い。しかしながら、上述した従来の装置においては、既
に録音されたＰＣＭデータを再生しながら同時に入力し
た波形を録音しようとする場合は、全く独立に再生用と
録音用の装置を用意する必要があった。

【０００４】本発明は、１つの装置により再生と録音が
一度にできるようなシステムであって、波形のデータを
転送するバス等の共有化により装置全体の構成が簡単な
ディジタル音響記録再生装置を提供することを課題とす
る。

【０００５】

【課題を解決するための手段】上記の課題を解決するた
めになした本発明のディジタル音響記録再生装置は、音
響信号をサンプリングして波形データに変換するサンプ
リング手段と、該サンプリング手段で変換した波形デー
タを一時的に記憶するバッファメモリと、外部記憶装置
との間で上記波形データを入出力するためのインターフ
ェース回路と、波形データを所定量記憶しておくための
波形データ記憶回路と、該波形データ記憶回路から波形
データを読み出して音響信号を再生する再生手段と、前
記サンプリング手段、バッファメモリ、インターフェー
ス回路および波形データ記憶回路のそれぞれに接続され
た双方向バスと、前記バッファメモリから前記外部記憶
装置への第１のＤＭＡ転送と外部記憶装置から前記波形
データ記憶回路への第２のＤＭＡ転送とを制御するＤＭ
Ａ制御手段と、前記双方向バスを上記サンプリング手段
におけるサンプリング周期より短い周期で時分割制御す
るタイミング制御手段と、を備え、前記時分割制御にお
ける前記双方向バスのタイムスロットについて、前記サ
ンプリング周期に応じたタイムスロットを前記バッファ
メモリへの書込み動作に使用し、それ以外のタイムスロ
ットを前記第１のＤＭＡ転送と前記第２のＤＭＡ転送と
に交番するタイミングで使用するようにしたことを特徴
とする。

【０００６】

【作用】本発明のディジタル音響記録再生装置におい
て、録音時には、サンプリング手段が音響信号をサンプ
リングして波形データに変換し、この波形データは双方
向バスを介してバッファメモリに書き込まれ一時的に記
憶される。さらに、このバッファメモに記憶された波形
データは、ＤＭＡ制御手段により双方向バスとインター
フェース回路を介して外部記憶装置へＤＭＡ転送（第１
のＤＭＡ転送）され、外部記憶装置に記憶される。

【０００７】一方、再生時には、外部記憶装置に記憶さ
れた波形データが、ＤＭＡ制御手段によりインターフェ
ース回路と双方向バスを介して波形データ記憶回路へＤ
ＭＡ転送（第２のＤＭＡ転送）され、波形データ記憶回
路に記憶される。さらに、波形データ記憶回路に記憶さ
れた波形データは再生手段によって読み出され、音響信
号が再生される。

【０００８】ここで、タイミング制御手段は、双方向バ
スをサンプリング手段におけるサンプリング周期より短
い周期で時分割制御する。また、この時分割制御におけ
る双方向バスのタイムスロットについて、サンプリング
周期に応じたタイムスロットをバッファメモリへの書込
み動作に使用し、それ以外のタイムスロットを第１のＤ
ＭＡ転送と第２のＤＭＡ転送とに交番するタイミングで
使用する。また、再生手段によって波形データ記憶回路
から波形データが読み出されるタイミングは、録音時の
タイミングに略相当する。

【０００９】したがって、一つの双方向バスでも、バッ
ファメモリへの波形データの一時書込みと波形データ記
憶回路からの波形データの読み出しを行いながら、第１
および第２のＤＭＡ転送を同時に行うことができる。

【００１０】

【実施例】図１は本発明実施例のディジタル音響記録再
生装置を使用した音響記録再生システムの構成を示す図
である。

【００１１】ディジタル音響記録再生装置１には２台の
ハードディスクＡおよびハードディスクＢ、２チャンネ
ルでステレオ入力するマイク２、ステレオ出力するサウ
ンドシステム３およびパーソナルコンピュータ４がそれ
ぞれ接続されており、パーソナルコンピュータ４から録
音、再生等の指令コマンドが入力され、これによって、
ディジタル音響記憶再生装置１で、録音および再生の機
能が選択される。

【００１２】そして、録音時には、マイク２から入力さ
れた音響信号が波形データに変換されてハードディスク
ＡまたはハードディスクＢに記録される。また、再生時
にはハードディスクＡまたはハードディスクＢから波形
データが読み出され、アナログの音響信号に変換されて
サウンドシステム３で音声が再生される。

【００１３】図２は実施例のディジタル音響記録再生装
置１のブロック図である。Ａ／Ｄ変換回路１１は、アナ
ログ入力回路１２を介して前記マイク２から入力される
左右２チャンネルのステレオ音響信号を、サンプリング
周波数５０ｋHz（サンプリング周期は２０μｓｅｃ）で
サンプリングしてそれぞれ１６ビットの波形データに変
換する。

【００１４】この実施例では、Ａ／Ｄ変換回路１１のサ
ンプリング周期２０μｓｅｃを１２８のタイムスロット
に分割し、時分割動作のタイミングは各タイムスロット
のスロット番号“０”〜“１２７”に応じて制御され
る。

【００１５】クロック発生回路１３は上記タイムスロッ
トに対応する６．４ＭHzのシステムクロックφ_SYS （１
クロック幅は略１６０ｎｓｅｃ）を各ブロックに出力
し、各ブロックはこのシステムクロックφ_SYS に歩調を
合わせて動作する。

【００１６】また、クロック発生回路１３は、スロット
番号“０”，“２”，“６４”，“６６”に対応するク
ロック信号すなわちＡ／Ｄ変換回路１１における２０μ
ｓｅｃのサンプリング周期中に４個のクロック信号とな
るデータ出力クロックφ_C を発生し、このデータ出力ク
ロックφ_C は、制御部１４からの制御信号により録音時
に開状態にされるゲート回路１５を介してＡ／Ｄ変換回
路１１と書込カウンタ１６に供給される。

【００１７】さらに、クロック発生回路１３は、偶数の
スロット番号に対応する偶数クロックおよび奇数のスロ
ット番号に対応するレーコドクロックφ_REC をそれぞれ
発生し、偶数クロックは、インバータ１７およびＡＮＤ
回路１８によるデータ出力クロックφ_C の反転信号との
論理積によりプレイクロックφ_PLAYとされ、レーコドク
ロックφ_REC とともにマトリクス回路１９に入力され
る。

【００１８】すなわち、レーコドクロックφ_REC は全て
の奇数のスロット番号に対応しているが、プレイクロッ
クφ_PLAYはスロット番号“０”，“２”，“６４”，
“６６”以外の偶数のスロット番号に対応するクロック
信号となる。

【００１９】マトリクス回路１９は、制御部１４からの
切換信号に応じて入力端ｘ，ｙをそれぞれ出力端Ａ，Ｂ
に切換接続する回路であり、プレイクロックφ_PLAYをＤ
ＭＡ制御クロックφ_A およびレーコドクロックφ_REC を
ＤＭＡ転送クロックφ_B として出力する状態（ｘ→Ａ，
ｙ→Ｂ）と、レーコドクロックφ_REC をＤＭＡ制御クロ
ックφ_A およびプレイクロックφ_PLAYをＤＭＡ転送クロ
ックφ_B として出力する状態（ｙ→Ａ，ｘ→Ｂ）とに切
換られる。

【００２０】Ａ／Ｄ変換回路１１は、サンプリングした
左右２チャンネルの１６ビットの各波形データをデータ
出力クロックφ_C に同期してそれぞれ上位８ビットおよ
び下位８ビットのデータに分割し、１サンプリング周期
の２０μｓｅｃ内に４バイトのデータを８ビットデータ
バス１００を介してバッファＲＡＭ２０に順次出力す
る。

【００２１】また、書込みカウンタ１６は、データ出力
クロックφ_C に同期してバッファＲＡＭ２０における書
込みアドレスを順次出力しアドレスバス２００を介して
バッファＲＡＭ２０に供給し、書込みアドレスに応じて
Ａ／Ｄ変換回路１１から出力される１バイトデータがバ
ッファＲＡＭ２０に順次書き込まれる。なお、書込カウ
ンタ１６は、制御部１４からのスタート／ストップ信号
により動作の開始と停止が制御されるととともに、後述
説明するようにバッファＲＡＭ２０の書込みアドレスに
応じてＦＵＬＬ信号を制御部１４に出力する。

【００２２】図４はバッファＲＡＭ２０のメモリマップ
を示す図であり、このバッファＲＡＭ２０は、１２８ｋ
バイトずつのＡバッファおよびＢバッファに分割された
２５６ｋバイトのメモリである。そして、Ａ／Ｄ変換回
路１１からのデータの書込みとＤＭＡ転送時の書込みと
読出しの動作はＡバッファとＢバッファを区別して交互
に制御され、前記書込カウンタ１６はＡバッファへの書
込み終了時とＢバッファへの書込み終了時にＦＵＬＬ信
号を出力する。

【００２３】なお、波形データは、例えば第１サンプリ
ングデータの左チャンネルの上位８ビット（Ｓ１Ｌ
Ｈ）、第１サンプリングデータの左チャンネルの下位８
ビット（Ｓ１ＬＬ）、第１サンプリングデータの右チャ
ンネルの上位８ビット（Ｓ１ＲＨ）、第１サンプリング
データの右チャンネルの下位８ビット（Ｓ１ＲＬ）、…
のように、０番地から順に１バイトずつ書き込まれる。

【００２４】ＳＣＳｉインターフェース回路２１Ａには
ハードディスクＡが接続され、ＳＣＳｉインターフェー
ス回路２１ＢにはハードディスクＢが接続され、さらに
各ＳＣＳｉインターフェース回路２１Ａ，２１ＢにはＤ
ＭＡコントローラ２２Ａ，２２Ｂがそれぞれ接続されて
いる。

【００２５】各ＳＣＳｉインターフェース回路２１Ａ，
２１Ｂは、それぞれハードディスクＡ，Ｂにおける各マ
イクロコンピュータとの間でデータの転送制御を行い、
各ＤＭＡコントローラ２２Ａ，２２Ｂは、各ＳＣＳｉイ
ンターフェース回路２１Ａ，２１Ｂと８ビットデータバ
ス１００を介して、各ハードディスクＡ，Ｂ、バッファ
ＲＡＭ２０、波形データの上位８ビットをラッチするＨ
ラッチ２３および下位８ビットをラッチするＬラッチ２
４の間でのＤＭＡ転送をそれぞれ制御する。

【００２６】ここで、ＤＭＡコントローラ２２Ａ，２２
Ｂには制御部１４からそれぞれＰＬＡＹ信号またはＲＥ
Ｃ信号が入力され、各ＤＭＡコントローラ２２Ａ，２２
Ｂは、ＲＥＣ信号が入力されているときはＤＭＡ制御ク
ロックφ_A ，φ_B に基づいてバッファＲＡＭ２０の読出
しアドレスをアドレスバス２００に出力し、８ビットデ
ータバス１００を介してバッファＲＡＭ２０から読み出
したデータを対応するハードディスクＡ，ＢにＤＭＡ転
送する。

【００２７】一方、ＰＬＡＹ信号が入力されているとき
はＤＭＡ制御クロックφ_A ，φ_B に基づいて対応するハ
ードディスクＡ，Ｂから読み出したデータを８ビットデ
ータバス１００にＤＭＡ転送するとともにアドレスバス
２００に書込みアドレスを出力し、この８ビットデータ
バス１００のデータは、後述説明するようにＨラッチ２
３およびＬラッチ２４を介して波形ＲＡＭ２５にＤＭＡ
転送のタイミングで記録される。

【００２８】図３は各クロック信号と８ビットデータバ
ス１００のタイムスロットの関係を示すタイミングチャ
ートであり、Ａ／Ｄ変換回路１１からバッファＲＡＭ２
０へ転送される左チャンネルの上位８ビットデータ（Ｌ
ｃｈＨ）、左チャンネルの下位８ビットデータ（Ｌｃｈ
Ｌ）、右チャンネルの上位８ビットデータ（ＲｃｈＨ）
および右チャンネルの下位８ビットデータ（ＲｃｈＬ）
は、データ出力クロックφ_C に同期して、それぞれスロ
ット番号“０”，“２”，“６４”，“６６”のタイム
スロットで８ビットデータバス１００に出力される。

【００２９】また、制御部１４からＰＬＡＹ信号が入力
されているＤＭＡコントローラ２２Ａ（または２２Ｂ）
の制御によりハードディスクＡ（またはＢ）からＤＭＡ
転送される再生データ（Ｐ）は、ＤＭＡ制御クロックφ
_A （またはφ_B ）として用いられるプレイクロックφ
_PLAYに同期して、スロット番号“０”，“２”，“６
４”，“６６”以外の偶数のタイムスロットで８ビット
データバス１００に出力される。

【００３０】さらに、制御部１４からＲＥＣ信号が入力
されているＤＭＡコントローラ２２Ａ（または２２Ｂ）
の制御によりバッファＲＡＭ２０からハードディスクＡ
（またはＢ）にＤＭＡ転送される録音データ（Ｒ）は、
ＤＭＡ制御クロックφ_A （またはφ_B ）として用いられ
るレーコドクロックφ_REC に同期して、それぞれ奇数の
タイムスロットで８ビットデータバス１００に出力され
る。

【００３１】したがって、バッファＲＡＭ２０へのデー
タの書込み動作、バッファＲＡＭ２０からハードディス
クＡ（またはＢ）へのＤＭＡ転送およびハードディスク
Ａ（またはＢ）からのＤＭＡ転送の各動作を、１つの８
ビットデータバス１００を共有して実質上同時に行うこ
とができる。

【００３２】次に、ハードディスクＡ（またはＢ）から
ＤＭＡ転送されるデータの取り込み動作について説明す
る。８ビットデータバス１００のデータは、波形データ
の上位８ビットをラッチするためのＨラッチ２３および
下位８ビットをラッチするためのＬラッチ２４にそれぞ
れ入力データとして供給される。

【００３３】また、アドレスバス２００の下位１ビット
の信号はＬラッチ２４にラッチ信号として供給され、さ
らにインバータ２６を介して下位１ビットの反転信号が
Ｈラッチ２３にラッチ信号として供給される。

【００３４】また、アドレスバス２００の上位残りビッ
トの信号は、波形ＲＡＭ２５の書込みアドレスをラッチ
するためのＡｄラッチ２７にアドレス信号として供給さ
れ、このＡｄラッチ２７には偶数のスロット番号に対応
するクロック信号がラッチ信号として供給される。

【００３５】さらに、Ｈラッチ２３とＬラッチ２４の８
ビット出力線は１６ビットデータバス３００として波形
ＲＡＭ２５に接続され、さらにこの１６ビットデータバ
ス３００は波形ＲＡＭ２５からＰＣＭ音源へのデータバ
スとされている。また、Ａｄラッチ２７の出力アドレス
線とＰＣＭ音源２９の出力アドレス線は波形ＲＡＭ２５
の書込み／読出しアドレスバス４００に接続されてい
る。

【００３６】一方、アドレスバス２００の下位１ビット
の信号は書込タイミング発生回路３０にも供給され、こ
の書込タイミング発生回路３０は、Ｌラッチ２４がデー
タをラッチした次のタイムスロットのタイミングでラッ
チ出力クロックφ_W を出力し、このラッチ出力クロック
φ_W はＨラッチ２３、Ｌラッチ２４およびＡｄラッチ２
７に出力タイミング信号としてそれぞれ供給される。

【００３７】さらに、書込タイミング発生回路３０から
のラッチ出力クロックφ_W は書込パルス発生回路３１に
も供給され、この書込パルス発生回路３１はラッチ出力
クロックφ_W に同期して波形ＲＡＭ２５に書込みパルス
を発生する。

【００３８】図５は波形ＲＡＭ２５のメモリマップを示
す図であり、この波形ＲＡＭ２５は、６４ｋワードずつ
のＡブロックおよびＢブロックに分割されたメモリであ
り、ハードディスクＡ，ＢからのＤＭＡ転送データの書
込みとＰＣＭ音源２９による波形データの読出しの動作
が、それぞれＡブロックとＢブロックを区別して交互に
制御される。なお、ＰＣＭ音源２９は、Ａブロックから
の波形データの読出し終了時とＢブロックからの波形デ
ータの読出し終了時にＮＥＸＴ信号を制御部１４に出力
する。

【００３９】また、ＤＭＡ転送データは８ビットデータ
として転送されるが、後述説明するようにＨラッチ２３
およびＬラッチ２４により１６ビットの波形データとさ
れ、この波形データは、例えば第１サンプリングデータ
の左チャンネルの波形データ（Ｓ１Ｌ）、第１サンプリ
ングデータの右チャンネルの波形データ（Ｓ１Ｒ）、第
２サンプリングデータの左チャンネルの波形データ（Ｓ
２Ｌ）、第２サンプリングデータの右チャンネルの波形
データ（Ｓ２Ｒ）…のように、０番地から順に１ワード
ずつ書き込まれる。

【００４０】図６は波形ＲＡＭ２５に波形データを書き
込む動作を示すタイミングチャートである。この書込み
動作は再生時に行われるので、ハードディスクＡ（また
はＢ）からＤＭＡ転送されてくるデータは例えば図に示
したように偶数のタイムスロットで８ビットデータバス
１００に現れる。

【００４１】また、このときＤＭＡコントローラ２２Ａ
（または２２Ｂ）から出力されるアドレスバス２００の
下位１ビットは“０”／“１”のように交互に変化し、
この下位１ビットは、左右２チャンネルの上位８ビット
データ（ＬＨ，ＲＨ）に同期して“０”とされ、左右２
チャンネルの下位８ビットデータ（ＬＬ，ＲＬ）に同期
して“１”となる。

【００４２】したがって、この下位１ビットの反転信号
がラッチ信号として入力されるＨラッチ２３には波形デ
ータの上位８ビットがラッチされてそのまま保持され、
下位ビットがそのままラッチ信号として入力されるＬラ
ッチ２４には波形データの下位８ビットがラッチされて
そのまま保持される。

【００４３】また、書込タイミング発生回路３０からＨ
ラッチ２３とＬラッチ２４に入力されるラッチ出力クロ
ックφ_W 、Ｌラッチ２４が下位８ビットをラッチした次
のタイムスロットすなわち一つおきの奇数のタイムスロ
ットとなるので、このラッチ出力クロックφ_W に同期し
て、奇数のタイムスロットのときに左チャンネルの波形
データ（ＬＨ，ＬＬ）と右チャンネルの波形データ（Ｒ
Ｈ，ＲＬ）がそれぞれ１６ビットデータバス３００に出
力される。

【００４４】一方、Ａｄラッチ２７に入力されるアドレ
ス信号は下位１ビットを除いた残りビットのアドレス信
号であるので、Ａｄラッチ２７には、左チャンネルの上
位および下位８ビットの各データのタイムスロットでは
偶数のアドレス（２ｎ等）がラッチされ、右チャンネル
の上位および下位８ビットの各データのタイムスロット
では奇数のアドレス（２ｎ＋１等）がラッチされる。ま
た、これらのアドレスはそれぞれラッチ出力クロックφ
_W に同期して、波形ＲＡＭ２５の書込み／読出しアドレ
スバス４００に出力される。

【００４５】そして、書込パルス発生回路３１から出力
される書込みパルスに同期して、書込み／読出しアドレ
スバス４００の書込みアドレスに応じて１６ビットデー
タバス３００の左チャンネルの波形データ（ＬＨ，Ｌ
Ｌ）と右チャンネルの波形データ（ＲＨ，ＲＬ）がそれ
ぞれ交互に波形ＲＡＭ５０に書き込まれる。

【００４６】一方、ＰＣＭ音源２９には制御部１４から
スタート／ストップ信号が入力され、制御部１４の制御
により、ＰＣＭ音源２９は再生時に再生ピッチに応じた
タイミングで波形ＲＡＭ２５から波形データを読出して
Ｄ／Ａ変換回路３２に出力する。そして、Ｄ／Ａ変換回
路３２は波形データをステレオ２チャンネルの音響信号
としてアナログ出力回路３３から前記サウンドシステム
３に出力して音響再生が行われる。

【００４７】なお、ＰＣＭ音源２９は偶数のスロット番
号に対応するクロック信号で読取り動作を行うようにな
っており、例えば図６に破線で示したように、波形ＲＡ
Ｍ２５から読み出される波形データ（Ｌ）は偶数のタイ
ムスロットで１６ビットデータバス３００に出力される
ので、ＤＭＡ転送時の波形ＲＡＭ２５への波形データの
書込み動作と、読出し動作を実質上同時に行うことがで
きる。

【００４８】図７は録音動作と再生動作におけるバッフ
ァＲＡＭ２０への書込みと読出し動作および波形ＲＡＭ
２５への波形データの書込みと読出し動作の一例を示す
図であり、各ＲＡＭのアドレスの時間経過をしている。

【００４９】ここで、図７に基づいて録音動作と再生動
作を説明する。制御回路１４は、パーソナルコンピュー
タ４からのコマンドに応じて動作を行い、同図(A) に示
したように、録音動作を行うときには、例えば、データ
出力クロックφ_C を書込カウンタ１６とＡ／Ｄ変換回路
１１に出力するとともにスタート信号を書込カウンタ１
６に出力し、波形データを８ビットデータに分割してバ
ッファＲＡＭ２０へのデータの書込みを開始する。

【００５０】そして、バッファＲＡＭ２０のＡバッファ
への書込みが終了すると書込カウンタ１６からＦＵＬＬ
信号が出力されるので、制御部１４はこのＦＵＬＬ信号
を受けて、例えばＤＭＡコントローラ２２ＡにＲＥＣ信
号を出力するとともにレーコードクロックφ_REC をＤＭ
Ａ制御クロックφ_A としてＤＭＡコントローラ２２Ａに
供給し、バッファＲＡＭ２０のＡバッファに書き込まれ
たデータだけをハードディスクＡへＤＭＡ転送する。

【００５１】このＤＭＡ転送の間にも、Ａ／Ｄ変換回路
１１と書込カウンタ１６により、バッファＲＡＭ２０の
Ｂバッファへのデータの書込みは続けられており、この
Ｂバッファへの書込みが終了すると書込カウンタ１６か
らＦＵＬＬ信号が出力されるので、制御部１４はこのＦ
ＵＬＬ信号を受けて、次にＢバッファのデータをＤＭＡ
転送する。

【００５２】上記の動作を繰り返すことにより、波形デ
ータを８ビットに分割したデータがバッファＲＡＭ２０
を介してハードディスクＡに記録される。

【００５３】次に、図７(B) に示したように、再生動作
を行うときには、例えばハードディスクＡにデータが記
録されているとすると、ＤＭＡコントローラ２２ＡにＰ
ＬＡＹ信号を出力するとともにプレイクロックφ_PLAYを
ＤＭＡ制御クロックφ_A としてＤＭＡコントローラ２２
Ａに供給し、ハードディスクＡから１２８ｋワード分の
データをＤＭＡ転送により波形ＲＡＭ２５に書き込み、
このＤＭＡ転送が終了するとＰＣＭ音源２９にスタート
信号を出力して波形ＲＡＭ２５から波形データを読み出
して音響再生を行う。

【００５４】そして、波形ＲＡＭ２９からＡブロックの
波形データの読出しが終了すると、ＰＣＭ音源２９から
ＮＥＸＴ信号が出力されるので、制御部１４はこのＮＥ
ＸＴ信号を受けてさらに次の６４ｋワード分の波形デー
タをＤＭＡ転送により波形ＲＡＭ２５のＡブロック分に
書き込む。

【００５５】このＤＭＡ転送の間にもＰＣＭ音源２９は
Ｂブロックから波形データを順次読み出して音響再生を
行い、このＢブロックの波形データの読出しが終了する
と、ＰＣＭ音源２９からＮＥＸＴ信号が出力されるの
で、制御部１４はこのＮＥＸＴ信号を受けてさらに次の
６４ｋワード分の波形データをＤＭＡ転送により波形Ｒ
ＡＭ２５のＢブロック分に書き込む。

【００５６】上記のようにして録音と再生が行われる
が、前記のように、Ａ／Ｄ変換回路１１からバッファＲ
ＡＭ２０へのデータの転送、バッファＲＡＭ２０からハ
ードディスクＡ（またはＢ）へのＤＭＡ転送およびハー
ドディスクＢ（またはＡ）から波形ＲＡＭ２５へのＤＭ
Ａ転送は、それぞれ異なるタイムスロットを用いて行わ
れるので、例えば、ハードディスクＡから再生しなが
ら、ハードディスクＢに録音を行ったり、その逆の動作
を行うなど、録音動作と再生動作を同時に行うことがで
きる。

【００５７】なお、このように異なるタイムスロットに
より異なるＤＭＡ転送を実質上同時に行うことができる
ので、例えば図８に示したように、プレイクロックφ
_PLAYによりハードディスクからバッファＲＡＭにデータ
をＤＭＡ転送し、レーコードクロックφ_REC によりバッ
ファＲＡＭからハードディスクにＤＭＡ転送を行うよう
にしてもよい。なお、レーコードクロックφ_REC による
ＤＭＡ転送はプレイクロックφ_PLAYによるＤＭＡ転送よ
りタイムスロットを４スロット分多く使用しているの
で、ハードディスクへのＤＭＡ転送の方が僅かに速度が
速くなっている。

【００５８】また、上記の実施例では、再生時のＤＭＡ
転送で使用する偶数のタイムスロットの方でバッファＲ
ＡＭへの書込み動作を行うようにしているが、例えばス
ロット番号“１”，“３”，“６５”，“６７”のよう
に奇数のタイムスロットをバッファＲＡＭへの書込み動
作に使用するようにしてもよい。

【００５９】さらに、図２に破線で示したようにＰＣＭ
音源２９から出力される波形データをＡ／Ｄ変換回路１
１に入力し、この入力される波形データをＡ／Ｄ変換回
路１１で変換した波形データに加算するなど、波形を合
成したものを記録するようにしてもよい。

【００６０】また、上記の実施例では、２つのハードデ
ィスクの一方を読出し（ＰＬＡＹ）他方を書込み（ＲＥ
Ｃ）として使用するようにしているが、両方を同時読出
し、同時再生するようにしてもよい。その場合は、８ビ
ットデータバスは２つのハードディスクで偶数／奇数の
タイムスロットで時分割し、８ビットデータバスと１６
ビットデータバスとの間にラッチを増設して、１６ビッ
トバスはハードディスクで奇数タイミング、ＰＣＭ音源
は偶数タイミングのように使用するとよい。

【００６１】

【発明の効果】以上説明したように本発明のディジタル
音響記録再生装置は、サンプリング手段で音響信号をサ
ンプリングして波形データに変換し、この波形データを
バッファメモリに一時的に記憶し、このバッファメモリ
から外部記憶装置への第１のＤＭＡ転送と外部記憶装置
から波形データ記憶回路への第２のＤＭＡ転送とをＤＭ
Ａ制御手段により制御し、再生手段により波形データ記
憶回路の波形データをもとに音響信号を再生するように
したディジタル音響記録再生装置であって、サンプリン
グ手段、バッファメモリ、インターフェース回路および
波形データ記憶回路のそれぞれに接続された双方向バス
を、タイミング制御手段によりサンプリング手段におけ
るサンプリング周期より短い周期で時分割制御するとと
もに、この時分割制御における双方向バスのタイムスロ
ットについて、サンプリング周期に応じたタイムスロッ
トをバッファメモリへの書込み動作に使用し、それ以外
のタイムスロットを第１のＤＭＡ転送と第２のＤＭＡ転
送とに交番するタイミングで使用するようにしたので、
一つの双方向バスでも、バッファメモリへの波形データ
の一時書込みと波形データ記憶回路からの波形データの
読み出しを行いながら第１および第２のＤＭＡ転送を同
時に行うことができ、バス等の共有化により装置全体の
構成を簡単にして、ハードディスク等の外部記憶装置を
用いてディジタル音響の再生と録音を一度に行うことが
できる。

【図面の簡単な説明】

【図１】本発明実施例のディジタル音響記録再生装置を
使用した音響記録再生システムの構成を示す図である。

【図２】本発明実施例のディジタル音響記録再生装置を
示すブロック図である。

【図３】実施例における各クロック信号とデータバスタ
イムスロットの関係を示すタイミングチャートである。

【図４】実施例におけるバッファＲＡＭのメモリマップ
を示す図である。

【図５】実施例における波形ＲＡＭのメモリマップを示
す図である。

【図６】実施例における波形ＲＡＭの書き込む動作を示
すタイミングチャートである。

【図７】実施例の録音動作と再生動作におけるバッファ
ＲＡＭと波形ＲＡＭへの波形データの書込みと読出し動
作の一例を示す図である。

【図８】実施例における２つのハードディスク間でＤＭ
Ａ転送を行う場合のデータの書込み動作の一例を示す図
である。

【符号の説明】

１…ディジタル音響記録再生装置、２…マイク、３…サ
ウンドシステム、４…パーソナルコンピュータ、１１…
Ａ／Ｄ変換回路、１３…クロック発生回路、１４…制御
部、２０…バッファＲＡＭ、２１Ａ，２１Ｂ…ＳＣＳｉ
インターフェース回路、２２Ａ，２２Ｂ…ＤＭＡコント
ローラ、２５…波形ＲＡＭ、２９…ＰＣＭ音源、１００
…８ビットデータバス、２００…アドレスバス。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 音響信号をサンプリングして波形データ
   に変換するサンプリング手段と、 該サンプリング手段で変換した波形データを一時的に記
   憶するバッファメモリと、 外部記憶装置との間で上記波形データを入出力するため
   のインターフェース回路と、 波形データを所定量記憶しておくための波形データ記憶
   回路と、 該波形データ記憶回路から波形データを読み出して音響
   信号を再生する再生手段と、 前記サンプリング手段、バッファメモリ、インターフェ
   ース回路および波形データ記憶回路のそれぞれに接続さ
   れた双方向バスと、 前記バッファメモリから前記外部記憶装置への第１のＤ
   ＭＡ転送と外部記憶装置から前記波形データ記憶回路へ
   の第２のＤＭＡ転送とを制御するＤＭＡ制御手段と、 前記双方向バスを上記サンプリング手段におけるサンプ
   リング周期より短い周期で時分割制御するタイミング制
   御手段と、を備え、 前記時分割制御における前記双方向バスのタイムスロッ
   トについて、前記サンプリング周期に応じたタイムスロ
   ットを前記バッファメモリへの書込み動作に使用し、そ
   れ以外のタイムスロットを前記第１のＤＭＡ転送と前記
   第２のＤＭＡ転送とに交番するタイミングで使用するよ
   うにしたことを特徴とするディジタル音響記録再生装
   置。