JP3509683B2 - 複数チャンネルサンプルデータ用記録装置、再生装置、記録再生装置のバッファ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数チャンネル
のサンプルデータ（適宜のサンプリング周波数でサンプ
リングされたデータをいう。）を扱う記録装置、再生装
置、記録再生装置のバッファ回路に関し、同時に扱える
チャンネル数を増大したものである。

【０００２】

【従来の技術】ディジタルミキシングレコーダとして、
ハードディスク装置（以下ＨＤＤ）を用いて複数トラッ
クの音声信号の記録（録音）、再生、ミキシング等を行
うハードディスクレコーダが知られている。ハードディ
スクレコーダにおいては、外部から入力される音声信号
をバッファメモリを介してＨＤＤに書き込むことにより
録音が行われ、ＨＤＤに記録されている音声信号を読み
出してバッファメモリを介して外部に出力することによ
り再生が行われる。

【０００３】

【発明が解決しようとする課題】ハードディスクレコー
ダにおいては、１サンプリング周期内に、各記録トラッ
ク（録音トラック、すなわち録音を指示されたトラッ
ク）の入力音声信号を時分割でバッファメモリに書き込
み、各再生トラック（再生を指示されたトラック）の出
力音声信号をバッファメモリから読み出し、バッファメ
モリから記録トラックの入力音声信号をＨＤＤに転送し
あるいはＨＤＤから再生トラックの出力音声信号をバッ
ファメモリに転送する処理を行う必要がある。したがっ
て、チャンネル数が増えるほどバッファメモリは１サン
プリング周期内に読み書きおよび転送するサンプル数が
増え、従来のバッファメモリでは同時に扱えるチャンネ
ル数が比較的少なかった。この発明は上述の点に鑑みて
なされたもので、同時に扱えるチャンネル数を増大した
複数チャンネルサンプルデータ用記録装置、再生装置、
記録再生装置のバッファ回路を提供しようとするもので
ある。

【０００４】

【課題を解決するための手段】この発明の複数チャンネ
ルサンプルデータ用記録装置のバッファ回路は、複数バ
ンクで構成されるメモリを具備し、複数チャンネルを各
チャンネルごとにそれぞれ単一のバンクに割り当て、入
力される複数の記録チャンネルのサンプルデータを、１
サンプリング周期内で１サンプルずつ、１サンプルごと
に順次バンクを切り換えて前記メモリの各該当するバン
クに時分割で書き込み、該メモリに書き込まれた各記録
チャンネルのサンプルデータを適宜の順序で順次読み出
して外部記憶装置に向けて転送し、該メモリの読み出し
を終了した各記録チャンネルのサンプルデータのアドレ
スに、新たに入力される各該当する記録チャンネルのサ
ンプルデータを書き込んで、該メモリ内の各記録チャン
ネルのサンプルデータを順次更新するようにしたもので
ある。この発明によれば、１つのバンクに割り当てられ
た記録チャンネルについて次のサンプルデータの書き込
みの準備をしている時間を利用して別のバンクに割り当
てられた記録チャンネルについてサンプルデータの書き
込みを行うことができるので、同時に扱えるチャンネル
数を増やすことができる。

【０００５】なお、前記メモリの１つのバンクに複数チ
ャンネルを割り当てて、同一バンクに割り当てられたチ
ャンネルどうしが連続しない順序で該メモリへの前記各
記録チャンネルのサンプルデータの書き込みを行うこと
ができる。また、前記メモリからの前記各記録チャンネ
ルのサンプルデータの読み出しを、該メモリに所定量の
サンプルデータが新たに書き込まれた記録チャンネルご
とに、該所定量のサンプルデータをまとめて、チャンネ
ル単位で時分割に行うことができる。また、１サンプル
内の時間を、少なくとも、前記記録チャンネルのサンプ
ルデータを前記メモリに書き込むための第１の時間と、
該メモリから該記録チャンネルのサンプルデータを読み
出して前記外部記憶装置に向けて転送するための第２の
時間に分割し、該第２の時間を該第１の時間よりも長く
割り当てて、１サンプリング周期内の該メモリからの該
記録チャンネルのサンプルデータの読み出しサンプル数
を、該メモリへの該記録チャンネルのサンプルデータの
書き込みサンプル数よりも多く設定し、かつ該メモリか
らの該記録チャンネルのサンプルデータの読み出しを休
止するサンプリング周期を設けることができる。また、
前記メモリの適宜のバンクに適宜の楽音のサンプルデー
タ（メトロノーム音、リズム音、サンプラー音等）を保
存し、該メモリからの該楽音のサンプルデータの読み出
しを、該メモリへの前記各記録チャンネルのサンプルデ
ータの書き込みと時分割で行うことができる。

【０００６】この発明の複数チャンネルサンプルデータ
用再生装置のバッファ回路は、複数バンクで構成される
メモリを具備し、複数チャンネルを各チャンネルごとに
それぞれ単一のバンクに割り当て、外部記憶装置から適
宜の順序で順次読み出されて転送される複数の再生チャ
ンネルのサンプルデータを該メモリの各該当するバンク
に書き込み、該メモリに書き込まれた各再生チャンネル
のサンプルデータを、１サンプリング周期内で１サンプ
ルずつ、１サンプルごとに順次バンクを切り換えて時分
割で読み出して出力し、該メモリの読み出しを終了した
各再生チャンネルのサンプルデータのアドレスに、前記
外部記憶装置から新たに転送される各該当する再生チャ
ンネルのサンプルデータを書き込んで、該メモリ内の各
再生チャンネルのサンプルデータを順次更新するように
したものである。この発明によれば、１つのバンクに割
り当てられた再生チャンネルについて次のサンプルデー
タの読み出しの準備をしている時間を利用して別のバン
クに割り当てられた再生チャンネルについてサンプルデ
ータの読み出しを行うことができるので、同時に扱える
チャンネル数を増やすことができる。

【０００７】なお、前記メモリの１つのバンクに複数チ
ャンネルを割り当てて、同一バンクに割り当てられたチ
ャンネルどうしが連続しない順序で該メモリからの前記
各再生チャンネルのサンプルデータの読み出しを行うこ
とができる。また、前記メモリへの前記各再生チャンネ
ルのサンプルデータの書き込みを、該メモリから所定量
のサンプルデータが読み出された再生チャンネルごと
に、該所定量のサンプルデータをまとめて、チャンネル
単位で時分割に行うことができる。また、１サンプル内
の時間を、少なくとも、前記メモリから前記再生チャン
ネルのサンプルデータを読み出すための第１の時間と、
前記外部記憶装置から読み出した該再生チャンネルのサ
ンプルデータを該メモリに書き込むための第２の時間に
分割し、該第２の時間を該第１の時間よりも長く割り当
てて、１サンプリング周期内の該メモリへの該再生チャ
ンネルのサンプルデータの書き込みサンプル数を、該メ
モリからの該再生チャンネルのサンプルデータの読み出
しサンプル数よりも多く設定し、かつ該メモリへの該再
生チャンネルのサンプルデータの書き込みを休止するサ
ンプリング周期を設けることができる。また、前記メモ
リの適宜のバンクに適宜の楽音のサンプルデータを保存
し、該メモリからの該楽音のサンプルデータの読み出し
を、該メモリからの前記各再生チャンネルのサンプルデ
ータの読み出しと時分割で行うことができる。

【０００８】この発明の複数チャンネルサンプルデータ
用記録再生装置のバッファ回路は、複数バンクで構成さ
れるメモリを具備し、複数チャンネルを各チャンネルご
とにそれぞれ単一のバンクに割り当て、入力される記録
チャンネルのサンプルデータを前記メモリの該当するバ
ンクに時分割で書き込み、該メモリに書き込まれた記録
チャンネルのサンプルデータを適宜の順序で順次読み出
して外部記憶装置に向けて転送し、該メモリの読み出し
を終了した記録チャンネルのサンプルデータのアドレス
に、新たに入力される該当する記録チャンネルのサンプ
ルデータを書き込んで、該メモリ内の記録チャンネルの
サンプルデータを順次更新し、これと並行して、前記外
部記憶装置から適宜の順序で順次読み出されて転送され
る再生チャンネルのサンプルデータを該メモリの該当す
るバンクに書き込み、該メモリに書き込まれた再生チャ
ンネルのサンプルデータを時分割で読み出して出力し、
該メモリの読み出しを終了した再生チャンネルのサンプ
ルデータのアドレスに、前記外部記憶装置から新たに転
送される該当する再生チャンネルのサンプルデータを書
き込んで、該メモリ内の再生チャンネルのサンプルデー
タを順次更新し、前記記録チャンネルのサンプルデータ
の前記メモリへの書き込みおよび前記再生チャンネルの
サンプルデータの前記メモリからの読み出しを、１サン
プリング周期内で１サンプルずつ、１サンプルごとに順
次バンクを切り換えて行うようにしたものである。この
発明によれば、１つのバンクに割り当てられた記録チャ
ンネルについて次のサンプルデータの書き込みの準備を
している時間を利用して別のバンクに割り当てられた再
生チャンネルについてサンプルデータの読み出しを行う
ことができるので、同時に扱えるチャンネル数を増やす
ことができる。

【０００９】なお、前記メモリの１つのバンクに複数チ
ャンネルが割り当てて、同一バンクに割り当てられたチ
ャンネルどうしが連続しない順序で該メモリへの前記記
録チャンネルのサンプルデータの書き込みおよび該メモ
リからの前記再生チャンネルのサンプルデータの読み出
しを行うことができる。また、前記メモリからの前記記
録チャンネルのサンプルデータの読み出しおよび該メモ
リへの前記再生チャンネルのサンプルデータの書き込み
を、該メモリに所定量のサンプルデータが新たに書き込
まれた記録チャンネルまたは該メモリから所定量のサン
プルデータが読み出された再生チャンネルごとに、該所
定量のサンプルデータをまとめて、チャンネル単位で時
分割に行うことができる。また、１サンプル内の時間
を、少なくとも、前記記録チャンネルのサンプルデータ
を前記メモリに書き込み、かつ該メモリから前記再生チ
ャンネルのサンプルデータを読み出すための第１の時間
と、該メモリから前記記録チャンネルのサンプルデータ
を読み出して前記外部記憶装置に向けて転送し、かつ該
外部記憶装置から読み出した再生チャンネルのサンプル
データを前記メモリに書き込むための第２の時間に分割
し、該第２の時間を該第１の時間よりも長く割り当て
て、１サンプリング周期内の該メモリからの該記録チャ
ンネルのサンプルデータの読み出しサンプル数を、該メ
モリへの該記録チャンネルのサンプルデータの書き込み
サンプル数よりも多く設定し、１サンプリング周期内の
該メモリへの該再生チャンネルのサンプルデータの書き
込みサンプル数を、該メモリからの該再生チャンネルの
サンプルデータの読み出しサンプル数よりも多く設定
し、かつ該メモリからの該記録チャンネルのサンプルデ
ータの読み出しおよび該メモリへの該再生チャンネルの
サンプルデータの書き込みを休止するサンプリング周期
を設けることができる。また、前記メモリの適宜のバン
クに適宜の楽音のサンプルデータを保存し、該メモリか
らの該楽音のサンプルデータの読み出しを、該メモリへ
の前記各記録チャンネルのサンプルデータの書き込みお
よび該メモリからの前記各再生チャンネルのサンプルデ
ータの読み出しと時分割で行うことができる。

【００１０】

【発明の実施の形態】この発明を、ＨＤＤを外部記憶装
置として用いたディジタルミキシングレコーダ（ハード
ディスクレコーダ）に適用した場合の実施の形態を説明
する。図２はハードディスクレコーダ全体の主要部のシ
ステム構成を示す。このハードディスクレコーダ１０は
複数のチャンネル｛個々のトラックの音データについて
信号処理を行う信号経路（各チャンネルごとに物理的に
分割された信号経路のみならず、各チャンネルの音デー
タが時分割処理される物理的には共通の信号経路を含
む）または該信号経路を流れる音データ自体をいう。｝
の信号経路を有し、複数トラックの同時録音（例えば、
最大１６トラック同時録音）もしくは複数トラックの同
時再生（例えば最大１６トラック同時再生）または複数
トラックの同時録音および同時再生（例えば最大１６ト
ラック同時再生しながら最大８トラック同時録音）が可
能に構成されている。各チャンネルの１サンプルの音デ
ータは、ミックスダウンした信号が２４ビット（３バイ
ト）で構成されている以外は、すべて１６ビット（２バ
イト）で構成されている。

【００１１】ハードディスクレコーダ１０は、メインＣ
ＰＵ１２、レコーダＣＰＵ１４、サブＣＰＵ１６の合計
３個のワンチップＣＰＵ（マイコン）｛例えば日立製Ｓ
Ｈ７０４２（シングルチップＲＩＳＣマイコン）｝を具
えている。各ＣＰＵ１２，１４，１６は個別に用意され
た相互に非同期の動作クロックでそれぞれ独立に駆動さ
れる。メインＣＰＵ１２は主にミキシング制御を行う。
レコーダＣＰＵ１４はメインＣＰＵ１２からの指令に基
づきＨＤＤ６０の記録および再生制御、波形編集制御等
を行う。サブＣＰＵ１６は操作者による各種操作情報を
メインＣＰＵ１２に伝達する制御、メインＣＰＵ１２か
らの指令に基づく各フェーダ操作子のモータ駆動制御等
を行う。

【００１２】サブＣＰＵ１６のバス１８には、スイッ
チ、回転式つまみ、マウス、ジョグ、シャトル等で構成
される各種操作子２０と、サブＣＰＵ１６のプログラム
を格納したフラッシュＲＯＭ２２と、モータドライバイ
ンタフェース２４等が接続されている。モータドライバ
インタフェース２４には、モータドライバ２８を介して
複数本のモータドライブ式フェーダ操作子２６が接続さ
れている。各モータドライブ式フェーダ操作子２６の操
作位置情報はサブＣＰＵ１６に伝達される。各種操作子
２０では、操作者の操作により、ミキシングパラメータ
｛ルーティング（各入力チャンネルをどの信号経路チャ
ンネルを経由してどのトラックに録音するか、および各
トラック再生信号をどの信号経路チャンネルを経由して
どの出力チャンネルから出力するかの割り付け）、イコ
ライザ特性、エフェクト特性、定位（ＰＡＮ）等｝の設
定、録音／再生／停止／一時停止／スロー再生／早送り
／巻戻し等のレコーダ機能の各種動作指示、ソング（録
音、再生を行う曲の単位で、例えば１ソング＝音楽の１
曲）の選択、録音・再生モード／編集モード等の動作モ
ードの切換え、波形編集等の操作が行われる。録音・再
生モードには、各パートについて通常の録音、再生を行
うモード｛録音のみ（ＡＬＬ ＲＥＣ）、再生のみ、再
生と同時に録音（ＳＹＮＣ ＤＵＢＢＩＮＧ）のいずれ
かを行うモード｝のほか、パンチイン、パンチアウトを
行うモード、ミックスダウンを行うモード等がある。各
種操作子２０の操作情報はサブＣＰＵ１６に伝達され、
信号ライン３０を介してメインＣＰＵ１２に伝達され
る。各フェーダ操作子２６は操作者の操作により各入力
チャンネルおよび各出力チャンネルごとのレベル調整、
ステレオ出力のレベル調整等を行うもので、その操作情
報はサブＣＰＵ１６に伝達され、信号ライン３０を介し
てメインＣＰＵ１２に伝達される。また、録音・再生モ
ード｛録音のみ（ＡＬＬ ＲＥＣ）、再生のみ、再生と
同時に録音（ＳＹＮＣ

【００１３】ＤＵＢＢＩＮＧ）のいずれかを行うモー
ド｝では、各再生トラックのフェーダレベル調整に関し
て、ソングの進行に従ってメインＣＰＵ１２から各フェ
ーダ操作子２６の操作位置指令が信号ライン３０を介し
てサブＣＰＵ１６に順次伝達され、モータドライバイン
タフェース２４およびモータドライバ２８を介して各フ
ェーダ操作子２６がそれぞれ指令された操作位置に自動
的に移動制御される。これにより、録音時に設定された
各フェーダ操作子２６の操作位置が再現されて、各トラ
ックの再生レベルが録音時に設定した状態に自動調整さ
れて再生が行われる。

【００１４】メインＣＰＵ１２のバス３２には、メイン
ＣＰＵ１２のプログラムを格納したフラッシュＲＯＭ３
４と、録音、再生、編集等を行うために現在指定してい
るソングについてのミキシング機能（ルーティング、イ
コライジング、エフェクト付与、フェーダレベル調整、
定位調整等）に関するソング管理データとして、時間の
進行に応じたこれら各パラメータの設定値に関するシー
ケンスデータを格納し、またメインＣＰＵ１２の作業領
域として機能するＤＲＡＭ３６と、ミキシング機能を実
現するＤＳＰ３８と、ＬＣＤ制御回路４１を介してＬＣ
Ｄ（液晶表示器）４３と、インタフェース４５を介して
ＦＬ（蛍光）表示器４７等が接続されている。ＬＣＤ４
３には、動作モードに応じた情報が表示される。例え
ば、録音・再生モード時には、ルーティング、チャンネ
ルのオン・オフ、バーチャルトラックの選択等をするた
めの表示がなされ、波形編集モード時には、波形編集を
する部分の波形がグラフィック表示される。ＦＬ表示器
４７には数値による時間情報（タイムコード）およびバ
ーグラフによる各チャンネルの入力信号または再生信号
のレベル等が表示される。なおバーチャルトラックと
は、トラック（リアルトラック）についてそれぞれ割り
当てられる仮想のトラックで、再生時あるいは同時録音
再生時には、再生を行う各トラック（リアルトラック）
について、それぞれ割り当てられた複数のバーチャルト
ラックの中から１つずつバーチャルトラックを選択して
再生することができる。例えば、トラック数が１６で、
バーチャルトラック数が各トラックについてそれぞれ８
であれば、合計１２８のバーチャルトラックを作成する
ことができる。

【００１５】ＤＳＰ３８は、複数チャンネルのミキシン
グ処理部を構成し、操作者による各種操作子２０および
フェーダ操作子２６の操作に基づき、あるいはＤＲＡＭ
３６に格納されているミキシング機能に関するシーケン
スデータに応じて、メインＣＰＵ１２の指令により、録
音入力および再生出力に対してルーティング、イコライ
ジング、エフェクト付与、フェーダレベル調整、定位調
整等のミキシング機能について、それぞれ指示された内
容を実現するための処理（ミキシング処理）を実行す
る。

【００１６】アナログ入力端子４０から入力される複数
チャンネル（例えば最大１６チャンネル）のアナログ音
声信号（録音入力）は、ゲインコントロール（図示せ
ず）で、Ａ／Ｄ変換の際の適正な信号レベルにゲイン調
整された後、Ａ／Ｄ変換器４２でディジタル信号に変換
されてＤＳＰ３８に入力されて、ミキシング処理が施さ
れる。また、ディジタル入力端子４４から入力される複
数チャンネル（例えば最大１６チャンネル）のディジタ
ル音声信号（録音入力）はインタフェース４６を介して
ＤＳＰ３８に入力されて、ミキシング処理が施される。
ミキシング処理が施された録音入力は、後述するＨＤＤ
６０に録音される。また、ＨＤＤ６０から再生される複
数チャンネル（例えば最大１６チャンネル）のディジタ
ル音声信号（再生出力）は、ＤＳＰ３８でミキシング処
理されて、インタフェース５２を介してディジタル出力
端子５４から出力される。また、該ディジタル音声信号
をＤＳＰ３８で２チャンネルステレオ信号にミキシング
した信号は、Ｄ／Ａ変換器４８でアナログ信号に変換さ
れて、アナログ出力端子５０からモニタ用信号等として
出力される。

【００１７】レコーダＣＰＵ１４のバス５６には、レコ
ーダＣＰＵ１４のプログラムを格納したフラッシュＲＯ
Ｍ５８と、ＤＲＡＭ６２と、この発明の外部記憶装置に
相当するＨＤＤ６０と、この発明のメモリ（バッファメ
モリ）に相当するＳＤＲＡＭ（シンクロナスＤＲＡＭ）
６４，６６に対する音データの書き込みおよび読み出し
制御を行うＤＲＡＭコントローラ（以下「ＤＲＣ」）６
８と、インタフェース７０を介してＣＤ−ＲＷ等の光デ
ィスク装置７２と、パラレルインタフェース７４を介し
て現在の日時のデータを生成するリアルタイムクロック
７６等が接続されている。ＨＤＤ６０はＩＤＥ等のイン
タフェースでバス５６に接続されている。光ディスク装
置７２はＨＤＤ６０に録音したソングをＣＤ−Ｒディス
クやＣＤ−ＲＷディスクにバックアップしたり、バージ
ョンアップ用プログラムを格納したＣＤ−ＲＯＭ等を再
生して、フラッシュＲＯＭ２２，３４，５８のプログラ
ムを更新するのに利用される。

【００１８】ＨＤＤ６０のアドレス領域の分割例を図３
に示す。ＨＤＤ６０のアドレス領域は、先頭から固定容
量のシステム管理データ用アドレス領域８４と、それに
続く最後尾までの共用アドレス領域８６に分割されてい
る。共用アドレス領域８６には、前方側の端部からチャ
ンネルごとの音データがテイク（録音の単位で、１テイ
ク＝１回分の録音）順にディジタル信号で順次記録され
て蓄積されて音データ領域８６−０が順次拡大して形成
され、後方側の端部から各ソングのソング管理データが
順次記録されてソング管理データ領域８６−１，８６−
２，……が順次形成される。音データはクラスタ（１２
８Ｋバイト）単位で記録される。一度録音された音デー
タは操作者による明示の、該当するテイクの消去指令が
与えられない限り消去されない。複数トラックを同時に
録音する場合、各トラックの音データは順次入れ替わっ
て共用アドレス領域８６に記録され、またパンチイン、
パンチアウト等で後から追加される音データ、波形編集
された音データ等は、そのトラックの初期録音の音デー
タが記録されているアドレスとは離れて、それらが記録
される時点での共用アドレス領域８６の記録済み音デー
タの最後尾に続けて記録されるので、各バーチャルトラ
ックの音データは、共用アドレス領域８６内にクラスタ
単位で分散して記録されている。

【００１９】各ソングのソング管理データ領域８６−
１，８６−２，……には、このように分散して記録され
た、該ソングに含まれる各バーチャルトラックの音デー
タを連続した音楽として再生するために必要な、該各バ
ーチャルトラックごとの音データの記録アドレスの連鎖
を示すシーケンスデータが記録されている。また、各ソ
ングのソング管理データ領域８６−１，８６−２，……
には、そのソングに含まれるバーチャルトラックごとの
ミキシング機能に関するシーケンスデータも記録されて
いる。各ソングのソング管理データ領域８６−１，８６
−２，……は固定容量（例えば、１ソングあたり１．５
Ｍバイト）であり、操作者により新規にソングのファイ
ルの作成が指示されるごとに、そのソングについてのソ
ング管理データ領域が新たに初期化されて確保され、そ
のソングについて録音等音データの追加がなされるごと
にそれに対応してソング管理データが更新される。各ソ
ングのソング管理データ領域８６−１，８６−２，……
は一度定められると固定であり、操作者による明示のソ
ングの消去指令が与えられない限り消去されない。シス
テム管理データ用アドレス領域８４には、ソングごとの
ソング管理データの記録位置を知るためのデータを含む
システム管理データが記録されている。

【００２０】ソング管理データはソング単位で、ＨＤＤ
６０の全アドレス領域の後方側の端部から順次記録され
｛ただし、個々のソング管理データ領域８６−１，８６
−２，……内では、データは通常どおり前方側から正方
向（アドレスが増加する方向）に記録される。｝、しか
も個々のソング管理データ領域８６−１，８６−２，…
…の容量は固定であるので、システム管理データ用アド
レス領域８４にＨＤＤ６０の全アドレス領域の最後尾の
アドレス情報を記録しておくことにより、各ソング管理
データ領域８６−１，８６−２，……の開始位置を演算
で求めることができる。例えば、最初のソングのソング
管理データ領域８６−１の開始位置は、〔ＨＤＤ６０の
全アドレス領域の最後尾のアドレス〕−〔１つのソング
管理データ領域の容量〕の演算で求められる。なお、演
算で求める代わりに、システム管理データ用アドレス領
域８４に、各ソングのソング管理データ領域８６−１，
８６−２，……の開始位置のアドレス情報を記録してお
くこともできる。なお、上記の例では、共用アドレス領
域の最後尾のアドレスをＨＤＤ６０の全アドレス領域の
最後尾のアドレスに一致させたがこれに限るものではな
い。

【００２１】以上のようなファイル構成によれば、ハー
ドディスクレコーダ１０の電源をオンした際に、自動的
にＨＤＤ６０の先頭のアドレスにアクセスしてシステム
管理データを読み取り、ソングが指定されたときに、該
システム管理データに基づき、該指定されたソングのソ
ング管理データが記録されているアドレス領域（ソング
管理データ領域）にアクセスして該ソング管理データを
読み取り、該ソングの再生が指示されたときに、該ソン
グ管理データに基づき、該ソングの現在選択されている
各バーチャルトラックについて音データが記録されてい
るアドレスに順次アクセスして読み取ることにより、該
バーチャルトラックの音データを再生することができ
る。

【００２２】図２において、ＤＲＡＭ６２には、ＨＤＤ
６０から読み出されたシステム管理データ、および録
音、再生、編集等を行うために現在指定しているソング
に関するソング管理データのうちＨＤＤ６０における記
録位置の連鎖を示すシーケンスデータが格納される。ま
た、ＤＲＡＭ６２はレコーダＣＰＵ１４の作業領域とし
て機能する。なお、音データはＤＳＰ３８とＤＲＣ６８
間では、バス３２，５６を経由しない信号ライン６９を
介して相互に伝送される。

【００２３】メインＣＰＵ１２のバス３２とレコーダＣ
ＰＵ１４のバス５６はデュアルポートＲＡＭ７８（以下
「ＤＰＲＡＭ」）を介して相互に接続され、メインＣＰ
Ｕ１２とレコーダＣＰＵ１４間で授受すべき各種指令や
ソング管理データ等の情報が伝送される。サンプリング
クロック発振器８０からはサンプリング周期のクロック
が発振されてアンド回路８２に入力される。レコーダＣ
ＰＵ１４からは録音あるいは再生の開始に同期して立上
がり、その終了に同期して立下がる動作区間指示信号が
出力され、アンド回路８２に入力される。これにより、
アンド回路８２からは録音あるいは再生の開始から終了
までの区間サンプリングクロックが出力される。このサ
ンプリングクロックはメインＣＰＵ１２およびレコーダ
ＣＰＵ１４の外部クロック入力端子に入力される。両Ｃ
ＰＵ１２，１４内には該外部クロック入力端子から入力
されるクロックをカウントするカウンタがそれぞれ配置
されている。両カウンタは録音あるいは再生の開始に同
期してリセットされて、その後入力されるサンプリング
クロックをカウントする。メインＣＰＵ１２は該カウン
ト値に応じてサンプリングクロック単位でミキシング処
理を実行する。また、レコーダＣＰＵ１４は該カウント
値に応じてサンプリングクロック単位でＨＤＤ６０およ
びＳＤＲＡＭ６４，６６の書込みあるいは読出し制御を
実行する。これにより、メインＣＰＵ１２およびレコー
ダＣＰＵ１４は、それぞれ個別の動作クロック（例えば
２８ＭＨｚ）で動作しながら、サンプリング周期（４８
ｋＨｚ、４４．１ｋＨｚ等）単位では互いに同期して動
作して、録音あるいは再生のための制御を独立にかつ並
行して実行することができる。

【００２４】図２のハードディスクレコーダ１０におけ
る録音・再生モード時のデータ（音データ、システム管
理データ、ソング管理データ）の授受について図１を参
照して説明する。ハードディスクレコーダ１０の電源を
投入すると、ＨＤＤ６０のシステム管理データ用アドレ
ス領域からシステム管理データが読み出されて、バス５
６を介してＤＲＡＭ６２に保持される。ソングを指定す
ると、レコーダＣＰＵ１４はＤＲＡＭ６２に保持されて
いるシステム管理データを参照して、ＨＤＤ６０の指定
されたソングのソング管理データが記録されているソン
グ管理データ領域にアクセスして、該当するソング管理
データを読み出す。読み出されたソング管理データのう
ち該ソングのミキシング機能に関するシーケンスデータ
は、バス５６、ＤＰＲＡＭ７８およびバス３２を介して
ＤＲＡＭ３６に転送される。また、読み出されたソング
管理データのうち、ＨＤＤ６０における該ソングの一連
の音データの記録位置の連鎖を示すシーケンスデータ
は、バス５６を介してＤＲＡＭ６２に転送される。これ
により、前記指定されたソングについて、操作者の指示
により、録音、再生、波形編集等の各作業が可能とな
る。なお、初めて録音するソングについては、操作者の
操作により、予め新規にソングのファイルが作られ（Ｈ
ＤＤ６０にソング管理データ領域が新たに１つ初期化さ
れて確保される。）、そのソング管理データがＤＲＡＭ
３６，６２に保持されて、録音可能な状態となる。

【００２５】録音・再生モードでは、録音を指示された
トラック｛録音（記録）チャンネル｝について、次のよ
うに処理が行われる。アナログ入力端子４０またはディ
ジタル入力端子４４から入力される該トラックの録音信
号（音データ）は、Ａ／Ｄ変換器４２またはインタフェ
ース４６を介してＤＳＰ３８に入力され、操作者による
各種操作子２０およびフェーダ操作子２６の操作に応じ
てＤＳＰ３８でミキシング処理が施され、バス５６を経
由しない信号ライン６９を介して、ＤＲＣ６８からバッ
ファメモリを構成するＳＤＲＡＭ６４，６６に順次格納
される。ＳＤＲＡＭ６４，６６に格納された音データ
は、定期的にバス５６を介してＨＤＤ６０にＤＭＡ転送
されて録音される。また、このとき新たに生成されるシ
ステム管理データおよびソング管理データのうち再生位
置の連鎖を示すシーケンスデータはＤＲＡＭ６２に順次
蓄積され、ソング管理データのうちミキシング機能に関
するシーケンスデータはＤＲＡＭ３６に順次蓄積され
る。録音を終了して保存操作をすると、ＤＲＡＭ３６に
蓄積されたミキシング機能に関するシーケンスデータは
ＤＰＲＡＭ７８を介してバス５６に伝送され、ＤＲＡＭ
６２に蓄積されたＨＤＤ６０における音データの記録位
置の連鎖を示すデータとともに、ＨＤＤ６０の該ソング
のソング管理データを保存するソング管理データ領域に
上書き保存される。また、ＤＲＡＭ６２に格納されてい
るシステム管理データもＨＤＤ６０のシステム管理デー
タ用アドレス領域に上書き保存される。

【００２６】録音・再生モードでは、再生を指示された
トラック（再生チャンネル）について、次のように処理
が行われる。レコーダＣＰＵ１４はＤＲＡＭ６２に格納
されている該トラックの再生位置の連鎖を示すシーケン
スデータを参照して、ＨＤＤ６０から該当するトラック
の音データを順次読み出す。該読み出された音データ
は、バス５６およびＤＲＣ６８を介してＳＤＲＡＭ６
４，６６にＤＭＡ転送して格納される。ＤＲＣ６８は該
ＳＤＲＡＭ６４，６６に格納された音データをサンプリ
ング周期で順次読み出す。ＳＤＲＡＭ６４，６６から読
み出された音データは、バス５６を経由しない信号ライ
ンを介してＤＲＣ６８からＤＳＰ３８に転送される。メ
インＣＰＵ１２はＤＲＡＭ３６に格納されているミキシ
ング機能に関するシーケンスデータを参照してＤＳＰ３
８のパラメータを設定し、該転送される音データに対し
てミキシング処理を施す。ミキシング処理を施された音
データは、インタフェース５２を介してディジタル出力
端子５４から出力される。また、ＤＳＰ３８内で２チャ
ンネルステレオ信号にミキシングされた信号は、Ｄ／Ａ
変換器４８でアナログ信号に変換されて、アナログ出力
端子５０から出力される。なお、録音・再生モードで
は、録音、再生を行う各トラックの信号が順番に時分割
処理され、その際ＳＤＲＡＭ６４，６６は録音トラック
か再生トラックかに応じて動作（書き込み／読み出し）
が時分割で切り換えられる。

【００２７】録音・再生モード時におけるバス５６の使
用権（バス権）制御とサンプルデータの転送制御（ＳＤ
ＲＡＭ６４，６６の書き込み読み出し制御）の具体例に
ついて説明する。録音・再生モード時には、図４に示す
ように、サンプリング周期１／ｆｓ（ｆｓ＝４８ｋＨ
ｚ、４４．１ｋＨｚ等）ごとに、所定の区間Ａ（第１の
時間）、Ｂ（第２の時間）に分割される。区間Ａ，Ｂの
長さは、Ａ＜Ｂである。バス５６の使用権は、区間Ａで
はレコーダＣＰＵ１４に割り当てられ、区間ＢではＳＤ
ＲＡＭ６４，６６とＨＤＤ６０間のＤＭＡ転送に割り当
てられる。レコーダＣＰＵ１４は区間Ａ内で、バス５６
を介して、フラッシュＲＯＭ５８に格納されているプロ
グラムやＤＲＡＭ６２に格納されているソング管理デー
タにアクセスして、該プログラムを実行する。サンプル
データの転送制御は、次のようにして行われる。録音チ
ャンネル（入力チャンネル）については、区間Ａでバス
５６を経由しない信号ライン６９を介してＳＤＲＡＭ６
４または６６に対し１サンプルずつ時分割で音データの
書き込みが行われ、区間Ｂで該録音チャンネルの複数サ
ンプルの音データがＳＤＲＡＭ６４または６６から読み
出され、バス５６を介してＨＤＤ６０へＤＭＡ転送して
書き込まれる。再生チャンネル（出力チャンネル）につ
いては、区間ＡでＳＤＲＡＭ６４または６６から１サン
プルずつ時分割で音データの読み出しが行われ、バス５
６を経由しない信号ライン６９を介して出力され、区間
Ｂで該再生チャンネルの複数サンプルの音データがＨＤ
Ｄ６０から読み出され、バス５６を介してＳＤＲＡＭ６
４または６６へＤＭＡ転送して書き込まれる。

【００２８】なお、ＳＤＲＡＭ６４，６６からＨＤＤ６
０へのＤＭＡ転送は、チャンネルごとに、１クラスタ分
のサンプルデータがＳＤＲＡＭ６４，６６に新たに蓄積
された時点で、該新たに蓄積された（あるいはそれより
も前に蓄積された）１クラスタ分のサンプルデータをま
とめて毎サンプリング周期の区間Ｂごとに区切ってＤＭ
Ａ転送し、１つのチャンネルについて１クラスタ分のサ
ンプルデータのＤＭＡ転送が終了したら、１クラスタ分
のサンプルデータがＳＤＲＡＭ６４，６６に新たに蓄積
された別のチャンネルについて同様に１クラスタ分まと
めてＤＭＡ転送するようにして、各チャンネル１クラス
タ分ずつでかつ各チャンネル相互に時分割で行われる。
また、ＨＤＤ６０からＳＤＲＡＭ６４，６６へのＤＭＡ
転送は、チャンネルごとに、１クラスタ分のサンプルデ
ータがＳＤＲＡＭ６４，６６から新たに読み出された時
点で、該チャンネルについて１クラスタ分のサンプルデ
ータをまとめて毎サンプリング周期の区間Ｂごとに区切
ってＤＭＡ転送し、１つのチャンネルについて１クラス
タ分のサンプルデータのＤＭＡ転送が終了したら、１ク
ラスタ分のサンプルデータがＳＤＲＡＭ６４，６６から
新たに読み出された別のチャンネルについて同様に１ク
ラスタ分まとめてＤＭＡ転送するようにして、各チャン
ネル１クラスタ分ずつでかつ各チャンネル相互に時分割
で行われる。なお、いずれのチャンネルについても、Ｄ
ＭＡ転送によるデータ移動の必要がない場合、すなわち
入出力信号ライン６９からの入力データがＳＤＲＡＭ６
４，６６に１クラスタ分新たに書き込まれてもいなけれ
ば、入出力信号ライン６９への出力データがＳＤＲＡＭ
６４，６６から１クラスタ分新たに読み出されてもいな
い場合には、ＤＭＡ転送は休止され、各サンプリング周
期内全体にわたりレコーダＣＰＵ１４に使用権が割り当
てられる。なお、ＳＤＲＡＭ６４，６６はアドレス領域
が各チャンネルごとに分割され、各チャンネルのアドレ
ス領域は少なくとも２クラスタ分のサンプルデータを記
憶できる容量を有している。ある１つのチャンネルに着
目すると、ＤＲＣ６８のアドレス制御により、少なくと
も２つ使用できるうちの１つの１クラスタ分のアドレス
領域を使って１クラスタ分のサンプルデータのＤＭＡ転
送を行っている間に、別の１クラスタ分のアドレス領域
を使って同チャンネルの新たな録音入力または再生出力
のサンプルデータがサンプリング周期ごとに１サンプル
ずつ書き込まれまたは読み出される。ＤＭＡ転送を行う
アドレス領域と、録音入力または再生出力のサンプルデ
ータを１サンプルずつ書き込みまたは読み出すアドレス
領域とを、１クラスタごとに交互に切り換えることによ
り、同一チャンネルについてＤＭＡ転送と録音入力また
は再生出力のサンプルデータの書き込みまたは読み出し
を並行して行うことができる。

【００２９】録音・再生モード時におけるバス５６の使
用権の時分割制御の具体例について説明する。図５はバ
ス５６の使用権の時分割制御の制御系統を示し、図６は
録音・再生モード時における該制御系統のＤＲＣ６８の
動作を示す。図６において、（Ａ）〜（Ｆ）は、図５に
おいてそれぞれ同符号で示した箇所の信号波形である。
ここでは、レコーダＣＰＵ１４として日立製ＳＨ７０４
２を使用するものとし、また１サンプリング周期を５１
２分割したクロックで制御するものとする。ＳＨ７０４
２はＤＭＡ転送を制御するＤＭＡコントローラを内蔵し
ているが、ここではこのレコーダＣＰＵ１４内のＤＭＡ
コントローラを使用せずに、ＨＤＤ６０に内蔵されてい
るＩＤＥインタフェース６１に設けられているＤＭＡコ
ントローラ６３を使用してＤＭＡ転送を制御するものと
する。

【００３０】図５において、レコーダＣＰＵ１４は、録
音・再生モード時に、いずれかの録音チャンネルあるい
は再生チャンネルについて、ＳＤＲＡＭ６４，６６に１
クラスタ分の録音入力のサンプルデータが蓄積されるご
とに（またはＳＤＲＡＭ６４，６６から１クラスタ分の
再生出力のサンプルデータが読み出されるごとに）、Ｄ
ＲＣ６８およびＨＤＤ６０にＤＭＡ動作開始の指令を出
す。ＨＤＤ６０はこの指令を受けて、ＤＭＡ要求信号Ｄ
ＭＡＲＱ＝“Ｈ”｛図６（Ａ）｝を発行する。ＤＲＣ６
８は該信号ＤＭＡＲＱをインバータ８８で反転してＤフ
リップフロップ回路９０に入力する。カウンタ９２は、
サンプリング周期の開始タイミングごとにリセットさ
れ、図２のサンプリングクロック発振器８０で発振され
るサンプリングクロック（４８ｋＨｚ、４４．１ｋＨｚ
等）の１周期（１／ｆｓ）を５１２分割したクロック
（以下「５１２分割クロック」）をカウントする。タイ
ミング生成器９４はカウンタ９２のカウント値に応じ
て、該カウント値が０〜１２７の区間（サンプリング周
期の開始から１／４の区間）で“Ｈ”レベルとなり、同
１２８〜５２１の区間（サンプリング周期の残りの３／
４区間）で“Ｌ”レベルとなるバス権分割信号｛図６
（Ｄ）｝を出力する。また、タイミング生成器９４は該
カウント値が０〜２５５の区間（サンプリング周期の前
半１／２の区間）で“Ｈ”レベルとなり、同２５６〜５
２１の区間（サンプリング周期の後半１／２の区間）で
“Ｌ”レベルとなるクロック信号｛図６（Ｂ）｝を併せ
て出力する。Ｄフリップフロップ回路９０は入力される
ＤＭＡ要求信号ＤＭＡＲＱ（ＨＤＤ６０内のクロックに
同期した信号）の反転信号をＤＲＣ６８のクロック信号
で取り込んで、ＤＭＡ要求信号ＩＤＭＡＲＱ＝“Ｌ”
｛図６（Ｃ）｝を出力する。オア回路９６はＤＭＡ要求
信号ＩＤＭＡＲＱとバス権分割信号を入力し、ＤＭＡ要
求信号ＩＤＭＡＲＱ＝“Ｌ”の区間についてバス権分割
信号を出力する。オア回路９８はオア回路９６の出力信
号とＤＭＡ要求信号ＤＭＡＲＱの反転信号を入力して、
ＤＭＡ要求信号ＤＭＡＲＱ＝“Ｈ”の終了に同期してバ
ス権分割信号の出力を停止する信号を、バス権要求信号
ＢＲＥＱ｛図６（Ｅ）｝として出力する。レコーダＣＰ
Ｕ１４は、バス権要求信号ＢＲＥＱ＝“Ｌ”を受信する
と、バス権を解放して、バス権要求受付信号ＢＡＣＫ＝
“Ｌ”｛図６（Ｆ）｝を出力する。ＤＲＣ６８はバス権
要求受付信号ＢＡＣＫを受信すると、これをそのままＤ
ＭＡ受付信号ＤＭＡＣＫとしてＨＤＤ６０に送信する。
ＨＤＤ６０とＤＲＣ６８はＢＡＣＫ（ＤＭＡＣＫ）＝
“Ｌ”の区間でバス５６を専有してＤＭＡ転送を行う。
また、ＤＲＣ６８は、ＤＭＡ動作期間中に、毎サンプリ
ング周期ごとに、該サンプリング周期の開始から１／４
の区間でバス権要求信号ＢＲＥＱを“Ｈ”にしてバス権
を返上する。これにより、レコーダＣＰＵ１４は、その
区間だけバス権を取得し、バス５６を専有してＤＲＡＭ
６２およびフラッシュＲＯＭ５８にアクセスして、録
音、再生に必要なプログラムを実行する。

【００３１】レコーダＣＰＵ１４がバス５６を専有して
いる間は、ＨＤＤ６０とＤＲＣ６８間のＤＭＡ転送は休
止され、ＤＲＣ６８はバス５６を介さない信号ライン６
９を経由して、各サンプリング周期ごとに、各録音チャ
ンネルについてＳＤＲＡＭ６４，６６への入力サンプル
データ（各チャンネル１サンプルずつ）の書き込みある
いはＳＤＲＡＭ６４，６６からの出力サンプルデータ
（各チャンネル１サンプルずつ）の読み出しを行う。以
上のようにして、サンプリング周期の開始から１／４の
区間ではレコーダＣＰＵ１４がバスマスタとして、図５
に符号Ｉで示すように、レコーダＣＰＵ１４がバス５６
を介してＤＲＡＭ６２およびフラッシュＲＯＭ５８にア
クセスしてプログラムを実行し、サンプリング周期の残
り３／４の区間ではＨＤＤ６０（ＩＤＥ）がバスマスタ
として、図５に符号IIで示すように、ＨＤＤ６０とＤＲ
Ｃ６８がバス５６を介してＤＭＡ転送を実行するよう
に、バス権が分割される。

【００３２】図５の制御系統による１つの再生チャンネ
ルについてのＤＭＡ転送の手順（プロトコル）を図７を
参照して説明する。録音・再生モード時に、ＳＤＲＡＭ
６４，６６から１クラスタ分の再生出力サンプルデータ
の読み出しが終了すると、レコーダＣＰＵ１４からの指
令で、ＤＲＣ６８はＤＭＡ転送を行う動作モードに設定
される（Ｓ１）。また、レコーダＣＰＵ１４からＨＤＤ
６０（ＩＤＥ）にＤＭＡ読み出しの開始を要求する指令
が与えられる（Ｓ２）。ＨＤＤ６０はこれを受けて、Ｄ
ＭＡ要求信号ＤＭＡＲＱ＝“Ｈ”を発行し、ＤＲＣ６８
に転送する（Ｓ３）。ＤＲＣ６８はこれを受けて、バス
権要求信号ＢＲＥＱ＝“Ｌ”を発行し、レコーダＣＰＵ
１４に転送する（Ｓ４）。レコーダＣＰＵ１４はバス権
要求信号ＢＲＥＱ＝“Ｌ”を受信すると、ストローブ端
子を“Ｈ”レベル出力にするとともに、該ストローブ端
子、アドレス端子、データ端子をそれぞれハイインピー
ダンスに設定して、バス権要求受付信号ＢＡＣＫ＝
“Ｌ”を発行する（Ｓ５）。ＤＲＣ６８はこれを受けて
ＤＭＡ受付信号ＤＭＡＣＫ＝“Ｌ”を発行し、ＨＤＤ６
０へ転送する（Ｓ６）。ＤＲＣ６８はデータ送出を促す
信号ＤＩＯＲをＨＤＤ６０に送出する（Ｓ７）。ＤＲＣ
６８はこれを受けて、該ＤＭＡ転送に割り当てられた区
間ごとにデータ送出（ＤＭＡ転送）を行う（ＤＭＡＲＱ
＝“Ｈ”の間、ＤＩＯＲが立ち下がるごとに新しいデー
タがＨＤＤ６０から送出される。）。送出されたデータ
はＤＲＣ６８に受け取られて（Ｓ８）、ＳＤＲＡＭ６
４，６６に転送される。１クラスタ分のデータのＤＭＡ
転送が終了したら、ＨＤＤ６０はＤＭＡ要求信号ＤＭＡ
ＲＱを立ち下げる。これとともに、ＨＤＤ６０は割り込
み要求信号ＩＤＥＩＲＱを発行する（Ｓ９）。該割り込
み要求信号ＩＤＥＩＲＱはＤＲＣ６８を介してレコーダ
ＣＰＵ１４に転送される。レコーダＣＰＵ１４はこれに
よりＤＭＡ転送の終了を認識し、ＤＭＡ転送終了処理を
行う。ＤＭＡ転送終了処理が終わると、該処理の終了が
ＤＲＣ６８を介してＨＤＤ６０に通知され（Ｓ１０）、
ＨＤＤ６０は割り込み要求信号ＩＤＥＩＲＱの発行を解
除する。また、レコーダＣＰＵ１４は、バス受付信号Ｂ
ＡＣＫを“Ｈ”レベルに戻し、ＤＲＣ６８に転送する
（Ｓ１１）。ＤＲＣ６８はこれを受けてＤＭＡ受付信号
ＤＭＡＣＫを“Ｈ”レベルに戻し、ＨＤＤ６０に転送す
る（Ｓ１２）。以上でＤＭＡ転送は終了し、次にいずれ
かのチャンネルについてＤＭＡ転送が要求されるまでバ
ス５６はレコーダＣＰＵ１４に専有される。

【００３３】なお、ＳＤＲＡＭ６４，６６のアドレス領
域をチャンネル単位に分割し、各チャンネルのアドレス
領域をそれぞれ単一のバンクに割り当て、サンプリング
周期の開始から１／４の区間内で、バンクが異なるチャ
ンネルを交互に指定して各チャンネルのデータを１サン
プルずつ時分割でＳＤＲＡＭ６４，６６に書き込みまた
はＳＤＲＡＭ６４，６６から読み出すことにより、５１
２分割クロックの８クロックごとに３〜４サンプル程度
のデータをＳＤＲＡＭ６４，６６に書き込みまたはＳＤ
ＲＡＭ６４，６６から読み出すことができ、２４トラッ
ク（１６トラック同時再生しながら８トラック同時録
音）程度の入出力チャンネル数であれば、該サンプリン
グ周期の開始から１／４の区間内（１２８クロック分の
時間）で十分な余裕をもって各チャンネル１サンプルず
つのサンプルデータをＳＤＲＡＭ６４，６６に書き込み
またはＳＤＲＡＭ６４，６６から読み出すことができ
る。また、１サンプル分のサンプルデータのＤＭＡ転送
は５１２分割クロックの４クロックで行うことができる
ので、１サンプリング周期の残りの３／４の区間内（３
８４クロック分の時間）では９０サンプル程度のサンプ
ルデータをＤＭＡ転送することができる。したがって、
ＣＤフォーマットのデータ（１６ビット、４４．１ｋＨ
ｚ）を扱う場合には、１つのチャンネルの１クラスタ
（１２８Ｋバイト、）分のサンプルデータ（６４Ｋサン
プル。ＣＤフォーマットの場合、６４Ｋサンプル／４
４．１ｋＨｚにより、約１．４５秒分のデータ）のＤＭ
Ａ転送は、６４０００／９０により約８００サンプリン
グ周期（約２０ｍｓｅｃ程度）程度の時間内で十分に行
うことができる。

【００３４】ＤＲＣ６８内におけるサンプルデータの信
号経路構成およびＳＤＲＡＭ６４，６６のアドレス情報
の信号経路構成の具体例を図８に示す。トラックアドレ
スジェネレータ１００は、録音・再生モード時に、毎サ
ンプリング周期の開始から１／４の区間で各チャンネル
の入力１サンプルデータの書き込みまたは出力１サンプ
ルデータの読み出しを行うためのＳＤＲＡＭ６４，６６
のアドレス情報を生成する。また、残りの３／４の区間
で、次のサンプリング周期での各チャンネルのＳＤＲＡ
Ｍ６４，６６の書き込みまたは読み出しアドレスの計算
を行う。ＤＭＡアドレスジェネレータ１０２は、録音・
再生モード時に、ＤＭＡ転送を行っている区間の毎サン
プリング周期の残り３／４の区間で各チャンネルのＤＭ
Ａ転送データの書き込みまたは読み出しを行うＳＤＲＡ
Ｍ６４，６６のアドレス情報を生成するこのアドレス情
報は、ＤＭＡ転送で書き込みまたは読み出しを行うＳＤ
ＲＡＭ６４，６６の開始アドレスの情報がレコーダＣＰ
Ｕ１４から与えられ、以後ＤＭＡアドレスジェネレータ
１０２内で該開始アドレスからアドレス値を所定の周期
で順次インクリメントしていくことにより生成される。
マルチプレクサ１０４は、例えば前記バス受付信号ＢＡ
ＣＫ｛図６（Ｆ）｝を切換信号として用いて、ＤＭＡ転
送を行っている期間の毎サンプリング周期の開始から１
／４の区間はトラックアドレスジェネレータ１００で生
成されるアドレス情報を選択出力し、ＤＭＡ転送を行っ
ている期間の毎サンプリング周期の残り３／４の区間は
ＤＭＡアドレスジェネレータ１０２で生成されるアドレ
ス情報を選択出力する。マルチプレクサ１０４から出力
されるアドレス情報はＳＤＲＡＭアドレスコンバータ１
０５でロー（行）アドレスとコラム（列）アドレスに時
分割されて、ＳＤＲＡＭ６４，６６のアドレス入力端子
に供給される。

【００３５】ＤＳＰ３８（図１、図２）から供給される
各入力チャンネルのサンプルデータは、シリアル／パラ
レル変換器１０３で並列データに変換され、ラッチ回路
１０６に各チャンネル１サンプルずつラッチされて、マ
ルチプレクサ１１２を介してＳＤＲＡＭ６４，６６に書
き込まれる。また、ＳＤＲＡＭ６４，６６から読み出さ
れる各出力チャンネルのサンプルデータは、マルチプレ
クサ１１２を介してラッチ回路１０８に各チャンネル１
サンプルずつラッチされ、パラレル／シリアル変換器１
１０で直列データに変換されてＤＳＰ３８に出力され
る。ラッチ回路１０６，１０８のサンプルデータは毎サ
ンプリング周期ごとに書き換えられる。ＤＭＡ転送デー
タは、マルチプレクサ１１２、信号ライン１１４、バス
５６を介してＳＤＲＡＭ６４，６６とＨＤＤ６０間でＤ
ＭＡ転送される。マルチプレクサ１１２は、例えば前記
バス受付信号ＢＡＣＫを切換信号として用いて、ＤＭＡ
転送を行っている期間の毎サンプリング周期の開始から
１／４の区間は信号ライン６９を選択して各入出力チャ
ンネル１サンプルずつ入出力を行い、ＤＭＡ転送を行っ
ている期間の毎サンプリング周期の残り３／４の区間は
信号ライン１１４を選択してＤＭＡ転送データの入出力
を行う。書き込み／読み出し制御回路１１６はＳＤＲＡ
Ｍ６４，６６にデータを書き込むタイミングでは該ＳＤ
ＲＡＭ６４，６６を書き込みモードに設定し、ＳＤＲＡ
Ｍ６４，６６からデータを読み出すタイミングでは読み
出しモードに設定する制御を行う。

【００３６】バッファメモリを構成するＳＤＲＡＭ６
４，６６の、録音・再生モードの通常の録音、再生時に
おける各バンクに対する各チャンネルの割り当て例を表
１に示す。 （表１）チップ番号 バンク番号 割り当てチャンネル番号またはチャンネル名 ０ ０ ０，２，４，６，８，１０ ０ １ １，３，５，７，９，１１ ０ ２ １２，１４，１６，１８，２０，２２ ０ ３ １３，１５，１７，１９，２１，２３ １ ０ メトロノーム(1発目),サンプラー １ １ サンプラー １ ２ サンプラー １ ３ サンプラー，メトロノーム(2発目以降)

【００３７】チップ０（ＳＤＲＡＭ６４，６６の一
方）、１（ＳＤＲＡＭ６４，６６の他方）はそれぞれ０
〜３の４バンクに構成されている。チップ０には演奏音
用に０〜２３のチャンネルが均等の容量の領域に割り当
てられている。隣接するチャンネル番号どうしは別々の
バンクに割り当てられている。チップ１のバンク０に
は、小節の１発目のメトロノーム音の波形全体、サンプ
ラーの領域が割り当てられている。バンク２，３全体に
はサンプラーの領域が割り当てられている。バンク４に
は、サンプラー、小節の２発目以降に共用されるメトロ
ノーム音の波形全体の領域が割り当てられている。録音
・再生モード時に演奏音用の０〜２３チャンネルの領域
内の音データは演奏の進行に応じて順次更新されるが、
メトロノーム音およびサンプラー音は繰り返し読み出し
て用られるので（メトロノーム音は操作者によりメトロ
ノーム音再生がオンに設定されているときに、操作者に
よって指示されたテンポで自動的に繰り返し読み出さ
れ、サンプラー音は操作者の操作に基づきレコーダＣＰ
Ｕ１４から発音が指令されるごとに繰り返し読み出され
る。）、１つのソング中では特に必要のない限り更新さ
れない。つまり、メトロノーム音およびサンプラー音に
ついては、ＳＤＲＡＭ６４または６６に、再生する波形
データ全体が保存されているので、再生中にＳＤＲＡＭ
６４または６６への書き込みは必要なく、ＳＤＲＡＭ６
４または６６からの読み出しのみ行われる。ＳＤＲＡＭ
６４または６６からのメトロノーム音およびサンプラー
音の読み出しは、サンプリング周期１／ｆｓごとに１サ
ンプルずつ（複数種類のサンプラーが指定されている場
合は、その種類ごとに１サンプルずつ）、演奏音の再生
チャンネルの音データの読み出し処理および録音チャン
ネルの音データの書き込み処理と時分割で行われる。な
お、サンプラー音は、操作者が予め任意のサンプラー音
を任意の数だけ録音しておき、録音・再生モードでソン
グを指定して録音をするに先立ち、操作者が録音されて
いるサンプラー音の中から任意のサンプラー音を選択し
て（最大８種類まで選択可能）、ＨＤＤ６０から該当す
るサンプラー音の音データを読み出して、ＳＤＲＡＭ６
４，６６の任意のチャンネル（サンプラー０〜７）に書
き込んでおく。そして、録音開始後の任意のタイミング
で任意のチャンネルのサンプラーの発音をボタン操作等
で指示することにより該当するサンプラー音が発音さ
れ、その発音タイミングおよび発音チャンネルがソング
管理データに記録される。録音が終了してそのソングの
再生を行うと、ソング管理データに基づき、該当するタ
イミングで該当するサンプラー音がＳＤＲＡＭ６４，６
６から読み出されて発音される。

【００３８】ＳＤＲＡＭ６４，６６を日立製ＨＭ５２６
４１６５−Ｂ６０で構成し、該ＳＤＲＡＭ６４，６６の
各バンクに前記表１のようにチャンネルを割り当て、１
サンプリング周期（全５１２タイムスロット）の開始か
ら１／４の期間（０〜１２７タイムスロット）（すなわ
ち図４の区間Ａ）で各チャンネルのデータを１サンプル
ずつＳＤＲＡＭ６４，６６に書き込みあるいはＳＤＲＡ
Ｍ６４，６６から読み出す場合の、通常の録音、再生時
におけるＤＲＣ６８によるＳＤＲＡＭ６４，６６の書き
込み、読み出し制御シーケンスの一例を表２に示す。表
２において，各記号はそれぞれ次を表す。

【００３９】ＡＣＴ：選択したバンクを活性化させるコ
マンド。このとき、ロー（行）アドレスが指定される。 ＲＤｗＡＰ：Read with auto pre-charge（読み出しを
行い、それが終了後自動的にプリチャージするコマン
ド）。このとき、コラム（列）アドレスが指定され
る。） ＷＴｗＡＰ：Write with auto pre-charge（書き込みを
行い、それが終了後自動的にプリチャージするコマン
ド）。このとき、コラム（列）アドレスが指定される。 Ｒ／ＷｗＡＰ：Read or write with auto pre-charge
（読み出しまたは書き込みを行い、それが終了後自動的
にプリチャージするコマンド）。このとき、コラム
（列）アドレスが指定される。 Ｒ：読み出しモード Ｗ：書き込みモード

【００４０】 （表２） タイムスロット チップ選択 コマンド バンク選択 モード 入出力データ （チップ番号） （バンク番号） （チャンネル番号） ０ ０ ＡＣＴ ０ １ ０ ＡＣＴ １ ２ ０ ＲＤｗＡＰ ０ ３ ０ ＲＤｗＡＰ ０ ４ １ Ｒ ０ ５ １ ＡＣＴ ０ Ｒ １ ６ １ ７ １ ＲＤｗＡＰ ０ ８ ０ ＡＣＴ ０ ９ ０ ＡＣＴ １ Ｒ メトロノーム（１発目） １０ ０ ＲＤｗＡＰ ０ １１ ０ ＲＤｗＡＰ １ １２ １ Ｒ ２ １３ １ ＡＣＴ ３ Ｒ ３ １４ １ １５ １ ＲＤｗＡＰ ３ １６ ０ ＡＣＴ ０ １７ ０ ＡＣＴ １ Ｒ メトロノーム（２発目以降） １８ ０ ＲＤｗＡＰ ０ １９ ０ ＲＤｗＡＰ １ ２０ １ Ｒ ４ ２１ １ Ｒ ５ ２２ １ ２３ １ ２４ ０ ＡＣＴ ０ ２５ ０ ＡＣＴ １ ２６ ０ ＲＤｗＡＰ ０ ２７ ０ ＲＤｗＡＰ １ ２８ １ Ｒ ６ ２９ １ Ｒ ７ ３０ １ ３１ １ ３２ ０ ＡＣＴ ０ ３３ ０ ＡＣＴ １ ３４ ０ Ｒ／ＷｗＡＰ ０ Ｗ ８ ３５ ０ Ｒ／ＷｗＡＰ １ Ｗ ９ ３６ １ （Ｒ ８） ３７ １ （Ｒ ９） ３８ １ ３９ １ ４０ ０ ＡＣＴ ０ ４１ ０ ＡＣＴ １ ４２ ０ Ｒ／ＷｗＡＰ ０ Ｗ １０ ４３ ０ Ｒ／ＷｗＡＰ １ Ｗ １１ ４４ １ （Ｒ １０） ４５ １ （Ｒ １１） ４６ １ ４７ １ ４８ ０ ＡＣＴ ２ ４９ ０ ＡＣＴ ３ ５０ ０ Ｒ／ＷｗＡＰ ２ Ｗ １２ ５１ ０ Ｒ／ＷｗＡＰ ３ Ｗ １３ ５２ １ （Ｒ １２） ５３ １ （Ｒ １３） ５４ １ ５５ １ ５６ ０ ＡＣＴ ２ ５７ ０ ＡＣＴ ３ ５８ ０ Ｒ／ＷｗＡＰ ２ Ｗ １４ ５９ ０ Ｒ／ＷｗＡＰ ３ Ｗ １５ ６０ １ （Ｒ １４） ６１ １ （Ｒ １５） ６２ １ ６３ １ ６４ ０ ＡＣＴ ２ ６５ ０ ＡＣＴ ３ ６６ ０ ＷＴｗＡＰ ２ Ｗ １６(MIXL上位ワート゛) ６７ ０ ＷＴｗＡＰ ３ Ｗ １７(MIXR上位ワート゛) ６８ １ ６９ １ ＡＣＴ ０〜３ ７０ １ ７１ １ ＲＤｗＡＰ ０〜３ ７２ ０ ＡＣＴ ２ ７３ ０ ＡＣＴ ３ Ｒ サンプラー０ ７４ ０ ＷＴｗＡＰ ２ Ｗ １８ ７５ ０ ＷＴｗＡＰ ３ Ｗ １９ ７６ １ ７７ １ ＡＣＴ ０〜３ ７８ １ ７９ １ ＲＤｗＡＰ ０〜３ ８０ ０ ＡＣＴ ２ ８１ ０ ＡＣＴ ３ Ｒ サンプラー１ ８２ ０ ＷＴｗＡＰ ２ Ｗ ２０ ８３ ０ ＷＴｗＡＰ ３ Ｗ ２１ ８４ １ ８５ １ ＡＣＴ ０〜３ ８６ １ ８７ １ ＲＤｗＡＰ ０〜３ ８８ ０ ＡＣＴ ２ ８９ ０ ＡＣＴ ３ Ｒ サンプラー２ ９０ ０ ＷＴｗＡＰ ２ Ｗ ２２ ９１ ０ ＷＴｗＡＰ ３ Ｗ ２３ ９２ １ ９３ １ ＡＣＴ ０〜３ ９４ １ ９５ １ ＲＤｗＡＰ ０〜３ ９６ ０ ＡＣＴ ２ ９７ ０ ＡＣＴ ３ Ｒ サンプラー３ ９８ ０ ｛ ＷＴｗＡＰ ２ Ｗ １６(MIXL下位ワート゛)｝ ９９ ０ ｛ ＷＴｗＡＰ ３ Ｗ １７(MIXR下位ワート゛)｝ １００ １ １０１ １ ＡＣＴ ０〜３ １０２ １ １０３ １ ＲＤｗＡＰ ０〜３ １０４ ０ １０５ ０ ＡＣＴ ３ Ｒ サンプラー４ １０６ ０ １０７ ０ １０８ １ １０９ １ ＡＣＴ ０〜３ １１０ １ １１１ １ ＲＤｗＡＰ ０〜３ １１２ ０ １１３ ０ Ｒ サンプラー５ １１４ ０ １１５ ０ １１６ １ １１７ １ ＡＣＴ ０〜３ １１８ １ １１９ １ ＲＤｗＡＰ ０〜３ １２０ ０ １２１ ０ Ｒ サンプラー６ １２２ ０ １２３ ０ １２４ １ １２５ １ ＡＣＴ ０〜３ １２６ １ １２７ １ ＲＤｗＡＰ ０〜３ １２８ ０ １２９ ０ Ｒ サンプラー７

【００４１】表２の例では、演奏音用の０〜２３チャン
ネルのうちチャンネル０〜７を再生専用チャンネル、チ
ャンネル８〜１５を録音再生兼用チャンネル、チャンネ
ル１６〜２３を録音専用チャンネルに設定している。た
だし、チャンネル８〜１５は録音のみ（ＡＬＬ ＲＥ
Ｃ）のモードでのみ録音用チャンネルとして使用できる
もので、再生同時録音（ＳＹＮＣ ＤＵＢＢＩＮＧ）の
モードでは再生用チャンネルとしてのみ使用することが
できる。表２ではチャンネル８〜１５を読み出しモード
に設定した場合のこれら各チャンネル８〜１５のサンプ
ルデータの出力タイミングをそれぞれカッコ書きで示し
ている。また、表２において、タイムスロット１２７で
読み出しを指令されたサンプラー７のデータは、区間Ａ
が終了後（つまり、メインＣＰＵ１４がバス権を明け渡
した後）のタイムスロット１２９で出力されるが、この
データの出力にはメインＣＰＵ１４は関与しないので、
該データの出力は支障なく行うことができる。なお、ミ
ックスダウンを行うときは、チャンネル０〜１５を再生
チャンネルとしてミックスダウン元のパートのトラック
を割り当て、チャンネル１６，１７をミックスダウン先
の録音チャンネルＭＩＸＬ，ＭＩＸＲ（左右２チャンネ
ル）として割り当てて、チャンネル０〜１５で再生した
音をＤＳＰ３８で左右２チャンネルにミックスダウンし
て、チャンネル１６，１７を経てＨＤＤ６０に録音す
る。ＨＤＤ６０に録音されたミックスダウン信号を再生
するときは、左右２チャンネルのミックスダウン信号を
再生専用チャンネル０〜１５のうちの任意のチャンネル
に割り当てて再生する。ミックスダウン信号ＭＩＸＬ，
ＭＩＸＲは２４ビットで構成されるので、それぞれ上位
ワード、下位ワードに分けて伝送する。表２のシーケン
スを実行する際のＳＤＲＡＭ６４，６６の制御信号のタ
イムチャートの一部を図９に示す。

【００４２】バッファメモリを構成するＳＤＲＡＭ６
４，６６の通常の録音、再生時の各バンクに対する各チ
ャンネルの割り当ての他の例を表３に示す。 （表３） チップ番号 バンク番号 割り当てチャンネル番号 ０ ０ ０，２，４，６，８，１０ ０ １ １，３，５，７，９，１１ ０ ２ １２，１４，１６，１８，２０，２２ ０ ３ １３，１５，１７，１９，２１，２３ １ ０ ２４，２６，２８，３０，３２，３４ １ １ ２５，２７，２９，３１，３３，３５ １ ２ ３６，３８，４０，４２，４４，４６ １ ３ ３７，３９，４１，４３，４５，４７

【００４３】ＳＤＲＡＭ６４，６６を日立製ＨＭ５２６
４１６５−Ｂ６０で構成し、該ＳＤＲＡＭ６４，６６の
各バンクに表３のようにチャンネルを割り当て、１サン
プリング周期（全５１２タイムスロット）の開始から１
／４の期間（０〜１２７タイムスロット）（すなわち区
間Ａ）で各チャンネルのデータを１サンプルずつＳＤＲ
ＡＭ６４，６６に書き込みあるいはＳＤＲＡＭ６４，６
６から読み出す場合の、ＤＲＣ６８によるＳＤＲＡＭ６
４，６６の制御シーケンスの一例を表４に示す。表４に
おいて，各記号は前記表２で使用したものと同じ意味で
ある。 （表４） タイムスロット チップ選択 コマンド バンク選択 モード 入出力データ （チップ番号） （バンク番号） （チャンネル番号） ０ ０ ＡＣＴ ０ １ ０ ＡＣＴ １ ２ ０ ＲＤｗＡＰ ０ ３ ０ ＲＤｗＡＰ １ ４ １ ＡＣＴ ０ Ｒ ０ ５ １ ＡＣＴ １ Ｒ １ ６ １ ＲＤｗＡＰ ０ ７ １ ＲＤｗＡＰ １ ８ ０ ＡＣＴ ０ Ｒ ２４ ９ ０ ＡＣＴ １ Ｒ ２５ １０ ０ ＲＤｗＡＰ ０ １１ ０ ＲＤｗＡＰ １ １２ １ ＡＣＴ ０ Ｒ ２ １３ １ ＡＣＴ １ Ｒ ３ １４ １ ＲＤｗＡＰ ０ １５ １ ＲＤｗＡＰ １ １６ ０ ＡＣＴ ０ Ｒ ２６ １７ ０ ＡＣＴ １ Ｒ ２７ １８ ０ ＲＤｗＡＰ ０ １９ ０ ＲＤｗＡＰ １ ２０ １ ＡＣＴ ０ Ｒ ４ ２１ １ ＡＣＴ １ Ｒ ５ ２２ １ ＲＤｗＡＰ ０ ２３ １ ＲＤｗＡＰ １ ２４ ０ ＡＣＴ ０ Ｒ ２８ ２５ ０ ＡＣＴ １ Ｒ ２９ ２６ ０ ＲＤｗＡＰ ０ ２７ ０ ＲＤｗＡＰ １ ２８ １ ＡＣＴ ０ Ｒ ６ ２９ １ ＡＣＴ １ Ｒ ７ ３０ １ ＲＤｗＡＰ ０ ３１ １ ＲＤｗＡＰ １ ３２ ０ ＡＣＴ ０ Ｒ ３０ ３３ ０ ＡＣＴ １ Ｒ ３１ ３４ ０ Ｒ／ＷｗＡＰ ０ Ｗ ８ ３５ ０ Ｒ／ＷｗＡＰ １ Ｗ ９ ３６ １ ＡＣＴ ０ （Ｒ ８） ３７ １ ＡＣＴ １ （Ｒ ９） ３８ １ Ｒ／ＷｗＡＰ ０ Ｗ ３２ ３９ １ Ｒ／ＷｗＡＰ １ Ｗ ３３ ４０ ０ ＡＣＴ ０ （Ｒ ３２） ４１ ０ ＡＣＴ １ （Ｒ ３３） ４２ ０ Ｒ／ＷｗＡＰ ０ Ｗ １０ ４３ ０ Ｒ／ＷｗＡＰ １ Ｗ １１ ４４ １ ＡＣＴ ０ （Ｒ １０） ４５ １ ＡＣＴ １ （Ｒ １１） ４６ １ Ｒ／ＷｗＡＰ ０ Ｗ ３４ ４７ １ Ｒ／ＷｗＡＰ １ Ｗ ３５ ４８ ０ ＡＣＴ ２ （Ｒ ３４） ４９ ０ ＡＣＴ ３ （Ｒ ３５） ５０ ０ Ｒ／ＷｗＡＰ ２ Ｗ １２ ５１ ０ Ｒ／ＷｗＡＰ ３ Ｗ １３ ５２ １ ＡＣＴ ２ （Ｒ １２） ５３ １ ＡＣＴ ３ （Ｒ １３） ５４ １ Ｒ／ＷｗＡＰ ２ Ｗ ３６ ５５ １ Ｒ／ＷｗＡＰ ３ Ｗ ３７ ５６ ０ ＡＣＴ ２ （Ｒ ３６） ５７ ０ ＡＣＴ ３ （Ｒ ３７） ５８ ０ Ｒ／ＷｗＡＰ ２ Ｗ １４ ５９ ０ Ｒ／ＷｗＡＰ ３ Ｗ １５ ６０ １ ＡＣＴ ２ （Ｒ １４） ６１ １ ＡＣＴ ３ （Ｒ １５） ６２ １ Ｒ／ＷｗＡＰ ２ Ｗ ３８ ６３ １ Ｒ／ＷｗＡＰ ３ Ｗ ３９ ６４ ０ ＡＣＴ ２ （Ｒ ３８） ６５ ０ ＡＣＴ ３ （Ｒ ３９） ６６ ０ Ｒ／ＷｗＡＰ ２ Ｗ １６ ６７ ０ Ｒ／ＷｗＡＰ ３ Ｗ １７ ６８ １ ＡＣＴ ２ ６９ １ ＡＣＴ ３ ７０ １ ＷＴｗＡＰ ２ Ｗ ４０ ７１ １ ＷＴｗＡＰ ３ Ｗ ４１ ７２ ０ ＡＣＴ ２ ７３ ０ ＡＣＴ ３ ７４ ０ ＷＴｗＡＰ ２ Ｗ １８ ７５ ０ ＷＴｗＡＰ ３ Ｗ １９ ７６ １ ＡＣＴ ２ ７７ １ ＡＣＴ ３ ７８ １ ＷＴｗＡＰ ２ Ｗ ４２ ７９ １ ＷＴｗＡＰ ３ Ｗ ４３ ８０ ０ ＡＣＴ ２ ８１ ０ ＡＣＴ ３ ８２ ０ ＷＴｗＡＰ ２ Ｗ ２０ ８３ ０ ＷＴｗＡＰ ３ Ｗ ２１ ８４ １ ＡＣＴ ２ ８５ １ ＡＣＴ ３ ８６ １ ＷＴｗＡＰ ２ Ｗ ４４ ８７ １ ＷＴｗＡＰ ３ Ｗ ４５ ８８ ０ ＡＣＴ ２ ８９ ０ ＡＣＴ ３ ９０ ０ ＷＴｗＡＰ ２ Ｗ ２２ ９１ ０ ＷＴｗＡＰ ３ Ｗ ２３ ９２ １ ＡＣＴ ２ ９３ １ ＡＣＴ ３ ９４ １ ＷＴｗＡＰ ２ Ｗ ４６ ９５ １ ＷＴｗＡＰ ３ Ｗ ４７

【００４４】表３の例では、０〜４７チャンネルのう
ち、チャンネル０〜７，２４〜３１を再生専用チャンネ
ル、チャンネル８〜１５，３２〜３９を録音再生兼用チ
ャンネル、チャンネル１６〜２３，４０〜４７を録音専
用チャンネルに設定している。表３のシーケンスを実行
する際のＳＤＲＡＭ６４，６６の制御信号のタイムチャ
ートの一部を図１０に示す。

【００４５】なお、上記実施の形態ではメモリをＳＤＲ
ＡＭで構成した場合について説明したが、複数バンクを
有する他の形式のメモリを用いることもできる。また、
上記実施の形態では外部記憶装置をＨＤＤとしたが、光
ディスク装置、光磁気ディスク装置、その他の外部記憶
装置を使用することもできる。また、上記実施の形態で
は外部記憶装置が内蔵されている記録再生装置にこの発
明を適用した場合について説明したが、外部記憶装置を
ＳＣＳＩ等のインタフェースボードを介して外付けして
使用する記録再生装置にもこの発明を適用することがで
きる。また、上記実施の形態ではディジタルミキシング
レコーダ（ハードディスクレコーダ）にこの発明を適用
した場合について説明したが、ミキシング機能を具えて
いないディジタルレコーダ、その他の記録装置、再生装
置、記録再生装置にもこの発明を適用することができ
る。

【図面の簡単な説明】

【図１】 この発明の実施の形態を示すシステム構成図
で、図２のハードディスクレコーダ全体のシステム構成
のうち、この発明に関連する部分を抽出して示したもの
である。

【図２】 この発明を適用したハードディスクレコーダ
全体の主要部のシステム構成を示すブロック図である。

【図３】 図２のＨＤＤ６０のアドレス領域の分割例を
示す図である。

【図４】 図２のハードディスクレコーダにおけるバス
５６の使用権の分割例および録音・再生モード時のサン
プリング周期内のＳＤＲＡＭの書き込み、読み出し処理
の分割例を示すタイムチャートである。

【図５】 図２のハードディスクレコーダにおけるバス
５６の使用権の時分割制御の制御系統ブロック図であ
る。

【図６】 図５の制御系統の動作を示すタイムチャート
である。

【図７】 図５の制御系統による１つの再生チャンネル
についてのＤＭＡ転送の手順（プロトコル）を示す図で
ある。

【図８】 図２のＤＲＣ６８内におけるサンプルデータ
の信号経路構成およびＳＤＲＡＭ６４，６６のアドレス
情報の信号経路構成の具体例を示すブロック図である。

【図９】 表２のシーケンスを実行する際のＳＤＲＡＭ
６４，６６の制御信号の一部を示すタイムチャートであ
る。

【図１０】表４のシーケンスを実行する際のＳＤＲＡＭ
６４，６６の制御信号の一部を示すタイムチャートであ
る。

【符号の説明】

１０…ハードディスクレコーダ（記録再生装置）、６
４，６６…ＳＤＲＡＭ（メモリ）、６０…ＨＤＤ（外部
記憶装置）

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】複数バンクで構成されるメモリを具備し、
   複数チャンネルを各チャンネルごとにそれぞれ単一のバ
   ンクに割り当て、入力される複数の記録チャンネルのサ
   ンプルデータを、１サンプリング周期内で１サンプルず
   つ、１サンプルごとに順次バンクを切り換えて前記メモ
   リの各該当するバンクに時分割で書き込み、該メモリに
   書き込まれた各記録チャンネルのサンプルデータを適宜
   の順序で順次読み出して外部記憶装置に向けて転送し、
   該メモリの読み出しを終了した各記録チャンネルのサン
   プルデータのアドレスに、新たに入力される各該当する
   記録チャンネルのサンプルデータを書き込んで、該メモ
   リ内の各記録チャンネルのサンプルデータを順次更新す
   る複数チャンネルサンプルデータ用記録装置のバッファ
   回路。
2. 【請求項２】前記メモリの１つのバンクに複数チャンネ
   ルが割り当てられ、同一バンクに割り当てられたチャン
   ネルどうしが連続しない順序で該メモリへの前記各記録
   チャンネルのサンプルデータの書き込みが行われる請求
   項１記載の複数チャンネルサンプルデータ用記録装置の
   バッファ回路。
3. 【請求項３】前記メモリからの前記各記録チャンネルの
   サンプルデータの読み出しを、該メモリに所定量のサン
   プルデータが新たに書き込まれた記録チャンネルごと
   に、該所定量のサンプルデータをまとめて、チャンネル
   単位で時分割に行う請求項１または２記載の複数チャン
   ネルサンプルデータ用記録装置のバッファ回路。
4. 【請求項４】１サンプル内の時間を、少なくとも、前記
   記録チャンネルのサンプルデータを前記メモリに書き込
   むための第１の時間と、該メモリから該記録チャンネル
   のサンプルデータを読み出して前記外部記憶装置に向け
   て転送するための第２の時間に分割し、該第２の時間を
   該第１の時間よりも長く割り当てて、１サンプリング周
   期内の該メモリからの該記録チャンネルのサンプルデー
   タの読み出しサンプル数を、該メモリへの該記録チャン
   ネルのサンプルデータの書き込みサンプル数よりも多く
   設定し、かつ該メモリからの該記録チャンネルのサンプ
   ルデータの読み出しを休止するサンプリング周期を設け
   てなる請求項１から３のいずれかに記載の複数チャンネ
   ルサンプルデータ用記録装置のバッファ回路。
5. 【請求項５】前記メモリの適宜のバンクに適宜の楽音の
   サンプルデータを保存し、該メモリからの該楽音のサン
   プルデータの読み出しを、該メモリへの前記各記録チャ
   ンネルのサンプルデータの書き込みと時分割で行う請求
   項１から４のいずれかに記載の複数チャンネルサンプル
   データ用記録装置のバッファ回路。
6. 【請求項６】複数バンクで構成されるメモリを具備し、
   複数チャンネルを各チャンネルごとにそれぞれ単一のバ
   ンクに割り当て、外部記憶装置から適宜の順序で順次読
   み出されて転送される複数の再生チャンネルのサンプル
   データを該メモリの各該当するバンクに書き込み、該メ
   モリに書き込まれた各再生チャンネルのサンプルデータ
   を、１サンプリング周期内で１サンプルずつ、１サンプ
   ルごとに順次バンクを切り換えて時分割で読み出して出
   力し、該メモリの読み出しを終了した各再生チャンネル
   のサンプルデータのアドレスに、前記外部記憶装置から
   新たに転送される各該当する再生チャンネルのサンプル
   データを書き込んで、該メモリ内の各再生チャンネルの
   サンプルデータを順次更新する複数チャンネルサンプル
   データ用再生装置のバッファ回路。
7. 【請求項７】前記メモリの１つのバンクに複数チャンネ
   ルが割り当てられ、同一バンクに割り当てられたチャン
   ネルどうしが連続しない順序で該メモリからの前記各再
   生チャンネルのサンプルデータの読み出しが行われる請
   求項６記載の複数チャンネルサンプルデータ用再生装置
   のバッファ回路。
8. 【請求項８】前記メモリへの前記各再生チャンネルのサ
   ンプルデータの書き込みを、該メモリから所定量のサン
   プルデータが読み出された再生チャンネルごとに、該所
   定量のサンプルデータをまとめて、チャンネル単位で時
   分割に行う請求項６または７記載の複数チャンネルサン
   プルデータ用再生装置のバッファ回路。
9. 【請求項９】１サンプル内の時間を、少なくとも、前記
   メモリから前記再生チャンネルのサンプルデータを読み
   出すための第１の時間と、前記外部記憶装置から読み出
   した該再生チャンネルのサンプルデータを該メモリに書
   き込むための第２の時間に分割し、該第２の時間を該第
   １の時間よりも長く割り当てて、１サンプリング周期内
   の該メモリへの該再生チャンネルのサンプルデータの書
   き込みサンプル数を、該メモリからの該再生チャンネル
   のサンプルデータの読み出しサンプル数よりも多く設定
   し、かつ該メモリへの該再生チャンネルのサンプルデー
   タの書き込みを休止するサンプリング周期を設けてなる
   請求項６から８のいずれかに記載の複数チャンネルサン
   プルデータ用再生装置のバッファ回路。
10. 【請求項１０】前記メモリの適宜のバンクに適宜の楽音
    のサンプルデータを保存し、該メモリからの該楽音のサ
    ンプルデータの読み出しを、該メモリからの前記各再生
    チャンネルのサンプルデータの読み出しと時分割で行う
    請求項６から９のいずれかに記載の複数チャンネルサン
    プルデータ用再生装置のバッファ回路。
11. 【請求項１１】複数バンクで構成されるメモリを具備
    し、複数チャンネルを各チャンネルごとにそれぞれ単一
    のバンクに割り当て、入力される記録チャンネルのサン
    プルデータを前記メモリの該当するバンクに時分割で書
    き込み、該メモリに書き込まれた記録チャンネルのサン
    プルデータを適宜の順序で順次読み出して外部記憶装置
    に向けて転送し、該メモリの読み出しを終了した記録チ
    ャンネルのサンプルデータのアドレスに、新たに入力さ
    れる該当する記録チャンネルのサンプルデータを書き込
    んで、該メモリ内の記録チャンネルのサンプルデータを
    順次更新し、これと並行して、前記外部記憶装置から適
    宜の順序で順次読み出されて転送される再生チャンネル
    のサンプルデータを該メモリの該当するバンクに書き込
    み、該メモリに書き込まれた再生チャンネルのサンプル
    データを時分割で読み出して出力し、該メモリの読み出
    しを終了した再生チャンネルのサンプルデータのアドレ
    スに、前記外部記憶装置から新たに転送される該当する
    再生チャンネルのサンプルデータを書き込んで、該メモ
    リ内の再生チャンネルのサンプルデータを順次更新し、
    前記記録チャンネルのサンプルデータの前記メモリへの
    書き込みおよび前記再生チャンネルのサンプルデータの
    前記メモリからの読み出しを、１サンプリング周期内で
    １サンプルずつ、１サンプルごとに順次バンクを切り換
    えて行う複数チャンネルサンプルデータ用記録再生装置
    のバッファ回路。
12. 【請求項１２】前記メモリの１つのバンクに複数チャン
    ネルが割り当てられ、同一バンクに割り当てられたチャ
    ンネルどうしが連続しない順序で該メモリへの前記記録
    チャンネルのサンプルデータの書き込みおよび該メモリ
    からの前記再生チャンネルのサンプルデータの読み出し
    が行われる請求項１１記載の複数チャンネルサンプルデ
    ータ用記録再生装置のバッファ回路。
13. 【請求項１３】前記メモリからの前記記録チャンネルの
    サンプルデータの読み出しおよび該メモリへの前記再生
    チャンネルのサンプルデータの書き込みを、該メモリに
    所定量のサンプルデータが新たに書き込まれた記録チャ
    ンネルまたは該メモリから所定量のサンプルデータが読
    み出された再生チャンネルごとに、該所定量のサンプル
    データをまとめて、チャンネル単位で時分割に行う請求
    項１１または１２記載の複数チャンネルサンプルデータ
    用記録再生装置のバッファ回路。
14. 【請求項１４】１サンプル内の時間を、少なくとも、前
    記記録チャンネルのサンプルデータを前記メモリに書き
    込み、かつ該メモリから前記再生チャンネルのサンプル
    データを読み出すための第１の時間と、該メモリから前
    記記録チャンネルのサンプルデータを読み出して前記外
    部記憶装置に向けて転送し、かつ該外部記憶装置から読
    み出した再生チャンネルのサンプルデータを前記メモリ
    に書き込むための第２の時間に分割し、該第２の時間を
    該第１の時間よりも長く割り当てて、１サンプリング周
    期内の該メモリからの該記録チャンネルのサンプルデー
    タの読み出しサンプル数を、該メモリへの該記録チャン
    ネルのサンプルデータの書き込みサンプル数よりも多く
    設定し、１サンプリング周期内の該メモリへの該再生チ
    ャンネルのサンプルデータの書き込みサンプル数を、該
    メモリからの該再生チャンネルのサンプルデータの読み
    出しサンプル数よりも多く設定し、かつ該メモリからの
    該記録チャンネルのサンプルデータの読み出しおよび該
    メモリへの該再生チャンネルのサンプルデータの書き込
    みを休止するサンプリング周期を設けてなる請求項１１
    から１３のいずれかに記載の複数チャンネルサンプルデ
    ータ用記録再生装置のバッファ回路。
15. 【請求項１５】前記メモリの適宜のバンクに適宜の楽音
    のサンプルデータを保存し、該メモリからの該楽音のサ
    ンプルデータの読み出しを、該メモリへの前記各記録チ
    ャンネルのサンプルデータの書き込みおよび該メモリか
    らの前記各再生チャンネルのサンプルデータの読み出し
    と時分割で行う請求項１１から１４のいずれかに記載の
    複数チャンネルサンプルデータ用記録再生装置のバッフ
    ァ回路。