JP4135002B2 - サンプルデータ再生装置およびサンプルデータ記録再生装置 - Google Patents

Description

この発明は、外部記憶装置に記録されたサンプルデータ（適宜のサンプリング周波数でサンプリングされたデータをいう。）を再生する装置および記録再生する装置に関し、サンプルデータの効率よい読み出しを可能にしたものである。

ハードディスク装置（以下「ＨＤＤ」）を外部記憶装置として用いたディジタルミキシングレコーダ（ハードディスクレコーダ）においては、音データを所定単位区間ごと（例えば１クラスタ分のデータごと）に適宜のアドレスに分散して記録しており、再生時には、別途記録されている管理データに含まれる、音データの記録位置の連鎖情報に基づき、該記録位置に順次アクセスして一連の音データを取得し、該取得した音データをバッファメモリに順次格納し、サンプリング周期ごとに該バッファメモリからサンプルデータを１サンプルずつ順次読み出すことにより再生を行う。

従来のハードディスクレコーダは、演奏を一時休止しているパートについても無音データを録音し続けるので、ＨＤＤの利用効率が悪かった。また、再生時には無音データであるにもかかわらず、その記録位置に順次アクセスしてバッファメモリに格納する無駄な動作をしなければならず、ＨＤＤや制御装置に無駄な負担をかけていた。また、パンチイン、パンチアウト等を行うために、操作者が任意の区間を指定してリピート再生（指定した区間を自動的に繰り返し再生する動作）を行う場合には、該指定された区間に含まれる各単位区間の音データが記録されているＨＤＤ上の記録位置に順次繰り返しアクセスして該各単位区間の音データを繰り返し取得する必要があるが、リピート区間として例えば図２に示すように、ある単位区間１の終了間近の時刻から別の単位区間５の開始直後の時刻までの区間が指定された場合には、単位区間４の再生を終了してから単位区間５の開始部分および単位区間１の終了部分の共に短い部分を再生して単位区間２に移行するまでの短い時間内に単位区間５，１，２に順次アクセスする必要があり、アクセスが間に合わず曲の途中で再生音が途切れることがあった。特にトラック数が多い場合にはその発生の可能性が高かった。曲の途中で再生音が途切れるのを防ぐには、単位区間５の再生を終了後充分待ってから（単位区間１，２の音データがバッファメモリに格納されてから）単位区間１の再生を開始するように時間調整する必要があり、トラック数が多い場合には待ち時間が長くかかっていた。
この発明は、上述の点に鑑みてなされたもので、サンプルデータの効率よい読み出しを可能にしたサンプルデータ再生装置およびサンプルデータ記録再生装置を提供しようとするものである。

この発明のサンプルデータ再生装置は、外部記憶装置にクラスタ単位で記憶されているサンプルデータを該クラスタ単位で順次読み出してバッファメモリに複数クラスタ分書き込み、サンプリング周期ごとに読み出しアドレスに基づいて該バッファメモリから該サンプルデータを１サンプルずつ順次読み出して再生し、該バッファメモリの読み出しを終了したアドレスのデータを前記外部記憶装置からクラスタ単位で読み出される新たなサンプルデータで順次更新して、それぞれ複数のクラスタにまたがる複数の区間のサンプルデータを順次連続的に再生するサンプルデータ再生装置において、前記再生時に、前記バッファメモリからの読み出しを終了したクラスタのサンプルデータが書き込まれていた該バッファメモリの領域をある区間の途中の１クラスタ分のサンプルデータで更新しかつ該領域から該途中のクラスタのサンプルデータを読み出すときには、該クラスタのサンプルデータが記憶されている該バッファメモリの領域から該１クラスタ分のサンプルデータを全部読み出し、前記再生時に、前記バッファメモリからの読み出しを終了したクラスタのサンプルデータが書き込まれていたバッファメモリの領域を当該区間の再生が終了する、クラスタの境界に限定されずに設定される時刻（ｔ１）のサンプルデータを含むクラスタのサンプルデータで更新しかつ該領域から該更新後のクラスタのサンプルデータを読み出すときには、まず、前記更新前のクラスタのサンプルデータの読み出しを終了した後、前記更新後のクラスタのサンプルデータの読み出しを開始すべきタイミングに達する前の適宜の時点で、当該区間のサンプルデータのうちの再生が終了する時刻（ｔ１）のサンプルデータが格納されているアドレスを示すジャンプ元アドレスと次の区間のサンプルデータのうちの先頭のサンプルデータが格納されているアドレスを示すジャンプ先アドレスを設定し、その後、前記読み出しアドレスが該設定されたジャンプ元アドレスに到達したことを検出した時点で、読み出しアドレスを前記ジャンプ先アドレスにジャンプして、該ジャンプ先アドレスからサンプルデータの読み出しを続行するバッファメモリ制御回路を具備してなるものである。この発明によれば、バッファメモリからサンプルデータを１サンプルずつ読み出している最中の適宜の時点でジャンプ元アドレスとジャンプ先アドレスを設定し、読み出しアドレスが該設定されたジャンプ元アドレスに到達したことを検出して、読み出しアドレスを前記ジャンプ先アドレスにジャンプして、該ジャンプ先アドレスからサンプルデータの読み出しを続行するようにしたので、後述するような様々な用途に適用してサンプルデータの効率よい読み出しを行うことができる。

バッファメモリ制御回路は、例えば前記バッファメモリからサンプルデータを１サンプルずつ読み出している最中の前記適宜の時点でジャンプ元アドレスとジャンプ先アドレスを設定するジャンプアドレス設定回路と、サンプリング周期ごとに、現在の読み出しアドレスを漸進させたアドレスを求め、該求められたアドレスが前記ジャンプ元アドレスに到達したかどうかを判断し、到達していない場合は該求められたアドレスを次のサンプリング周期の読み出しアドレスとして設定し、到達した場合は前記ジャンプ先アドレスを次のサンプリング周期の読み出しアドレスとして設定する読み出しアドレス演算回路とを具備して構成することができる。この場合、ジャンプアドレス設定回路は、例えばジャンプ元アドレスおよびジャンプ先アドレスの情報を書き換え可能に保持するアドレスメモリを具備して構成することができ、該アドレスメモリの情報は、前回のジャンプ終了後の前記適宜の時点で、次のジャンプ元アドレスおよび次のジャンプ先アドレスに更新されるものとすることができる。ジャンプ元アドレスは、例えば外部記憶装置に記憶されている、該ジャンプを発生すべきタイミングに相当する前記時刻（ｔ１）を示す時間情報に基づいて設定することができる。また、ジャンプ元アドレスは、例えば該ジャンプを発生すべきタイミングを指示する操作者の指示操作に基づいて設定することができる。

無音データの再生に適用したこの発明のサンプルデータ再生装置は、外部記憶装置にクラスタ単位で記憶されているサンプルデータを該クラスタ単位で順次読み出してバッファメモリに複数クラスタ分書き込み、サンプリング周期ごとに読み出しアドレスに基づいて該バッファメモリから該サンプルデータを１サンプルずつ順次読み出して再生し、該バッファメモリの読み出しを終了したアドレスのデータを前記外部記憶装置からクラスタ単位で読み出される新たなサンプルデータで順次更新して、それぞれ複数のクラスタにまたがる複数の区間のサンプルデータを連続的に再生するサンプルデータ再生装置において、前記外部記憶装置に無音区間を指示する情報が該無音区間のサンプルデータに代えて記憶され、前記バッファメモリの一部に無音のサンプルデータを格納する無音領域が設定され、前記再生時に、前記バッファメモリからの読み出しを終了したクラスタのサンプルデータが書き込まれていた該バッファメモリの領域を無音区間でないある区間の途中の１クラスタ分のサンプルデータで更新しかつ該領域から該途中のクラスタのサンプルデータを読み出すときには、該クラスタのサンプルデータが記憶されている該バッファメモリの領域から該１クラスタ分のサンプルデータを全部読み出し、前記再生時に、前記バッファメモリからの読み出しを終了したクラスタのサンプルデータが書き込まれていたバッファメモリの領域を次の無音区間の、クラスタの境界に限定されずに設定される開始時点（ｔ１）のサンプルデータを含むクラスタのサンプルデータで更新しかつ該領域から該更新後のクラスタのサンプルデータを読み出すときには、まず、前記無音区間の指示情報に基づき、前記更新前のクラスタのサンプルデータの読み出しを終了した後、前記更新後のクラスタのサンプルデータの読み出しを開始すべきタイミングに達する前の適宜の時点で、該次の無音区間の開始時点（ｔ１）のサンプルデータが格納されているアドレスに相当する該バッファメモリのアドレスをジャンプ元アドレスとして設定し、かつジャンプ先アドレスとして前記無音領域の前記無音のサンプルデータが格納されているアドレスを設定し、その後、該バッファメモリの読み出しアドレスが該設定されたジャンプ元アドレスに到達したことを検出した時点で、読み出しアドレスを前記ジャンプ先アドレスにジャンプして、該ジャンプ先アドレスから無音のサンプルデータの読み出しを続行するバッファメモリ制御回路を具備してなるものである。これによれば、無音データを外部記憶装置に記録しなくですむので、外部記憶装置の利用効率を高めることができる。また、バッファメモリ制御回路がさらに前記無音領域から無音のサンプルデータを読み出している最中の適宜の時点で、前記無音区間の指示情報に基づき、該無音区間の終了時点に相当する該無音領域のアドレスをジャンプ元アドレスとして設定し、かつジャンプ先アドレスとして前記外部記憶装置から読み出された、該無音区間に続くサンプルデータが書き込まれている領域内のアドレスを設定し、該バッファメモリの読み出しアドレスが該無音領域内のジャンプ元アドレスに到達したことを検出して、読み出しアドレスを前記ジャンプ先アドレスにジャンプして、該ジャンプ先アドレスからサンプルデータの読み出しを続行するようにすれば、無音データの再生終了後に、引き続き外部記憶装置に記録されている有音データを再生することができる。

この発明を、ＨＤＤを外部記憶装置として用いたディジタルミキシングレコーダ（ハードディスクレコーダ）に適用した場合の実施の形態を説明する。図３はハードディスクレコーダ全体の主要部のシステム構成を示す。このハードディスクレコーダ１０は複数のチャンネル｛個々のトラックの音データについて信号処理を行う信号経路（各チャンネルごとに物理的に分割された信号経路のみならず、各チャンネルの音データが時分割処理される物理的には共通の信号経路を含む）または該信号経路を流れる音データ自体をいう。｝の信号経路を有し、複数トラックの同時録音（例えば、最大１６トラック同時録音）もしくは複数トラックの同時再生（例えば最大１６トラック同時再生）または複数トラックの同時録音および同時再生（例えば最大１６トラック同時再生しながら最大８トラック同時録音）が可能に構成されている。各チャンネルの１サンプルの音データは、ミックスダウンした信号が２４ビット（３バイト）で構成されている以外は、すべて１６ビット（２バイト）で構成されている。

ハードディスクレコーダ１０は、メインＣＰＵ１２、レコーダＣＰＵ１４、サブＣＰＵ１６の合計３個のワンチップＣＰＵ（マイコン）｛例えば日立製ＳＨ７０４２（シングルチップＲＩＳＣマイコン）｝を具えている。各ＣＰＵ１２，１４，１６は個別に用意された相互に非同期の動作クロックでそれぞれ独立に駆動される。メインＣＰＵ１２は主にミキシング制御を行う。レコーダＣＰＵ１４はメインＣＰＵ１２からの指令に基づきＨＤＤ６０の記録および再生制御、波形編集制御等を行う。サブＣＰＵ１６は操作者による各種操作情報をメインＣＰＵ１２に伝達する制御、メインＣＰＵ１２からの指令に基づく各フェーダ操作子のモータ駆動制御等を行う。

サブＣＰＵ１６のバス１８には、スイッチ、回転式つまみ、マウス、ジョグ、シャトル等で構成される各種操作子２０と、サブＣＰＵ１６のプログラムを格納したフラッシュＲＯＭ２２と、モータドライバインタフェース２４等が接続されている。モータドライバインタフェース２４には、モータドライバ２８を介して複数本のモータドライブ式フェーダ操作子２６が接続されている。各モータドライブ式フェーダ操作子２６の操作位置情報はサブＣＰＵ１６に伝達される。各種操作子２０では、操作者の操作により、ミキシングパラメータ｛ルーティング（各入力チャンネルをどの信号経路チャンネルを経由してどのトラックに録音するか、および各トラック再生信号をどの信号経路チャンネルを経由してどの出力チャンネルから出力するかの割り付け）、イコライザ特性、エフェクト特性、定位（ＰＡＮ）等｝の設定、録音／再生／停止／一時停止／スロー再生／早送り／巻戻し等のレコーダ機能の各種動作指示、ソング（録音、再生を行う曲の単位で、例えば１ソング＝音楽の１曲）の選択、録音・再生モード／編集モード等の動作モードの切換え、波形編集等の操作が行われる。録音・再生モードには、各パートについて通常の録音、再生を行うモード｛録音のみ（ＡＬＬ ＲＥＣ）、再生のみ、再生と同時に録音（ＳＹＮＣ ＤＵＢＢＩＮＧ）のいずれかを行うモード｝のほか、パンチイン、パンチアウトを行うモード、ミックスダウンを行うモード等がある。各種操作子２０の操作情報はサブＣＰＵ１６に伝達され、信号ライン３０を介してメインＣＰＵ１２に伝達される。各フェーダ操作子２６は操作者の操作により各入力チャンネルおよび各出力チャンネルごとのレベル調整、ステレオ出力のレベル調整等を行うもので、その操作情報はサブＣＰＵ１６に伝達され、信号ライン３０を介してメインＣＰＵ１２に伝達される。また、録音・再生モードでは、各再生トラックのフェーダレベル調整に関して、ソングの進行に従ってメインＣＰＵ１２から各フェーダ操作子２６の操作位置指令が信号ライン３０を介してサブＣＰＵ１６に順次伝達され、モータドライバインタフェース２４およびモータドライバ２８を介して各フェーダ操作子２６がそれぞれ指令された操作位置に自動的に移動制御される。これにより、録音時に設定された各フェーダ操作子２６の操作位置が再現されて、各トラックの再生レベルが録音時に設定した状態に自動調整されて再生が行われる。

メインＣＰＵ１２のバス３２には、メインＣＰＵ１２のプログラムを格納したフラッシュＲＯＭ３４と、録音、再生、編集等を行うために現在指定しているソングについてのミキシング機能（ルーティング、イコライジング、エフェクト付与、フェーダレベル調整、定位調整等）に関するソング管理データとして、時間の進行に応じたこれら各パラメータの設定値に関するシーケンスデータを格納し、またメインＣＰＵ１２の作業領域として機能するＤＲＡＭ３６と、ミキシング機能を実現するＤＳＰ３８と、ＬＣＤ制御回路４１を介してＬＣＤ（液晶表示器）４３と、インタフェース４５を介してＦＬ（蛍光）表示器４７等が接続されている。ＬＣＤ４３には、動作モードに応じた情報が表示される。例えば、録音・再生モード時には、ルーティング、チャンネルのオン・オフ、バーチャルトラックの選択等をするための表示がなされ、波形編集モード時には、波形編集をする部分の波形がグラフィック表示される。ＦＬ表示器４７には数値による時間情報（タイムコード）およびバーグラフによる各チャンネルの入力信号または再生信号のレベル等が表示される。なおバーチャルトラックとは、トラック（リアルトラック）についてそれぞれ割り当てられる仮想のトラックで、再生時あるいは同時録音再生時には、再生を行う各トラック（リアルトラック）について、それぞれ割り当てられた複数のバーチャルトラックの中から１つずつバーチャルトラックを選択して再生することができる。例えば、トラック数が１６で、バーチャルトラック数が各トラックについてそれぞれ８であれば、合計１２８のバーチャルトラックを作成することができる。

ＤＳＰ３８は、複数チャンネルのミキシング処理部を構成し、操作者による各種操作子２０およびフェーダ操作子２６の操作に基づき、あるいはＤＲＡＭ３６に格納されているミキシング機能に関するシーケンスデータに応じて、メインＣＰＵ１２の指令により、録音入力および再生出力に対してルーティング、イコライジング、エフェクト付与、フェーダレベル調整、定位調整等のミキシング機能について、それぞれ指示された内容を実現するための処理（ミキシング処理）を実行する。

アナログ入力端子４０から入力される複数チャンネル（例えば最大１６チャンネル）のアナログ音声信号（録音入力）は、ゲインコントロール（図示せず）で、Ａ／Ｄ変換の際の適正な信号レベルにゲイン調整された後、Ａ／Ｄ変換器４２でディジタル信号に変換されてＤＳＰ３８に入力されて、ミキシング処理が施される。また、ディジタル入力端子４４から入力される複数チャンネル（例えば最大１６チャンネル）のディジタル音声信号（録音入力）はインタフェース４６を介してＤＳＰ３８に入力されて、ミキシング処理が施される。ミキシング処理が施された録音入力は、後述するＨＤＤ６０に録音される。また、ＨＤＤ６０から再生される複数チャンネル（例えば最大１６チャンネル）のディジタル音声信号（再生出力）は、ＤＳＰ３８でミキシング処理されて、インタフェース５２を介してディジタル出力端子５４から出力される。また、該ディジタル音声信号をＤＳＰ３８で２チャンネルステレオ信号にミキシングした信号は、Ｄ／Ａ変換器４８でアナログ信号に変換されて、アナログ出力端子５０からモニタ用信号等として出力される。

レコーダＣＰＵ１４のバス５６には、レコーダＣＰＵ１４のプログラムを格納したフラッシュＲＯＭ５８と、ＤＲＡＭ６２と、この発明の外部記憶装置に相当するＨＤＤ６０と、この発明のバッファメモリに相当するＳＤＲＡＭ（シンクロナスＤＲＡＭ）６４，６６に対する音データの書き込みおよび読み出し制御を行うＤＲＡＭコントローラ（以下「ＤＲＣ」）６８と、インタフェース７０を介してＣＤ−ＲＷ等の光ディスク装置７２と、パラレルインタフェース７４を介して現在の日時のデータを生成するリアルタイムクロック７６等が接続されている。ＨＤＤ６０はＩＤＥ等のインタフェースでバス５６に接続されている。光ディスク装置７２はＨＤＤ６０に録音したソングをＣＤ−ＲディスクやＣＤ−ＲＷディスクにバックアップしたり、バージョンアップ用プログラムを格納したＣＤ−ＲＯＭ等を再生して、フラッシュＲＯＭ２２，３４，５８のプログラムを更新するのに利用される。

ＨＤＤ６０のアドレス領域の分割例を図４に示す。ＨＤＤ６０のアドレス領域は、先頭から固定容量のシステム管理データ用アドレス領域８４と、それに続く最後尾までの共用アドレス領域８６に分割されている。共用アドレス領域８６には、前方側の端部からチャンネルごとの音データがテイク（録音の単位で、１テイク＝１回分の録音）順にディジタル信号で順次記録されて蓄積されて音データ領域８６−０が順次拡大して形成され、後方側の端部から各ソングのソング管理データが順次記録されてソング管理データ領域８６−１，８６−２，……が順次形成される。音データはクラスタ（１２８Ｋバイト）単位で記録される。一度録音された音データは操作者による明示の、該当するテイクの消去指令が与えられない限り消去されない。複数トラックを同時に録音する場合、各トラックの音データは順次入れ替わって共用アドレス領域８６に記録され、またパンチイン、パンチアウト等で後から追加される音データ、波形編集された音データ等は、そのトラックの初期録音の音データが記録されているアドレスとは離れて、それらが記録される時点での共用アドレス領域８６の記録済み音データの最後尾に続けて記録されるので、各バーチャルトラックの音データは、共用アドレス領域８６内にクラスタ単位で分散して記録されている。録音中の演奏パートに曲の途中で長い休止期間があった場合等には、操作者が該当チャンネルについて無音区間の指示操作をすることにより、その時点で該当チャンネルの録音が休止され、その休止前の音データが含まれている１クラスタ分のデータが共用アドレス領域８６に記録された後は、そのチャンネルについての音データの記録は行われない。操作者が該当チャンネルについて無音区間終了の指示操作をすると、該当チャンネルについて録音が再開され、該当チャンネルの音データがクラスタ単位で共用アドレス領域８６に順次記録される。

各ソングのソング管理データ領域８６−１，８６−２，……には、このように分散して記録された、該ソングに含まれる各バーチャルトラックの音データを連続した音楽として再生するために必要な、該各バーチャルトラックごとの音データの記録アドレスの連鎖を示すシーケンスデータが記録されている。無音区間が指示されたバーチャルトラックについては、無音区間の開始時間および終了時間の情報も併せて記録される。また、各ソングのソング管理データ領域８６−１，８６−２，……には、そのソングに含まれるバーチャルトラックごとのミキシング機能に関するシーケンスデータも記録されている。各ソングのソング管理データ領域８６−１，８６−２，……は固定容量（例えば、１ソングあたり１．５Ｍバイト）であり、操作者により新規にソングのファイルの作成が指示されるごとに、そのソングについてのソング管理データ領域が新たに初期化されて確保され、そのソングについて録音等音データの追加がなされるごとにそれに対応してソング管理データが更新される。各ソングのソング管理データ領域８６−１，８６−２，……は一度定められると固定であり、操作者による明示のソングの消去指令が与えられない限り消去されない。システム管理データ用アドレス領域８４には、ソングごとのソング管理データの記録位置を知るためのデータを含むシステム管理データが記録されている。

ソング管理データはソング単位で、ＨＤＤ６０の全アドレス領域の後方側の端部から順次記録され｛ただし、個々のソング管理データ領域８６−１，８６−２，……内では、データは通常どおり前方側から正方向（アドレスが増加する方向）に記録される。｝、しかも個々のソング管理データ領域８６−１，８６−２，……の容量は固定であるので、システム管理データ用アドレス領域８４にＨＤＤ６０の全アドレス領域の最後尾のアドレス情報を記録しておくことにより、各ソング管理データ領域８６−１，８６−２，……の開始位置を演算で求めることができる。例えば、最初のソングのソング管理データ領域８６−１の開始位置は、〔ＨＤＤ６０の全アドレス領域の最後尾のアドレス〕−〔１つのソング管理データ領域の容量〕の演算で求められる。なお、演算で求める代わりに、システム管理データ用アドレス領域８４に、各ソングのソング管理データ領域８６−１，８６−２，……の開始位置のアドレス情報を記録しておくこともできる。なお、上記の例では、共用アドレス領域の最後尾のアドレスをＨＤＤ６０の全アドレス領域の最後尾のアドレスに一致させたがこれに限るものではない。

以上のようなファイル構成によれば、ハードディスクレコーダ１０の電源をオンした際に、自動的にＨＤＤ６０の先頭のアドレスにアクセスしてシステム管理データを読み取り、ソングが指定されたときに、該システム管理データに基づき、該指定されたソングのソング管理データが記録されているアドレス領域（ソング管理データ領域）にアクセスして該ソング管理データを読み取り、該ソングの再生が指示されたときに、該ソング管理データに基づき、該ソングの現在選択されている各バーチャルトラックについて音データが記録されているアドレスに順次アクセスして読み取ることにより、該バーチャルトラックの音データを再生することができる。

図３において、ＤＲＡＭ６２には、ＨＤＤ６０から読み出されたシステム管理データ、および録音、再生、編集等を行うために現在指定しているソングに関するソング管理データのうちＨＤＤ６０における記録位置の連鎖を示すシーケンスデータが格納される。また、ＤＲＡＭ６２はレコーダＣＰＵ１４の作業領域として機能する。なお、音データはＤＳＰ３８とＤＲＣ６８間では、バス３２，５６を経由しない信号ライン６９を介して相互に伝送される。
メインＣＰＵ１２のバス３２とレコーダＣＰＵ１４のバス５６はデュアルポートＲＡＭ７８（以下「ＤＰＲＡＭ」）を介して相互に接続され、メインＣＰＵ１２とレコーダＣＰＵ１４間で授受すべき各種指令やソング管理データ等の情報が伝送される。サンプリングクロック発振器８０からはサンプリング周期のクロックが発振されてアンド回路８２に入力される。レコーダＣＰＵ１４からは録音あるいは再生の開始に同期して立上がり、その終了に同期して立下がる動作区間指示信号が出力され、アンド回路８２に入力される。これにより、アンド回路８２からは録音あるいは再生の開始から終了までの区間サンプリングクロックが出力される。このサンプリングクロックはメインＣＰＵ１２およびレコーダＣＰＵ１４の外部クロック入力端子に入力される。両ＣＰＵ１２，１４内には該外部クロック入力端子から入力されるクロックをカウントするカウンタがそれぞれ配置されている。両カウンタは録音あるいは再生の開始に同期してリセットされて、その後入力されるサンプリングクロックをカウントする。メインＣＰＵ１２は該カウント値に応じてサンプリングクロック単位でミキシング処理を実行する。また、レコーダＣＰＵ１４は該カウント値に応じてサンプリングクロック単位でＨＤＤ６０およびＳＤＲＡＭ６４，６６の書込みあるいは読出し制御を実行する。これにより、メインＣＰＵ１２およびレコーダＣＰＵ１４は、それぞれ個別の動作クロック（例えば２８ＭＨｚ）で動作しながら、サンプリング周期（４８ｋＨｚ、４４．１ｋＨｚ等）単位では互いに同期して動作して、録音あるいは再生のための制御を独立にかつ並行して実行することができる。

図３のハードディスクレコーダ１０における録音・再生モード時のデータ（音データ、システム管理データ、ソング管理データ）の授受について図５を参照して説明する。ハードディスクレコーダ１０の電源を投入すると、ＨＤＤ６０のシステム管理データ用アドレス領域からシステム管理データが読み出されて、バス５６を介してＤＲＡＭ６２に保持される。ソングを指定すると、レコーダＣＰＵ１４はＤＲＡＭ６２に保持されているシステム管理データを参照して、ＨＤＤ６０の指定されたソングのソング管理データが記録されているソング管理データ領域にアクセスして、該当するソング管理データを読み出す。読み出されたソング管理データのうち該ソングのミキシング機能に関するシーケンスデータは、バス５６、ＤＰＲＡＭ７８およびバス３２を介してＤＲＡＭ３６に転送される。また、読み出されたソング管理データのうち、ＨＤＤ６０における該ソングの一連の音データの記録位置の連鎖を示すシーケンスデータは、バス５６を介してＤＲＡＭ６２に転送される。これにより、前記指定されたソングについて、操作者の指示により、録音、再生、波形編集等の各作業が可能となる。なお、初めて録音するソングについては、操作者の操作により、予め新規にソングのファイルが作られ（ＨＤＤ６０にソング管理データ領域が新たに１つ初期化されて確保される。）、そのソング管理データがＤＲＡＭ３６，６２に保持されて、録音可能な状態となる。

録音・再生モードでは、録音を指示されたトラック｛録音（記録）チャンネル｝について、次のように処理が行われる。アナログ入力端子４０またはディジタル入力端子４４から入力される該トラックの録音信号（音データ）は、Ａ／Ｄ変換器４２またはインタフェース４６を介してＤＳＰ３８に入力され、操作者による各種操作子２０およびフェーダ操作子２６の操作に応じてＤＳＰ３８でミキシング処理が施され、バス５６を経由しない信号ライン６９を介して、ＤＲＣ６８からバッファメモリを構成するＳＤＲＡＭ６４，６６に順次格納される。ＳＤＲＡＭ６４，６６に格納された音データは、定期的にバス５６を介してＨＤＤ６０にＤＭＡ転送されて録音される。また、このとき新たに生成されるシステム管理データおよびソング管理データのうち再生位置の連鎖を示すシーケンスデータはＤＲＡＭ６２に順次蓄積され、ソング管理データのうちミキシング機能に関するシーケンスデータはＤＲＡＭ３６に順次蓄積される。録音を終了して保存操作をすると、ＤＲＡＭ３６に蓄積されたミキシング機能に関するシーケンスデータはＤＰＲＡＭ７８を介してバス５６に伝送され、ＤＲＡＭ６２に蓄積されたＨＤＤ６０における音データの記録位置の連鎖を示すデータとともに、ＨＤＤ６０の該ソングのソング管理データを保存するソング管理データ領域に上書き保存される。また、ＤＲＡＭ６２に格納されているシステム管理データもＨＤＤ６０のシステム管理データ用アドレス領域に上書き保存される。

録音・再生モードでは、再生を指示されたトラック（再生チャンネル）について、次のように処理が行われる。レコーダＣＰＵ１４はＤＲＡＭ６２に格納されている該トラックの再生位置の連鎖を示すシーケンスデータを参照して、ＨＤＤ６０から該当するトラックの音データを順次読み出す。該読み出された音データは、バス５６およびＤＲＣ６８を介してＳＤＲＡＭ６４，６６にＤＭＡ転送して格納される。ＤＲＣ６８は該ＳＤＲＡＭ６４，６６に格納された音データをサンプリング周期で順次読み出す。ＳＤＲＡＭ６４，６６から読み出された音データは、バス５６を経由しない信号ラインを介してＤＲＣ６８からＤＳＰ３８に転送される。メインＣＰＵ１２はＤＲＡＭ３６に格納されているミキシング機能に関するシーケンスデータを参照してＤＳＰ３８のパラメータを設定し、該転送される音データに対してミキシング処理を施す。ミキシング処理を施された音データは、インタフェース５２を介してディジタル出力端子５４から出力される。また、ＤＳＰ３８内で２チャンネルステレオ信号にミキシングされた信号は、Ｄ／Ａ変換器４８でアナログ信号に変換されて、アナログ出力端子５０から出力される。なお、録音・再生モードでは、録音、再生を行う各トラックの信号が順番に時分割処理され、その際ＳＤＲＡＭ６４，６６は録音トラックか再生トラックかに応じて動作（書き込み／読み出し）が時分割で切り換えられる。

録音・再生モード時におけるバス５６の使用権（バス権）制御とサンプルデータの転送制御（ＳＤＲＡＭ６４，６６の書き込み読み出し制御）の具体例について説明する。録音・再生モード時には、図６に示すように、サンプリング周期１／ｆｓ（ｆｓ＝４８ｋＨｚ、４４．１ｋＨｚ等）ごとに、所定の区間Ａ（第１の時間）、Ｂ（第２の時間）に分割される。区間Ａ，Ｂの長さは、Ａ＜Ｂである。バス５６の使用権は、区間ＡではレコーダＣＰＵ１４に割り当てられ、区間ＢではＳＤＲＡＭ６４，６６とＨＤＤ６０間のＤＭＡ転送に割り当てられる。レコーダＣＰＵ１４は区間Ａ内で、バス５６を介して、フラッシュＲＯＭ５８に格納されているプログラムやＤＲＡＭ６２に格納されているソング管理データにアクセスして、該プログラムを実行する。サンプルデータの転送制御は、次のようにして行われる。録音チャンネル（入力チャンネル）については、区間Ａでバス５６を経由しない信号ライン６９を介してＳＤＲＡＭ６４または６６に対し１サンプルずつ時分割で音データの書き込みが行われ、区間Ｂで該録音チャンネルの複数サンプルの音データがＳＤＲＡＭ６４または６６から読み出され、バス５６を介してＨＤＤ６０へＤＭＡ転送して書き込まれる。再生チャンネル（出力チャンネル）については、区間ＡでＳＤＲＡＭ６４または６６から１サンプルずつ時分割で音データの読み出しが行われ、バス５６を経由しない信号ライン６９を介して出力され、区間Ｂで該再生チャンネルの複数サンプルの音データがＨＤＤ６０から読み出され、バス５６を介してＳＤＲＡＭ６４または６６へＤＭＡ転送して書き込まれる。

なお、ＳＤＲＡＭ６４，６６からＨＤＤ６０へのＤＭＡ転送は、チャンネルごとに、１クラスタ分のサンプルデータがＳＤＲＡＭ６４，６６に新たに蓄積された時点で、該新たに蓄積された（あるいはそれよりも前に蓄積された）１クラスタ分のサンプルデータをまとめて毎サンプリング周期の区間Ｂごとに区切ってＤＭＡ転送し、１つのチャンネルについて１クラスタ分のサンプルデータのＤＭＡ転送が終了したら、１クラスタ分のサンプルデータがＳＤＲＡＭ６４，６６に新たに蓄積された別のチャンネルについて同様に１クラスタ分まとめてＤＭＡ転送するようにして、各チャンネル１クラスタ分ずつでかつ各チャンネル相互に時分割で行われる。また、ＨＤＤ６０からＳＤＲＡＭ６４，６６へのＤＭＡ転送は、チャンネルごとに、１クラスタ分のサンプルデータがＳＤＲＡＭ６４，６６から新たに読み出された時点で、該チャンネルについて１クラスタ分のサンプルデータをまとめて毎サンプリング周期の区間Ｂごとに区切ってＤＭＡ転送し、１つのチャンネルについて１クラスタ分のサンプルデータのＤＭＡ転送が終了したら、１クラスタ分のサンプルデータがＳＤＲＡＭ６４，６６から新たに読み出された別のチャンネルについて同様に１クラスタ分まとめてＤＭＡ転送するようにして、各チャンネル１クラスタ分ずつでかつ各チャンネル相互に時分割で行われる。なお、いずれのチャンネルについても、ＤＭＡ転送によるデータ移動の必要がない場合、すなわち入出力信号ライン６９からの入力データがＳＤＲＡＭ６４，６６に１クラスタ分新たに書き込まれてもいなければ、入出力信号ライン６９への出力データがＳＤＲＡＭ６４，６６から１クラスタ分新たに読み出されてもいない場合には、ＤＭＡ転送は休止され、各サンプリング周期内全体にわたりレコーダＣＰＵ１４に使用権が割り当てられる。なお、ＳＤＲＡＭ６４，６６はアドレス領域が各チャンネルごとに分割され、各チャンネルのアドレス領域は少なくとも２クラスタ分のサンプルデータを記憶できる容量を有している。ある１つのチャンネルに着目すると、ＤＲＣ６８のアドレス制御により、少なくとも２つ使用できるうちの１つのクラスタ分のアドレス領域を使って１クラスタ分のサンプルデータのＤＭＡ転送を行っている間に、別の１クラスタ分のアドレス領域を使って同チャンネルの新たな録音入力または再生出力のサンプルデータがサンプリング周期ごとに１サンプルずつ書き込まれまたは読み出される。ＤＭＡ転送を行うアドレス領域と、録音入力または再生出力のサンプルデータを１サンプルずつ書き込みまたは読み出すアドレス領域とを、１クラスタごとに交互に切り換えることにより、同一チャンネルについてＤＭＡ転送と録音入力または再生出力のサンプルデータの書き込みまたは読み出しを並行して行うことができる。

録音・再生モード時におけるバス５６の使用権の時分割制御の具体例について説明する。図７はバス５６の使用権の時分割制御の制御系統を示し、図８は録音・再生モード時における該制御系統のＤＲＣ６８の動作を示す。図８において、（Ａ）〜（Ｆ）は、図７においてそれぞれ同符号で示した箇所の信号波形である。ここでは、レコーダＣＰＵ１４として日立製ＳＨ７０４２を使用するものとし、また１サンプリング周期を５１２分割したクロックで制御するものとする。ＳＨ７０４２はＤＭＡ転送を制御するＤＭＡコントローラを内蔵しているが、ここではこのレコーダＣＰＵ１４内のＤＭＡコントローラを使用せずに、ＨＤＤ６０に内蔵されているＩＤＥインタフェース６１に設けられているＤＭＡコントローラ６３を使用してＤＭＡ転送を制御するものとする。

図７において、レコーダＣＰＵ１４は、録音・再生モード時に、いずれかの録音チャンネルあるいは再生チャンネルについて、ＳＤＲＡＭ６４，６６に１クラスタ分の録音入力のサンプルデータが蓄積されるごとに（またはＳＤＲＡＭ６４，６６から１クラスタ分の再生出力のサンプルデータが読み出されるごとに）、ＤＲＣ６８およびＨＤＤ６０にＤＭＡ動作開始の指令を出す。ＨＤＤ６０はこの指令を受けて、ＤＭＡ要求信号ＤＭＡＲＱ＝“Ｈ”｛図８（Ａ）｝を発行する。ＤＲＣ６８は該信号ＤＭＡＲＱをインバータ８８で反転してＤフリップフロップ回路９０に入力する。カウンタ９２は、サンプリング周期の開始タイミングごとにリセットされ、図３のサンプリングクロック発振器８０で発振されるサンプリングクロック（４８ｋＨｚ、４４．１ｋＨｚ等）の１周期（１／ｆｓ）を５１２分割したクロック（以下「５１２分割クロック」）をカウントする。タイミング生成器９４はカウンタ９２のカウント値に応じて、該カウント値が０〜１２７の区間（サンプリング周期の開始から１／４の区間）で“Ｈ”レベルとなり、同１２８〜５２１の区間（サンプリング周期の残りの３／４区間）で“Ｌ”レベルとなるバス権分割信号｛図８（Ｄ）｝を出力する。また、タイミング生成器９４は該カウント値が０〜２５５の区間（サンプリング周期の前半１／２の区間）で“Ｈ”レベルとなり、同２５６〜５２１の区間（サンプリング周期の後半１／２の区間）で“Ｌ”レベルとなるクロック信号｛図８（Ｂ）｝を併せて出力する。Ｄフリップフロップ回路９０は入力されるＤＭＡ要求信号ＤＭＡＲＱ（ＨＤＤ６０内のクロックに同期した信号）の反転信号をＤＲＣ６８のクロック信号で取り込んで、ＤＭＡ要求信号ＩＤＭＡＲＱ＝“Ｌ”｛図８（Ｃ）｝を出力する。オア回路９６はＤＭＡ要求信号ＩＤＭＡＲＱとバス権分割信号を入力し、ＤＭＡ要求信号ＩＤＭＡＲＱ＝“Ｌ”の区間についてバス権分割信号を出力する。オア回路９８はオア回路９６の出力信号とＤＭＡ要求信号ＤＭＡＲＱの反転信号を入力して、ＤＭＡ要求信号ＤＭＡＲＱ＝“Ｈ”の終了に同期してバス権分割信号の出力を停止する信号を、バス権要求信号ＢＲＥＱ｛図８（Ｅ）｝として出力する。レコーダＣＰＵ１４は、バス権要求信号ＢＲＥＱ＝“Ｌ”を受信すると、バス権を解放して、バス権要求受付信号ＢＡＣＫ＝“Ｌ”｛図８（Ｆ）｝を出力する。ＤＲＣ６８はバス権要求受付信号ＢＡＣＫを受信すると、これをそのままＤＭＡ受付信号ＤＭＡＣＫとしてＨＤＤ６０に送信する。ＨＤＤ６０とＤＲＣ６８はＢＡＣＫ（ＤＭＡＣＫ）＝“Ｌ”の区間でバス５６を専有してＤＭＡ転送を行う。また、ＤＲＣ６８は、ＤＭＡ動作期間中に、毎サンプリング周期ごとに、該サンプリング周期の開始から１／４の区間でバス権要求信号ＢＲＥＱを“Ｈ”にしてバス権を返上する。これにより、レコーダＣＰＵ１４は、その区間だけバス権を取得し、バス５６を専有してＤＲＡＭ６２およびフラッシュＲＯＭ５８にアクセスして、録音、再生に必要なプログラムを実行する。

レコーダＣＰＵ１４がバス５６を専有している間は、ＨＤＤ６０とＤＲＣ６８間のＤＭＡ転送は休止され、ＤＲＣ６８はバス５６を介さない信号ライン６９を経由して、各サンプリング周期ごとに、各録音チャンネルについてＳＤＲＡＭ６４，６６への入力サンプルデータ（各チャンネル１サンプルずつ）の書き込みあるいはＳＤＲＡＭ６４，６６からの出力サンプルデータ（各チャンネル１サンプルずつ）の読み出しを行う。以上のようにして、サンプリング周期の開始から１／４の区間ではレコーダＣＰＵ１４がバスマスタとして、図７に符号Ｉで示すように、レコーダＣＰＵ１４がバス５６を介してＤＲＡＭ６２およびフラッシュＲＯＭ５８にアクセスしてプログラムを実行し、サンプリング周期の残り３／４の区間ではＨＤＤ６０（ＩＤＥ）がバスマスタとして、図７に符号IIで示すように、ＨＤＤ６０とＤＲＣ６８がバス５６を介してＤＭＡ転送を実行するように、バス権が分割される。

図７の制御系統による１つの再生チャンネルについてのＤＭＡ転送の手順（プロトコル）を図９を参照して説明する。録音・再生モード時に、ＳＤＲＡＭ６４，６６から１クラスタ分の再生出力サンプルデータの読み出しが終了すると、レコーダＣＰＵ１４からの指令で、ＤＲＣ６８はＤＭＡ転送を行う動作モードに設定される（Ｓ１）。また、レコーダＣＰＵ１４からＨＤＤ６０（ＩＤＥ）にＤＭＡ読み出しの開始を要求する指令が与えられる（Ｓ２）。ＨＤＤ６０はこれを受けて、ＤＭＡ要求信号ＤＭＡＲＱ＝“Ｈ”を発行し、ＤＲＣ６８に転送する（Ｓ３）。ＤＲＣ６８はこれを受けて、バス権要求信号ＢＲＥＱ＝“Ｌ”を発行し、レコーダＣＰＵ１４に転送する（Ｓ４）。レコーダＣＰＵ１４はバス権要求信号ＢＲＥＱ＝“Ｌ”を受信すると、ストローブ端子を“Ｈ”レベル出力にするとともに、該ストローブ端子、アドレス端子、データ端子をそれぞれハイインピーダンスに設定して、バス権要求受付信号ＢＡＣＫ＝“Ｌ”を発行する（Ｓ５）。ＤＲＣ６８はこれを受けてＤＭＡ受付信号ＤＭＡＣＫ＝“Ｌ”を発行し、ＨＤＤ６０へ転送する（Ｓ６）。ＤＲＣ６８はデータ送出を促す信号ＤＩＯＲをＨＤＤ６０に送出する（Ｓ７）。ＤＲＣ６８はこれを受けて、該ＤＭＡ転送に割り当てられた区間ごとにデータ送出（ＤＭＡ転送）を行う（ＤＭＡＲＱ＝“Ｈ”の間、ＤＩＯＲが立ち下がるごとに新しいデータがＨＤＤ６０から送出される。）。送出されたデータはＤＲＣ６８に受け取られて（Ｓ８）、ＳＤＲＡＭ６４，６６に転送される。１クラスタ分のデータのＤＭＡ転送が終了したら、ＨＤＤ６０はＤＭＡ要求信号ＤＭＡＲＱを立ち下げる。これとともに、ＨＤＤ６０は割り込み要求信号ＩＤＥＩＲＱを発行する（Ｓ９）。該割り込み要求信号ＩＤＥＩＲＱはＤＲＣ６８を介してレコーダＣＰＵ１４に転送される。レコーダＣＰＵ１４はこれによりＤＭＡ転送の終了を認識し、ＤＭＡ転送終了処理を行う。ＤＭＡ転送終了処理が終わると、該処理の終了がＤＲＣ６８を介してＨＤＤ６０に通知され（Ｓ１０）、ＨＤＤ６０は割り込み要求信号ＩＤＥＩＲＱの発行を解除する。また、レコーダＣＰＵ１４は、バス受付信号ＢＡＣＫを“Ｈ”レベルに戻し、ＤＲＣ６８に転送する（Ｓ１１）。ＤＲＣ６８はこれを受けてＤＭＡ受付信号ＤＭＡＣＫを“Ｈ”レベルに戻し、ＨＤＤ６０に転送する（Ｓ１２）。以上でＤＭＡ転送は終了し、次にいずれかのチャンネルについてＤＭＡ転送が要求されるまでバス５６はレコーダＣＰＵ１４に専有される。

なお、ＳＤＲＡＭ６４，６６のアドレス領域をチャンネル単位に分割し、各チャンネルのアドレス領域をそれぞれ単一のバンクに割り当て、サンプリング周期の開始から１／４の区間内で、バンクが異なるチャンネルを交互に指定して各チャンネルのデータを１サンプルずつ時分割でＳＤＲＡＭ６４，６６に書き込みまたはＳＤＲＡＭ６４，６６から読み出すことにより、５１２分割クロックの８クロックごとに３〜４サンプル程度のデータをＳＤＲＡＭ６４，６６に書き込みまたはＳＤＲＡＭ６４，６６から読み出すことができ、２４トラック（１６トラック同時再生しながら８トラック同時録音）程度の入出力チャンネル数であれば、該サンプリング周期の開始から１／４の区間内（１２８クロック分の時間）で十分な余裕をもって各チャンネル１サンプルずつのサンプルデータをＳＤＲＡＭ６４，６６に書き込みまたはＳＤＲＡＭ６４，６６から読み出すことができる。また、１サンプル分のサンプルデータのＤＭＡ転送は５１２分割クロックの４クロックで行うことができるので、１サンプリング周期の残りの３／４の区間内（３８４クロック分の時間）では９０サンプル程度のサンプルデータをＤＭＡ転送することができる。したがって、ＣＤフォーマットのデータ（１６ビット、４４．１ｋＨｚ）を扱う場合には、１つのチャンネルの１クラスタ（１２８Ｋバイト、）分のサンプルデータ（６４Ｋサンプル。ＣＤフォーマットの場合、６４Ｋサンプル／４４．１ｋＨｚにより、約１．４５秒分のデータ）のＤＭＡ転送は、６４０００／９０により約８００サンプリング周期（約２０ｍｓｅｃ程度）程度の時間内で十分に行うことができる。

ＤＲＣ６８内におけるサンプルデータの信号経路構成およびＳＤＲＡＭ６４，６６のアドレス情報の信号経路構成の具体例を図１０に示す。トラックアドレスジェネレータ１００は、録音・再生モード時に、毎サンプリング周期の開始から１／４の区間で、各チャンネルの入力１サンプルデータの書き込みまたは出力１サンプルデータの読み出しを行うためのＳＤＲＡＭ６４，６６のアドレス情報を生成する。また、残りの３／４の区間で、次のサンプリング周期での各チャンネルのＳＤＲＡＭ６４，６６の書き込みまたは読み出しアドレスの計算を行う。ＤＭＡアドレスジェネレータ１０２は、録音・再生モード時に、ＤＭＡ転送を行っている区間の毎サンプリング周期の残り３／４の区間で各チャンネルのＤＭＡ転送データの書き込みまたは読み出しを行うＳＤＲＡＭ６４，６６のアドレス情報を生成する。このアドレス情報は、ＤＭＡ転送で書き込みまたは読み出しを行うＳＤＲＡＭ６４，６６の開始アドレスの情報がレコーダＣＰＵ１４から与えられ、以後ＤＭＡアドレスジェネレータ１０２内で該開始アドレスからアドレス値を所定の周期で順次インクリメントしていくことにより生成される。マルチプレクサ１０４は、例えば前記バス受付信号ＢＡＣＫ｛図８（Ｆ）｝を切換信号として用いて、ＤＭＡ転送を行っている期間の毎サンプリング周期の開始から１／４の区間はトラックアドレスジェネレータ１００で生成されるアドレス情報を選択出力し、ＤＭＡ転送を行っている期間の毎サンプリング周期の残り３／４の区間はＤＭＡアドレスジェネレータ１０２で生成されるアドレス情報を選択出力する。マルチプレクサ１０４から出力されるアドレス情報はＳＤＲＡＭアドレスコンバータ１０５でロー（行）アドレスとコラム（列）アドレスに時分割されて、ＳＤＲＡＭ６４，６６のアドレス入力端子に供給される。

ＤＳＰ３８（図５、図３）から供給される各入力チャンネルのサンプルデータは、シリアル／パラレル変換器１０３で並列データに変換され、ラッチ回路１０６に各チャンネル１サンプルずつラッチされて、マルチプレクサ１１２を介してＳＤＲＡＭ６４，６６に書き込まれる。また、ＳＤＲＡＭ６４，６６から読み出される各出力チャンネルのサンプルデータは、マルチプレクサ１１２を介してラッチ回路１０８に各チャンネル１サンプルずつラッチされ、パラレル／シリアル変換器１１０で直列データに変換されてＤＳＰ３８に出力される。ラッチ回路１０６，１０８のサンプルデータは毎サンプリング周期ごとに書き換えられる。ＤＭＡ転送データは、マルチプレクサ１１２、信号ライン１１４、バス５６を介してＳＤＲＡＭ６４，６６とＨＤＤ６０間でＤＭＡ転送される。マルチプレクサ１１２は、例えば前記バス受付信号ＢＡＣＫを切換信号として用いて、ＤＭＡ転送を行っている期間の毎サンプリング周期の開始から１／４の区間は信号ライン６９を選択して各入出力チャンネル１サンプルずつ入出力を行い、ＤＭＡ転送を行っている期間の毎サンプリング周期の残り３／４の区間は信号ライン１１４を選択してＤＭＡ転送データの入出力を行う。書き込み／読み出し制御回路１１６はＳＤＲＡＭ６４，６６にデータを書き込むタイミングでは該ＳＤＲＡＭ６４，６６を書き込みモードに設定し、ＳＤＲＡＭ６４，６６からデータを読み出すタイミングでは読み出しモードに設定する制御を行う。

バッファメモリを構成するＳＤＲＡＭ６４，６６の、録音・再生モードの通常の録音、再生時における各バンクに対する各チャンネルの割り当て例を表１に示す。

（表１）
チップ番号 バンク番号 割り当てチャンネル番号またはチャンネル名
０ ０ ０，２，４，６，８，１０
０ １ １，３，５，７，９，１１
０ ２ １２，１４，１６，１８，２０，２２
０ ３ １３，１５，１７，１９，２１，２３
１ ０ メトロノーム(１発目),サンプラー
１ １ サンプラー
１ ２ サンプラー
１ ３ サンプラー，メトロノーム(２発目以降)

チップ０（ＳＤＲＡＭ６４，６６の一方）、１（ＳＤＲＡＭ６４，６６の他方）はそれぞれ０〜３の４バンクに構成されている。チップ０には演奏音用に０〜２３のチャンネルが均等の容量の領域に割り当てられている。隣接するチャンネル番号どうしは別々のバンクに割り当てられている。チップ１のバンク０には、小節の１発目のメトロノーム音の波形全体、サンプラーの領域が割り当てられている。バンク２，３全体にはサンプラーの領域が割り当てられている。バンク４には、サンプラー、小節の２発目以降に共用されるメトロノーム音の波形全体の領域が割り当てられている。録音・再生モード時に演奏音用の０〜２３チャンネルの領域内の音データは演奏の進行に応じて順次更新されるが、メトロノーム音およびサンプラー音は繰り返し読み出して用られるので（メトロノーム音は操作者によりメトロノーム音再生がオンに設定されているときに、操作者によって指示されたテンポで自動的に繰り返し読み出され、サンプラー音は操作者の操作に基づきレコーダＣＰＵ１４から発音が指令されるごとに繰り返し読み出される。）、１つのソング中では特に必要のない限り更新されない。つまり、メトロノーム音およびサンプラー音については、ＳＤＲＡＭ６４または６６に、再生する波形データ全体が保存されているので、再生中にＳＤＲＡＭ６４または６６への書き込みは必要なく、ＳＤＲＡＭ６４または６６からの読み出しのみ行われる。ＳＤＲＡＭ６４または６６からのメトロノーム音およびサンプラー音の読み出しは、サンプリング周期１／ｆｓごとに１サンプルずつ（複数種類のサンプラーが指定されている場合は、その種類ごとに１サンプルずつ）、演奏音の再生チャンネルの音データの読み出し処理および録音チャンネルの音データの書き込み処理と時分割で行われる。なお、サンプラー音は、操作者が予め任意のサンプラー音を任意の数だけ録音しておき、録音・再生モードでソングを指定して録音をするに先立ち、操作者が録音されているサンプラー音の中から任意のサンプラー音を選択して（最大８種類まで選択可能）、ＨＤＤ６０から該当するサンプラー音の音データを読み出して、ＳＤＲＡＭ６４，６６の任意のチャンネル（サンプラー０〜７）に書き込んでおく。そして、録音開始後の任意のタイミングで任意のチャンネルのサンプラーの発音をボタン操作等で指示することにより該当するサンプラー音が発音され、その発音タイミングおよび発音チャンネルがソング管理データに記録される。録音が終了してそのソングの再生を行うと、ソング管理データに基づき、該当するタイミングで該当するサンプラー音がＳＤＲＡＭ６４，６６から読み出されて発音される。

表１のチャンネル割り当てをする際の、ＳＤＲＡＭ６４，６６（一方がチップ０，他方がチップ１）のアドレスマップ例を図１１に示す。チップ０には各演奏チャンネル０〜２３にそれぞれＡ領域（１クラスタ）、Ｂ領域（１クラスタ）の合計２クラスタ分の連続したアドレス領域が割り当てられている。チップ０のバンク２の後尾にはバンク０，２に割り当てられたチャンネル用の無音領域が、またバンク３の後尾にはバンク１，３に割り当てられたチャンネル用の無音領域が、それぞれ適宜の大きさ（１〜２クラスタ程度）で割り当てられ、録音・再生モードの投入とともに、無音データがそれぞれ書き込まれて保持される。チップ１の先頭にはメトロノーム（１発目）に適宜の大きさ（１クラスタ程度）の領域が割り当てられている。チップ１の後尾にはメトロノーム（２発目以降）に適宜の大きさ（１クラスタ程度）の領域が割り当てられている。メトロノーム（１発目）、メトロノーム（２発目以降）の領域には、録音・再生モードの投入とともに、フラッシュＲＯＭ５８（図３）から読み出されたメトロノーム（１発目）、メトロノーム（２発目以降）の音データがそれぞれ保持される。チップ１の先頭および後尾の領域に挟まれた連続した中間の領域にサンプラーの領域が割り当てられている。サンプラーの領域に割り当てるサンプラーの数は操作者が任意に設定することができる（ただし、最大で０〜７の８種類、合計約８０秒）。

ＳＤＲＡＭ６４，６６を日立製ＨＭ５２６４１６５−Ｂ６０で構成し、該ＳＤＲＡＭ６４，６６の各バンクに図１１のようにチャンネルを割り当て、１サンプリング周期（全５１２タイムスロット）の開始から１／４の期間（０〜１２７タイムスロット）（すなわち、図６の区間Ａ）で各チャンネルのデータを１サンプルずつＳＤＲＡＭ６４，６６に書き込みあるいはＳＤＲＡＭ６４，６６から読み出す場合の、通常の録音、再生時におけるＤＲＣ６８によるＳＤＲＡＭ６４，６６の書き込み、読み出し制御シーケンスの一例を表２に示す。表２において，各記号はそれぞれ次を表す。
ＡＣＴ：選択したバンクを活性化させるコマンド。このとき、ロー（行）アドレスが指定される。
ＲＤｗＡＰ：Read with auto pre−charge（読み出しを行い、それが終了後自動的にプリチャージするコマンド）。このとき、コラム（列）アドレスが指定される。）
ＷＴｗＡＰ：Write with auto pre−charge（書き込みを行い、それが終了後自動的にプリチャージするコマンド）。このとき、コラム（列）アドレスが指定される。
Ｒ／ＷｗＡＰ：Read or write with auto pre−charge（読み出しまたは書き込みを行い、それが終了後自動的にプリチャージするコマンド）。このとき、コラム（列）アドレスが指定される。
Ｒ：読み出しモード
Ｗ：書き込みモード

（表２）
タイム チップ選択 コマンド バンク選択 モード 入出力データ
スロット （チップ番号） （バンク番号） （チャンネル番号）
０ ０ ＡＣＴ ０
１ ０ ＡＣＴ １
２ ０ ＲＤｗＡＰ ０
３ ０ ＲＤｗＡＰ ０
４ １ Ｒ ０
５ １ ＡＣＴ ０ Ｒ １
６ １
７ １ ＲＤｗＡＰ ０
８ ０ ＡＣＴ ０
９ ０ ＡＣＴ １ Ｒ メトロノーム（１発目）
１０ ０ ＲＤｗＡＰ ０
１１ ０ ＲＤｗＡＰ １
１２ １ Ｒ ２
１３ １ ＡＣＴ ３ Ｒ ３
１４ １
１５ １ ＲＤｗＡＰ ３
１６ ０ ＡＣＴ ０
１７ ０ ＡＣＴ １ Ｒ メトロノーム（２発目以降）
１８ ０ ＲＤｗＡＰ ０
１９ ０ ＲＤｗＡＰ １
２０ １ Ｒ ４
２１ １ Ｒ ５
２２ １
２３ １
２４ ０ ＡＣＴ ０
２５ ０ ＡＣＴ １
２６ ０ ＲＤｗＡＰ ０
２７ ０ ＲＤｗＡＰ １
２８ １ Ｒ ６
２９ １ Ｒ ７
３０ １
３１ １
３２ ０ ＡＣＴ ０
３３ ０ ＡＣＴ １
３４ ０ Ｒ／ＷｗＡＰ ０ Ｗ ８
３５ ０ Ｒ／ＷｗＡＰ １ Ｗ ９
３６ １ （Ｒ ８）
３７ １ （Ｒ ９）
３８ １
３９ １
４０ ０ ＡＣＴ ０
４１ ０ ＡＣＴ １
４２ ０ Ｒ／ＷｗＡＰ ０ Ｗ １０
４３ ０ Ｒ／ＷｗＡＰ １ Ｗ １１
４４ １ （Ｒ １０）
４５ １ （Ｒ １１）
４６ １
４７ １
４８ ０ ＡＣＴ ２
４９ ０ ＡＣＴ ３
５０ ０ Ｒ／ＷｗＡＰ ２ Ｗ １２
５１ ０ Ｒ／ＷｗＡＰ ３ Ｗ １３
５２ １ （Ｒ １２）
５３ １ （Ｒ １３）
５４ １
５５ １
５６ ０ ＡＣＴ ２
５７ ０ ＡＣＴ ３
５８ ０ Ｒ／ＷｗＡＰ ２ Ｗ １４
５９ ０ Ｒ／ＷｗＡＰ ３ Ｗ １５
６０ １ （Ｒ １４）
６１ １ （Ｒ １５）
６２ １
６３ １
６４ ０ ＡＣＴ ２
６５ ０ ＡＣＴ ３
６６ ０ ＷＴｗＡＰ ２ Ｗ １６(MIXL上位ワード)
６７ ０ ＷＴｗＡＰ ３ Ｗ １７(MIXR上位ワード)
６８ １
６９ １ ＡＣＴ ０〜３
７０ １
７１ １ ＲＤｗＡＰ ０〜３
７２ ０ ＡＣＴ ２
７３ ０ ＡＣＴ ３ Ｒ サンプラー０
７４ ０ ＷＴｗＡＰ ２ Ｗ １８
７５ ０ ＷＴｗＡＰ ３ Ｗ １９
７６ １
７７ １ ＡＣＴ ０〜３
７８ １
７９ １ ＲＤｗＡＰ ０〜３
８０ ０ ＡＣＴ ２
８１ ０ ＡＣＴ ３ Ｒ サンプラー１
８２ ０ ＷＴｗＡＰ ２ Ｗ ２０
８３ ０ ＷＴｗＡＰ ３ Ｗ ２１
８４ １
８５ １ ＡＣＴ ０〜３
８６ １
８７ １ ＲＤｗＡＰ ０〜３
８８ ０ ＡＣＴ ２
８９ ０ ＡＣＴ ３ Ｒ サンプラー２
９０ ０ ＷＴｗＡＰ ２ Ｗ ２２
９１ ０ ＷＴｗＡＰ ３ Ｗ ２３
９２ １
９３ １ ＡＣＴ ０〜３
９４ １
９５ １ ＲＤｗＡＰ ０〜３
９６ ０ ＡＣＴ ２
９７ ０ ＡＣＴ ３ Ｒ サンプラー３
９８ ０ ｛ ＷＴｗＡＰ ２ Ｗ １６(MIXL下位ワード)｝
９９ ０ ｛ ＷＴｗＡＰ ３ Ｗ １７(MIXR下位ワード)｝
１００ １
１０１ １ ＡＣＴ ０〜３
１０２ １
１０３ １ ＲＤｗＡＰ ０〜３
１０４ ０
１０５ ０ ＡＣＴ ３ Ｒ サンプラー４
１０６ ０
１０７ ０
１０８ １
１０９ １ ＡＣＴ ０〜３
１１０ １
１１１ １ ＲＤｗＡＰ ０〜３
１１２ ０
１１３ ０ Ｒ サンプラー５
１１４ ０
１１５ ０
１１６ １
１１７ １ ＡＣＴ ０〜３
１１８ １
１１９ １ ＲＤｗＡＰ ０〜３
１２０ ０
１２１ ０ Ｒ サンプラー６
１２２ ０
１２３ ０
１２４ １
１２５ １ ＡＣＴ ０〜３
１２６ １
１２７ １ ＲＤｗＡＰ ０〜３
１２８ ０
１２９ ０ Ｒ サンプラー７

表２の例では、演奏音用の０〜２３チャンネルのうちチャンネル０〜７を再生専用チャンネル、チャンネル８〜１５を録音再生兼用チャンネル、チャンネル１６〜２３を録音専用チャンネルに設定している。ただし、チャンネル８〜１５は録音のみ（ＡＬＬ ＲＥＣ）のモードでのみ録音用チャンネルとして使用できるもので、再生同時録音（ＳＹＮＣ ＤＵＢＢＩＮＧ）のモードでは再生用チャンネルとしてのみ使用することができる。表２ではチャンネル８〜１５を読み出しモードに設定した場合のこれら各チャンネル８〜１５のサンプルデータの出力タイミングをそれぞれカッコ書きで示している。また、表２において、タイムスロット１２７で読み出しを指令されたサンプラー７のデータは、区間Ａが終了後（つまり、メインＣＰＵ１４がバス権を明け渡した後）のタイムスロット１２９で出力されるが、このデータの出力にはメインＣＰＵ１４は関与しないので、該データの出力は支障なく行うことができる。なお、ミックスダウンを行うときは、チャンネル０〜１５を再生チャンネルとしてミックスダウン元のパートのトラックを割り当て、チャンネル１６，１７をミックスダウン先の録音チャンネルＭＩＸＬ，ＭＩＸＲ（左右２チャンネル）として割り当てて、チャンネル０〜１５で再生した音をＤＳＰ３８で左右２チャンネルにミックスダウンして、チャンネル１６，１７を経てＨＤＤ６０に録音する。ＨＤＤ６０に録音されたミックスダウン信号を再生するときは、左右２チャンネルのミックスダウン信号を再生専用チャンネル０〜１５のうちの任意のチャンネルに割り当てて再生する。ミックスダウン信号ＭＩＸＬ，ＭＩＸＲは２４ビットで構成されるので、それぞれ上位ワード、下位ワードに分けて伝送する。表２のシーケンスを実行する際のＳＤＲＡＭ６４，６６の制御信号のタイムチャートの一部を図１２に示す。

バッファメモリを構成するＳＤＲＡＭ６４，６６の、録音・再生モードのパンチイン、パンチアウト時における各バンクに対する各チャンネルの割り当て例を表３に示す。

（表３）
チップ番号 バンク番号 割り当てチャンネル番号またはチャンネル名
０ ０ ０， ２， ４
０ １ １， ３， ５
０ ２ ６， ８，１０
０ ３ ７， ９，１１
１ ０ １２，１４，１６
１ １ １３，１５，１７
１ ２ １８，２０，２２，メトロノーム（１発目）
１ ３ １９，２１，２３，メトロノーム（２発目以降）

表３のチャンネル割り当てをする際の、ＳＤＲＡＭ６４，６６のアドレスマップ例を図１３に示す。パンチイン、パンチアウト時は、操作者がパンチイン、パンチアウト区間を含むように適当に設定したリピート区間を自動的にリピート再生するため、演奏チャンネル０〜２３には通常の録音、再生時の倍のＡ〜Ｄ（それぞれ１クラスタずつ）の連続した４クラスタ分の領域が割り当てられている。また、チップ０のバンク２の後尾にはチップ０のバンク０，２に割り当てられたチャンネル用の無音領域が、チップ０のバンク３の後尾にはチップ０のバンク１，３に割り当てられたチャンネル用の無音領域が、チップ１のバンク０の後尾にはチップ１のバンク０，２に割り当てられたチャンネル用の無音領域が、チップ１のバンク１の後尾にはチップ１のバンク１，３に割り当てられたチャンネル用の無音領域がそれぞれ適宜の大きさ（１〜２クラス程度）で割り当てられ、パンチイン、パンチアウトモードの投入とともに無音データがそれぞれ書き込まれて保持される。また、チップ１のバンク２の後尾には、メトロノーム（１発目）に適宜の大きさ（１クラスタ程度）の領域が割り当てられ、チップ１のバンク３の後尾にはメトロノーム（２発目以降）に適宜の大きさ（１クラスタ程度）の領域が割り当てられている。メトロノーム（１発目）、メトロノーム（２発目以降）の領域には、パンチイン、パンチアウトの投入とともに、フラッシュＲＯＭ５８（図３）から読み出されたメトロノーム（１発目）、メトロノーム（２発目以降）の音データがそれぞれ保持される。なお、パンチイン、パンチアウト時はサンプラーは使用しないものとし、サンプラーは割り当てられない。ＳＤＲＡＭ６４，６６の各バンクに図１３のようにチャンネルを割り当てた場合の、パンチイン、パンチアウト時におけるＤＲＣ６８によるＳＤＲＡＭ６４，６６の制御シーケンスは、前記表２からサンプラーおよびミックスダウンに関するシーケンスを除いたものとすることができる。

ＳＤＲＡＭ６４，６６のチャンネル割り当てを、通常の録音、再生時は図１１のように設定し、パンチイン、パンチアウト時は図１３のように設定した場合の、該ＳＤＲＡＭ６４，６６のアドレス制御について説明する。図１０のトラックアドレスジェネレータ１００の構成例を図１に示す。トラックアドレスＲＡＭ１１８は、各チャンネルについて、現在のサンプリング周期で読み出しあるいは書き込みを行うＳＤＲＡＭ６４，６６のアドレス情報（現アドレス）を記憶するとともに、次のサンプリング周期で読み出しあるいは書き込みを行うＳＤＲＡＭ６４，６６のアドレスを計算するために必要な、ＳＤＲＡＭ６４，６６の各種アドレス情報を順次更新しながら記憶するものである（トラックアドレスＲＡＭ１１８に記憶されるＳＤＲＡＭ６４，６６のアドレス情報を以下まとめて「アドレスパラメータ」という。）。トラックアドレスＲＡＭ１１８のアドレスマップ例を図１４に示す。トラックアドレスＲＡＭ１１８には演奏チャンネル０〜２３、サンプラー０〜７、メトロノーム（１発目）、メトロノーム（２発目以降）用の領域がそれぞれ設けられている。演奏チャンネル０〜２３用の領域にはそれぞれ次の８つの領域内アドレスが割り当てられて、それぞれ１ワードずつ該当するアドレスパラメータデータを保持する。

（１）領域内アドレス０｛領域始端アドレス（ＴＳ）保持用アドレス｝：当該チャンネルに割り当てられたＳＤＲＡＭ６４，６６のアドレス領域の始端アドレス。すなわち、図１１、図１３のアドレスマップの領域Ａの先頭のアドレス。
（２）領域内アドレス１｛領域終端アドレス（ＴＥ）保持用アドレス｝：当該チャンネルに割り当てられたＳＤＲＡＭ６４，６６のアドレス領域の終端アドレス。すなわち、通常の録音、再生時あるいはミックスダウン時は図１１の領域Ｂの後尾のアドレス、パンチイン、パンチアウト時は図１３の領域Ｄの後尾のアドレス。
（３）領域内アドレス２｛読み出し開始アドレス（ＲＳ）保持用アドレス｝：当該チャンネルに割り当てられたＳＤＲＡＭ６４，６６のアドレス領域の読み出しを開始するアドレス。再生開始当初にＨＤＤ６０から読み出される最初のクラスタの音データは領域Ａに格納されるので、通常は領域Ａの先頭のアドレス（領域始端アドレスＴＳ）を読み出し開始アドレスＲＳに設定してそこから読み出しを開始すればよいが、特殊なファイルでは曲の最初の部分に音楽データでない例えばサンプリング周波数等が記入されている場合があり、この部分を再生したくない場合は音楽データが開始されるアドレスを読み出し開始アドレスＲＳに設定することができる。
（４）領域内アドレス３｛割り込み要求発生アドレス（ＲＴ）保持用アドレス｝：当該チャンネルについて音データのＤＭＡ転送のための割り込み要求をレコーダＣＰＵ１４に向けて発生するＳＤＲＡＭ６４，６６のアドレス。ＳＤＲＡＭ６４，６６の書き込みまたは読み出しアドレスが割り込み要求発生アドレスに達するごとに該割り込み要求が発せられる。通常の録音、再生時は割り込み要求発生アドレスは各演奏チャンネル０〜２３のアドレス領域の領域Ａ，Ｂ（図１１）の各後尾のアドレスに設定され、１クラスタ分の音データが書き込まれまたは読み出されるごとに割り込み要求が発生される。無音領域を再生する場合やパンチイン、パンチアウト等のために適宜設定された区間をリピート再生する場合はこれ以外のアドレスにも割り込み要求発生アドレスＲＴが設定される。これについては後述する。
（５）領域内アドレス４｛現アドレス（ＣＲ）保持用アドレス｝：当該チャンネルについて現在のサンプリング周期で書き込みまたは読み出しを行うＳＤＲＡＭ６４，６６のアドレス。通常はサンプリング周期ごとに１アドレスずつインクリメントされていく。
（６）領域内アドレス５｛ジャンプ元アドレス（ＪＴ）保持用アドレス｝：当該チャンネルについて読み出し中にアドレスジャンプを行うＳＤＲＡＭ６４，６６のジャンプ元のアドレス。ソング管理データにより指示されるジャンプ開始時刻または操作者により指示されるジャンプ開始時刻にアドレスポインタが到達するＳＤＲＡＭ６４，６６のアドレスを、レコーダＣＰＵ１４が現アドレス（ＣＲ）を参照して演算で求めて設定する。
（７）領域内アドレス６｛ジャンプ先アドレス（ＪＤ）保持用アドレス｝：当該チャンネルについて読み出し中にアドレスジャンプを行うＳＤＲＡＭ６４，６６のジャンプ先のアドレス。ジャンプ先のサンプルデータが格納されるＳＤＲＡＭ６４，６６のアドレスをレコーダＣＰＵ１４が演算で求めて設定する。現アドレスＣＲの１つ先のアドレスがジャンプ元アドレスＪＴに到達すると、現アドレスについて書き込みまたは読み出しを行った後、アドレスジャンプを行い、次のサンプリング周期からはジャンプ先アドレスＪＤから読み出しが続行される。
（８）領域内アドレス７：未使用

また、トラックアドレスＲＡＭ１１８のサンプラー０〜７、メトロノーム（１発目）、メトロノーム（２発目以降）用の領域には、それぞれ次の４つの領域内アドレスが割り当てられて、それぞれ１ワードずつ該当するアドレスパラメータデータを保持する。
（１）領域内アドレス０｛読み出し開始アドレス（ＲＳ）保持用アドレス｝：当該チャンネルの読み出しを開始するＳＤＲＡＭ６４，６６のアドレス。
（２）領域内アドレス１｛読み出し終了アドレス（ＲＥ）保持用アドレス｝：当該チャンネルの読み出しを終了するＳＤＲＡＭ６４，６６のアドレス
（３）領域内アドレス２｛現アドレス（ＣＲ）保持用アドレス｝：当該チャンネルについて現在のサンプリング周期で書き込みまたは読み出しを行うＳＤＲＡＭ６４，６６のアドレス。サンプリング周期ごとに１アドレスずつインクリメントされていく。
（４）領域内アドレス４：未使用

なお、サンプラー０〜７およびメトロノーム（１発目）、メトロノーム（２発目以降）については、読み出し開始アドレスＲＳで指定されるＳＤＲＡＭ６４，６６のアドレスに無音データが格納され、その次のアドレスから有効な音データが格納される。そして、ＳＤＲＡＭ６４，６６のアドレスポインタは、発音開始が指示されるまで、該読み出し開始アドレスＲＳに停まっている。発音開始の指示（サンプラーの場合は操作者による発音指示操作またはソング管理データに基づくレコーダＣＰＵ１４からの発音指令、メトロノーム音については指定されたテンポに対応した周期ごとにレコーダＣＰＵ１４から発せられる発音指令）があると、アドレスポインタがサンプリング周期ごとに１ずつ進められていき、サンプラー音あるいはメトロノーム音が発音される。アドレスポインタが読み出し終了アドレスＲＥに到達すると発音を終了し、次に発音開始の指示が与えられるまで、アドレスポインタは読み出し開始アドレスＲＳに停まる。

本ハードディスクレコーダ１０において録音・再生モードが選択されると、レコーダＣＰＵ１４からは、ソング指定前にわかっていて予めトラックアドレスＲＡＭ１１８に格納できるアドレスパラメータのデータとして、演奏チャンネル０〜２３の領域始端アドレスＴＳ、領域終端アドレスＴＥ、メトロノーム（１発目）、メトロノーム（２発目以降）の読み出し開始アドレスＲＳ、読み出し終了アドレスＲＥ等の各データが、それらを格納するトラックアドレスＲＡＭ１１８のアドレス情報とともに送出される。レコーダＣＰＵ１４は、送出したアドレスパラメータのデータおよびトラックアドレスＲＡＭ１１８のアドレス情報を、自身のクロックで図１のレジスタ１２０，１２２にそれぞれ書き込む。レジスタ１２０，１２２に書き込まれた情報は、ＤＲＣ６８が自身のクロックで読み出して、セレクタ１２４，１２６を介してトラックアドレスＲＡＭ１１８に転送される。これにより、各演奏チャンネル０〜２３の領域始端アドレスＴＳ、領域終端アドレスＴＥおよびメトロノーム（１発目）、メトロノーム（２発目以降）の読み出し開始アドレスＲＳ、読み出し終了アドレスＲＥ等の情報がトラックアドレスＲＡＭ１１８のそれぞれ割り当てられたアドレスに書き込まれる。

続いてソングが指定されると、ＨＤＤ６０から読み出されるソング管理データに基づき、レコーダＣＰＵ１４からは演奏チャンネル０〜２３のうち再生が指示されたチャンネルの読み出し開始アドレスＲＳ、最初の割り込み要求発生アドレスＲＴ、各サンプラーの読み出し開始アドレスＲＳ、読み出し終了アドレスＲＥ等のデータが、それらを格納するトラックアドレスＲＡＭ１１８のアドレス情報とともに送出され、レジスタ１２０，１２２およびセレクタ１２４，１２６を介してトラックアドレスＲＡＭ１１８に入力され、これら各アドレスパラメータデータがトラックアドレスＲＡＭ１１８のアドレス情報で指示されたアドレスにそれぞれ書き込まれる。ジャンプ元アドレスＪＴおよびジャンプ先アドレスＪＤのデータは、ソング管理データに基づき、アドレスジャンプを発生させる時刻の直前にレコーダＣＰＵ１４からそれらを格納するトラックアドレスＲＡＭ１１８のアドレス情報とともに送出され、レジスタ１２０，１２２およびセレクタ１２４，１２６を介してトラックアドレスＲＡＭ１１８の該当するアドレスに保持される。なお、録音・再生モードにおいてパンチイン、パンチアウトが指示されると、演奏チャンネル０〜２３およびメトロノーム（１発目）、メトロノーム（２発目以降）に割り当てられるＳＤＲＡＭ６４，６６のアドレス領域を前記図１３に示すように変更する必要があるので、レコーダＣＰＵ１４からは各演奏チャンネル０〜２３の領域始端アドレスＴＳおよび領域終端アドレスＴＥのデータがそれらを格納するトラックアドレスＲＡＭ１１８のアドレス情報とともに送出され、レジスタ１２０，１２２およびセレクタ１２４，１２６を介してトラックアドレスＲＡＭ１１８に送られ、トラックアドレスＲＡＭ１１８の該当するアドレスに書き込まれて、該アドレス内のデータが更新される。

録音、再生が行われている際には、レコーダＣＰＵ１４からは演奏チャンネル０〜２３のうち再生が指示されたチャンネルについて、割り込み要求発生アドレスＲＴ、ジャンプ元アドレスＪＴ、ジャンプ先アドレスＪＤが、それらを格納するトラックアドレスＲＡＭ１１８の情報とともに、該割り込みあるいは該アドレスジャンプを発生させる直前の適宜の時点で送出され（録音が指示されたチャンネルについては、割り込み要求発生アドレスＲＴに関する情報のみ送出される。）、レジスタ１２０，１２２にそれぞれ書き込まれる。セレクタ１２４，１２６は、毎サンプリング周期で、５１２分割クロックの８ｎ＋４／０〜５１１（ｎ＝０，１，２，…，６３）のタイミング（すなわち８クロックに１回のタイミング）ごとに入力Ａ側を選択し、該レジスタ１２０，１２２に書き込まれているデータを読み出す。トラックアドレスＲＡＭ１１８はこの読み出しタイミングごとに書き込みモードに切り換えられる。その結果、レジスタ１２０に保持されたアドレスパラメータデータは、レジスタ１２２に保持されたデータで指示されるトラックアドレスＲＡＭ１１８のアドレスに格納される。このようにして、録音、再生が行われている際に、トラックアドレスＲＡＭ１１８内の割り込み要求発生アドレスＲＴ、ジャンプ元アドレスＪＴ、ジャンプ先アドレスＪＤの各アドレスパラメータデータがその都度必要な内容に更新される。なお、ジャンプ終了後は、次のジャンプをすぐに発生させる必要がない限り、レコーダＣＰＵ１４からはジャンプ元アドレスＪＴ、ジャンプ先アドレスＪＤのアドレスパラメータデータとして、当該チャンネルの領域外のアドレス情報が送出されて、トラックアドレスＲＡＭ１１８の該当するアドレスに格納される。当該チャンネルの領域外のアドレスであるので、アドレスポインタのインクリメント動作でそのアドレスに到達することはなく、したがってアドレスジャンプは発生しない。次のジャンプが近づくと、レコーダＣＰＵ１４からそのジャンプを行わせるための有効なジャンプ元アドレスＪＴ、ジャンプ先アドレスＪＤのパラメータデータが送出されて、トラックアドレスＲＡＭ１１８の該当するアドレスに格納される。なお、ＤＭＡ転送が行われている間は、レコーダＣＰＵ１４がバス権を取得するサンプリング周期の開始から１／４の区間でのみレジスタ１２０，１２２に対するデータの書き込みが行われることになるが、レコーダＣＰＵ１４はその区間だけ使っても、更新が必要なトラックアドレスＲＡＭ１１８のアドレスパラメータデータおよび該データを格納するトラックアドレスＲＡＭ１１８のアドレス情報を、その都度遅滞なくレジスタ１２０，１２２に書き込むことができる。なお、トラックアドレスＲＡＭ１１８の各チャンネルの現アドレスＣＲ保持用アドレスには、後述するように、図１のアドレス演算回路１３４において演算で求められた値が格納される。

図１において、ＳＤＲＡＭ読み書き用アドレス発生回路１２８は、録音・再生モードにおいて、毎サンプリング周期の開始から１／４の区間で各チャンネルの１サンプルの音データをＳＤＲＡＭ６４，６６から時分割で読み出しあるいはＳＤＲＡＭ６４，６６に書き込むために、トラックアドレスＲＡＭ１１８の現アドレスＣＲが記憶されているアドレスの情報を前記表２のタイムスロットで規定されるタイミングに従って、録音あるいは再生を指示されたチャンネルごとに発生する。計算用アドレスパラメータ読み出し用アドレス発生回路１３０は、録音・再生モードにおいて、毎サンプリング周期の残り３／４の区間で、各チャンネルの次のサンプルのデータの読み出しあるいは書き込みを行うＳＤＲＡＭ６４，６６のアドレスを各チャンネルごとに時分割で計算するために、トラックアドレスＲＡＭ１１８から各チャンネルのアドレスパラメータを読み出すための該トラックアドレスＲＡＭ１１８のアドレス情報を、５１２分割クロックに同期して、予め規定されたタイミングに従って時分割で発生する。両アドレス発生回路１２８，１３０から発生されるトラックアドレスＲＡＭ１１８のアドレス情報はセレクタ１３２に入力され、毎サンプリング周期の開始から１／４の区間ではＳＤＲＡＭ読み書き用アドレス発生回路１２８の出力アドレス情報が選択され、残りの３／４の区間では計算用アドレスパラメータ読み出し用アドレス発生回路１３０の出力アドレスが選択される。

セレクタ１３２で選択されたアドレス情報は、レジスタ１２０，１２２のデータをトラックアドレスＲＡＭ１１８に書き込む５１２分割クロックの８クロックごとのタイミング｛８ｎ＋４／０〜５１１（ｎ＝０，１，２，…，６３）のタイミング｝を除いた区間でセレクタ１２４から出力され、トラックアドレスＲＡＭ１１８のアドレス端子に入力され、トラックアドレスＲＡＭ１１８の該当するアドレスから該当するパラメータデータが読み出される。なお、レジスタ１２０，１２２のデータをトラックアドレスＲＡＭ１１８に書き込むタイミングでは、アドレス発生回路１２８，１３０から有効なデータが発生されないように、５１２分割クロックに同期した該アドレス発生回路１２８，１３０のデータ発生シーケンスが設定されている。毎サンプリング周期の開始から１／４の区間でトラックアドレスＲＡＭ１１８から読み出される各チャンネルの現アドレスＣＲは、ＳＤＲＡＭ６４，６６に送られ、その書き込みまたは読み出しアドレスとして用いられる。また、該現アドレスＣＲは、レコーダＣＰＵ１４に送られ、レコーダＣＰＵ１４に各チャンネルの現アドレスＣＲが通知される。

アドレス演算回路１３４は、トラックアドレスＲＡＭ１１８に格納されているアドレスパラメータに基づき、毎サンプリング周期の残り３／４の区間で、各チャンネルの次のサンプルのデータの読み出しあるいは書き込みを行うＳＤＲＡＭ６４，６６のアドレス（次のサンプリング周期の現アドレスＣＲ）を、５１２分割を動作クロックとして用いて時分割で計算する。該演算を行うために、各チャンネルに割り当てられたアドレス演算回路１３４の使用時間の分割例を図１５に示す。各演算チャンネル０〜２３，サンプラー０〜７，メトロノーム（１発目）、メトロノーム（２発目以降）は、それぞれに割り当てられた時間内でアドレス演算回路１３４を専有して、次のサンプリング周期の現アドレスＣＲを計算し、トラックアドレスＲＡＭ１１８の該当するアドレスに格納する。演算するチャンネルの順序は、例えば前記図１４に示されたトラックアドレスＲＡＭ１１８のアドレス配列と同じ順序とすることができる。

図１のアドレス演算回路１３４内の構成について説明する。セレクタ１３６はトラックアドレスＲＡＭ１１８の書き込みタイミング（５１２分割クロックの８クロックごとに１クロック分）を除いたタイミングで該トラックアドレスＲＡＭ１１８から時分割で読み出される現在演算を行っているチャンネルの各アドレスパラメータまたはレジスタ１３８（レジスタＢ）のデータを選択する。選択されたデータはレジスタ１４０（レジスタＡ）に書き込まれる。レジスタＡに書き込まれたデータはセレクタ１２６およびＡＬＵ（演算部）１４２に送出される。ＡＬＵ１４２はレジスタＡのデータおよびレジスタＢのデータを用いて適宜の演算を行い、その結果に応じてレジスタＡのデータ書き込み、計算用アドレスパラメータ読み出し用アドレス発生回路１３０からのアドレス情報の発生、ＤＭＡ転送のための割り込み要求発生の各制御を行う。ＡＬＵ１４２の計算は必要に応じてＡＣＣ（アキュムレータ）１４４に保持される。

アドレス演算回路１３４における１つの演奏チャンネル（再生チャンネル）のアドレス計算手順を説明する。図１６は、再生操作（または再生同時録音操作）がされて再生が起動した時の最初のサンプリング周期で行われる計算である。再生操作がされると（Ｓ１）、トラックアドレスＲＡＭ１１８から、当該再生チャンネルの読み出し開始アドレスＲＳが読み出され（Ｓ２）、セレクタ１３６、レジスタＡ、セレクタ１２６を介して、トラックアドレスＲＡＭ１１８の当該再生チャンネルの現アドレスＣＲ保持用アドレスに格納される（Ｓ３）。図１７は、その次のサンプリング周期から停止操作がされるまでの間にサンプリング周期ごとに繰り返される計算である。トラックアドレスＲＡＭ１１８から現アドレスＣＲを読み出して、レジスタＡに書き込む（Ｓ１０）。ＡＬＵ１４２でレジスタＡのデータ（現アドレスＣＲ）＋１を計算して、計算結果をＡＣＣ１４４に格納する（Ｓ１１）。トラックアドレスＲＡＭ１１８から割り込み要求発生アドレスＲＴを読み出して、レジスタＡへ書き込む。これを並行してＡＣＣ１４４のデータ（現アドレスＣＲ＋１）をレジスタＢへ書き込む。これと並行して、ＡＬＵ１４２で｛レジスタＡのデータ（割り込み要求アドレスＲＴ）｝−｛レジスタＢのデータ（現アドレスＣＲ＋１）｝を計算する。レジスタＡのデータ＝レジスタＢのデータであれば、ＤＭＡ転送のための割り込みを発生する（Ｓ１２）。トラックアドレスＲＡＭ１１８からジャンプ元アドレスＪＴを読み出して、レジスタＡへ書き込む。これと並行して、ＡＬＵ１４２で｛レジスタＡのデータ（ジャンプ元アドレスＪＴ）｝−｛レジスタＢのデータ（現アドレスＣＲ＋１）｝を計算する（Ｓ１３）。トラックアドレスＲＡＭ１１８から領域終端アドレスＴＥを読み出して、レジスタＡへ書き込む。これと並行して、ＡＬＵ１４２で｛レジスタＡのデータ（領域終端アドレスＴＥ）｝−｛レジスタＢのデータ（現アドレスＣＲ＋１）｝を計算する（Ｓ１４）。

ステップＳ１３の計算結果が｛レジスタＡのデータ（ジャンプ元アドレスＪＴ）｝＝｛レジスタＢのデータ（現アドレスＣＲ＋１）｝の場合は、トラックアドレスＲＡＭ１１８からジャンプ先アドレスＪＤを読み出して、レジスタＡへ書き込む。ステップＳ１４の計算結果が｛レジスタＡのデータ（領域終端アドレスＴＥ）｝＜｛レジスタＢのデータ（現アドレスＣＲ＋１）｝の場合は、トラックアドレスＲＡＭ１１８から領域始端アドレスＴＳを読み出してレジスタＡに書き込む。計算結果がそれ以外の場合はレジスタＢのデータ（現アドレスＣＲ＋１）をレジスタＡに書き込む（Ｓ１５）。そして、これら計算結果に応じてレジスタＡに書き込まれたデータをトラックアドレスＲＡＭ１１８の該当チャンネルの現アドレスＣＲ保持用アドレスに書き込む（Ｓ１６）。その結果、次のサンプリング周期では、この現アドレスＣＲ保持用アドレスに書き込まれたＳＤＲＡＭ６４，６６のアドレスについてサンプルデータの書き込みまたはサンプルデータの読み出しが行われる。

録音チャンネルについても、アドレス演算回路１３４で同様の計算が行われる。すなわち、録音操作（または再生同時録音操作）がされて、録音が起動した時の最初のサンプリング周期でトラックアドレスＲＡＭ１１８から領域始端アドレスＴＳが読み出されて、該トラックアドレスＲＡＭ１１８の現アドレスＣＲ保持用アドレスに格納され、次のサンプリング周期で該現アドレスＣＲで指示されるＳＤＲＡＭ６４，６６のアドレスにサンプルデータの書き込みが行なわれ、以後サンプリング周期ごとに現アドレスＣＲが１ずつインクリメントされていく。その途中で割り込み要求アドレスに一致すると、ＤＭＡ転送のための割り込み要求が発生される。現アドレスＣＲが領域終端アドレスＴＥに到達すると、次のサンプリング周期では領域始端アドレスＴＳが現アドレスＣＲとして設定され、以後アドレス循環が繰り返される。録音チャンネルについてはアドレスジャンプは行われない。

また、サンプラー０〜７については、再生操作（または再生同期録音操作）がされて再生が起動されると、最初のサンプリング周期でトラックアドレスＲＡＭ１１８のサンプラー０〜７の読み出し開始アドレスＲＳが読み出されて、該トラックアドレスＲＡＭ１１８の該当チャンネルの現アドレスＣＲ保持用アドレスに格納され、操作者によりサンプラー発音操作がされるまでまたはソング管理データに基づきレコーダＣＰＵ１４から発音指令が発せられるまでその状態が保持される。ＳＤＲＡＭ６４，６６のサンプラー０〜７の読み出し開始アドレスＲＳには無音データが格納されているので、この状態では発音されない。操作者が任意のサンプラーについて発音操作をするとまたはソング管理データに基づきレコーダＣＰＵ１４から発音指令が発せられると、該当するサンプラーについてサンプリング周期ごとに現アドレスＣＲが１ずつインクリメントされて、該当するサンプラー音が発音される。現アドレスＣＲが読み出し終了アドレスＲＥに到達すると、次のサンプリング周期以降トラックアドレスＲＡＭ１１８の現アドレスＣＲ保持用アドレスには読み出し開始アドレスＲＳが保持されて、次にそのサンプラーについて発音操作がされるまでまたはソング管理データに基づきレコーダＣＰＵ１４から発音指令が発せられるまで、そのサンプラー音は発音されない。
また、メトロノーム（１発目）、メトロノーム（２発目以降）については、録音・再生モードの投入によってトラックアドレスＲＡＭ１１８からメトロノーム（１発目）、メトロノーム（２発目以降）の読み出し開始アドレスＲＳが読み出されて、該トラックアドレスＲＡＭ１１８のメトロノーム（１発目）、メトロノーム（２発目以降）の現アドレスＣＲ保持用アドレスに格納されて、操作者によりメトロノーム音の発音指示操作がされるまで、その状態が保持される。ＳＤＲＡＭ６４，６６のメトロノーム（１発目）、メトロノーム（２発目以降）の読み出し開始アドレスＲＳには無音データが格納されているので、この状態では発音されない。操作者がメトロノーム音の発音指示操作をすると、レコーダＣＰＵ１４からメトロノーム（１発目）の発音が指令され、メトロノーム（１発目）についてサンプリング周期ごとに現アドレスＣＲが１ずつインクリメントされて、小節の１拍目のメトロノーム音が発音される。現アドレスＣＲが読み出し終了アドレスＲＥに到達すると、次のサンプリング周期以降トラックアドレスＲＡＭ１１８の現アドレスＣＲ保持用アドレスには読み出し開始アドレスＲＳが保持されて発音が停止される。小節の２拍目のタイミングに達すると、レコーダＣＰＵ１４からメトロノーム（２発目以降）の発音が指令され、メトロノーム（２発目以降）についてサンプリング周期ごとに現アドレスが１ずつインクリメントされて、小節の２拍目のメトロノーム音が発音される。現アドレスＣＲが読み出し終了アドレスＲＥに到達すると、次のサンプリング周期以降トラックアドレスＲＡＭ１１８の現アドレスＣＲ保持用アドレスには読み出し開始アドレスＲＳが保持されて発音が停止される。メトロノーム（２発目以降）は該小節内で、曲の拍子に応じて必要な数だけ発音が繰り返し指令されて、発音が繰り返される。次の小節以降もメトロノーム音（１発目）、メトロノーム（２発目以降）、…が繰り返し発音される。

なお、チャンネル数が多くアドレス演算回路１３４で１サンプリング周期内に全チャンネルのアドレス計算ができない場合には、トラックアドレスＲＡＭ１１８およびアドレス演算回路１３４を複数組並列に設けて、チャンネルを振り分けて計算するかあるいはアドレス演算回路１３４の動作クロック周波数を上げて計算速度を速めるようにすればよい。

トラックアドレスジェネレータ１００によるＳＤＲＡＭ６４，６６のアドレス制御例について説明する。図１８は通常の録音、再生時の１つの演奏チャンネル（再生チャンネル）についてのＳＤＲＡＭ６４または６６のアドレスポインタの移動を示したものである。この例ではアドレスジャンプは含まれていない。当該チャンネルには、ＳＤＲＡＭ６４または６６のＡ領域、Ｂ領域の連続した２クラスタ分の音データを格納するメモリ空間（アドレス領域）が割り当てられ、現アドレスＣＲに相当する読み出しアドレスポインタがサンプリング周期ごとに１アドレスずつインクリメントされていく。Ａ領域の先頭に領域始端アドレスＴＳが設定され、Ｂ領域の後尾に領域終端アドレスＴＥが設定されている。また、この例では、読み出し開始アドレスＲＳが領域始端アドレスＴＳとは別のアドレスに設定されている。割り込み要求発生アドレスＲＴはＡ領域、Ｂ領域のうちアドレスポインタが存在する領域の後尾のアドレスに交互に設定される。

選択されたソングについて再生（または録音同時再生）が指示されると、ＨＤＤ６０から各再生チャンネルの最初のクラスタの音データが読み出されて、ＤＭＡ転送でＳＤＲＡＭ６４，６６の各再生チャンネルに割り当てられた領域のＡ領域に格納され、読み出し開始アドレスＲＳからサンプリング周期ごとにアドレスポインタが１アドレスずつ進められて、該当する音データが読み出されて再生が行われる。アドレスポインタがＡ領域を移動している間に次のクラスタの音データがＨＤＤ６０から読み出されて、Ｂ領域に格納される。アドレスポインタがＡ領域を移動している際には、割り込み要求発生アドレスＲＴはＡ領域の後尾のアドレスに設定される。アドレスポインタがＡ領域を移動中に、Ｂ領域のＤＭＡ転送による音データの書き込みは終了する。アドレスポインタがＡ領域の後尾のアドレスに到達すると、割り込み要求が発生される。この割り込み要求はレコーダＣＰＵ１４に通知され、ＤＭＡ転送が起動されてＨＤＤ６０からさらに次のクラスタの音データが読み出され、Ａ領域にＤＭＡ転送で書き込まれる。アドレスポインタはＡ領域の後尾に達した後も引き続きＢ領域の先頭アドレスからサンプリング周期ごとに１アドレスずつ進められて、音データは途切れることなく再生される。アドレスポインタがＢ領域に入ると、割り込み要求発生アドレスＲＴはＢ領域の後尾のアドレスに変更される。アドレスポインタが該Ｂ領域を移動中に、Ａ領域のＤＭＡ転送による音データの書き込みは終了する。アドレスポインタは、Ｂ領域の後尾のアドレスに到達すると、次のサンプリング周期ではＡ領域の先頭のアドレスに戻され、さらにサンプリング周期ごとに１アドレスずつインクリメントされていき、音データは途切れることなく再生される。アドレスポインタがＡ領域を移動中にＢ領域のＤＭＡ転送による音データの書き込みが行われる。アドレスポインタがＡ領域を移動中は割り込み要求発生アドレスＲＴはＡ領域の後尾のアドレスに設定される。以上のようにして、再生が停止されるまでアドレスポインタはＡ領域の先頭からＢ領域の後尾までの区間を繰り返し移動する。

なお、録音が指示された演奏チャンネルについては、録音（または録音同時再生）の開始が指示されると、書き込みアドレスポインタが領域始端アドレスＴＳからサンプリング周期ごとに１アドレスずつ進められ、入力されるサンプリングデータが１サンプルずつＡ領域に格納されていく。このとき、割り込み要求発生アドレスＲＴはＡ領域の後尾に設定される。アドレスポインタが該割り込み要求発生アドレスＲＴに到達すると、割り込み要求が発生され、ＤＭＡ転送が起動されて、Ａ領域に蓄積された１クラスタ分の音データがＨＤＤ６０にＤＭＡ転送されて記録される。アドレスポインタはＡ領域の後尾に達した後も引き続きＢ領域の先頭アドレスからサンプリング周期ごとに１アドレスずつ進められて、入力される音データはＢ領域に格納されていく。このとき、割り込み要求発生アドレスＲＴはＢ領域の後尾に設定される。アドレスポインタが該割り込み要求発生アドレスＲＴに到達すると、割り込み要求が発生され、ＤＭＡ転送が起動されて、Ｂ領域に蓄積された１クラスタ分の音データがＨＤＤ６０に転送されて記録される。アドレスポインタはＡ領域の先頭に戻されて、サンプリング周期ごとに１アドレスずつ進められる。録音または再生同時録音が停止されるまで以上の動作が繰り返されて、入力される音データは１クラスタずつＨＤＤ６０に記録される。

次に、無音区間を設定して録音した場合のアドレス制御例について説明する。ここでは、図１９に示すように、ある演奏チャンネルについて時刻ｔ１〜ｔ２（ｔ１，ｔ２は録音開始からの経過時間）の区間に無音区間が設定されているものとする。ｍ１〜ｍ６はＨＤＤ６０に記録されているそれぞれ１クラスタ分の音データである。録音中に時刻ｔ１で無音区間の開始が指示されると、その時点で録音は休止され、その直前に作成されていた音データｍ３のクラスタ（そのクラスタの時刻ｔ１以降には無効な音データが作成される）のデータがＨＤＤ６０に記録された後は、そのチャンネルについてのＨＤＤ６０への音データの記録は休止される。時刻ｔ２に無音区間の終了が指示されると録音が再開され、音データｍ４，ｍ５，…が１クラスタずつ作成されてＨＤＤ６０に記録される。録音を終了して保存操作をすると、ソング管理データにそのパートの演奏の時刻ｔ１〜ｔ２が無音区間であることが記録される。

図１９のように無音区間を含んで録音されたパートを再生するときのアドレスジェネレータ１００によるＳＤＲＡＭ６４，６６のアドレス制御例を図２０の手順図に従って説明する。（ｉ）はＳＤＲＡＭ６４または６６の領域Ａに格納された音データｍ１を読み出している状態、（ii）はそれに続いて領域Ｂに格納された音データｍ２を読み出している状態である。音データｍ２を読み出している間に領域Ａが音データｍ３に書き換えられ、時刻ｔ１に相当するアドレスがジャンプ元アドレスＪＴとして設定され、無音領域の先頭のアドレスがジャンプ先アドレスＪＤとして設定される。アドレスポインタＡＰが領域Ｂの後尾のアドレスに達すると、(iii) のようにアドレスポインタＡＰが領域Ａに戻されて、その先頭のアドレスから再び移動していく。また、割り込み要求発生アドレスＲＴがジャンプ元アドレスＪＴと同じアドレスに設定される。アドレスポインタＡＰはジャンプ元アドレスＪＴに到達すると、ジャンプ先アドレスＪＤにジャンプし、（iv）に示すようにジャンプ先アドレスＪＤからサンプリング周期ごとに１アドレスずつ移動していく。これにより当該チャンネルについて無音が再生される。また、アドレスポインタＡＰがジャンプ元アドレスＪＴで割り込み要求発生アドレスＲＴに到達することにより、割り込み要求が発生され、無音再生されている間に領域Ｂが音データｍ４に書き換えられ、領域Ａが音データｍ５に書き換えられる。無音区間の終了時刻ｔ２の直前まで、無音区間の後尾のアドレスがシャンプ元アドレスＪＴ、該無音区間の先頭のアドレスがジャンプ先アドレスＪＤに設定され、アドレスポインタＡＰは無音領域を循環して、無音が再生される。この間ＨＤＤ６０からの当該チャンネルの音データの読み出しは休止される。無音区間の終了時刻ｔ２の直前に達すると、（ｖ）に示すように、無音区間の終了時刻ｔ２に相当する無音領域のアドレスがジャンプ元アドレスＪＴとして設定され、領域Ｂの先頭のアドレスがジャンプ先アドレスＪＤとして設定される。アドレスポインタＡＰは無音領域のジャンプ元アドレスＪＴに到達すると、（vi）に示すようにジャンプ先アドレスＪＤにジャンプし、領域Ｂの先頭から音データｍ４の読み出しを再開する。これにより、無音区間は終了し、当該チャンネルの演奏音が再生される。また、領域Ｂの後尾の領域終端アドレスＴＥが割り込み要求発生アドレスＲＴとして設定される。アドレスポインタＡＰは領域終端アドレスＴＥに到達すると、(vii) に示すように領域Ａに戻されて、その先頭のアドレスから再び移動していき、音データｍ５が読み出されて再生される。また、割り込み要求が発生されて、領域Ｂが音データｍ６に書き替えられ、音データｍ５の読み出し終了後に音データｍ６が読み出されて再生される。

次に、リピート再生する場合のアドレス制御例について説明する。ここでは、図２１に示すように、録音されているソングのｔ３〜ｔ４の区間をリピート再生し、この区間内の時刻ｔ５〜ｔ６でパンチイン、パンチアウトを行うものとする。ｍ１〜ｍ６はそれぞれ１クラスタずつの音データである。リピート再生の開始時刻ｔ３は音データｍ１の途中の時刻であり、リピート再生の終了時刻ｔ４は音データｍ６の途中の時刻である。図２１のようにリピート再生する場合のアドレスジェネレータ１００によるＳＤＲＡＭ６４，６６のアドレス制御例を図２２の手順図に従って説明する。録音・再生モードにおいてパンチイン、パンチアウトモードが選択されると、前記図１３で示したように、各演奏チャンネル０〜２３にＳＤＲＡＭ６４，６６の４クラスタ分の領域Ａ〜Ｄが割り当てられる。操作者の操作によりリピート区間ｔ３〜ｔ４およびパンチイン、パンチアウト区間ｔ５〜ｔ６が指示されると、ＨＤＤ６０が読み出されて、図２２の（ｉ）に示すように、時刻ｔ３が含まれるクラスタの音データｍ１が領域Ａに格納され、時刻ｔ４が含まれるクラスタの音データｍ６が領域Ｄに格納される。これらリピート区間の両端の音データｍ１，ｍ６はリピート再生を行っている間書き換えられない。領域Ｂ，Ｃには、最初に（ｉ）に示すように、音データｍ２，ｍ３がそれぞれ格納される。領域Ａの先頭アドレスに領域始端アドレスＴＳ、領域Ａの時刻ｔ３に相当するアドレスに読み出し開始アドレスＲＳ、領域Ａの後尾にジャンプ先アドレスＪＤ、領域Ｂの後尾に割り込み要求発生アドレスＲＴ、領域Ｃの後尾にジャンプ元アドレスＪＴ、領域Ｄの後尾に領域終端アドレスＴＥがそれぞれ設定される。

リピート再生開始が指示されると、（ii）に示すように、アドレスポインタＡＰが読み出し開始アドレスＲＳからサンプリング周期ごとに１アドレスずつ進行していき、音データｍ１のうち時刻ｔ３以降の音データが読み出されて再生される。アドレスポインタＡＰが領域Ａの後尾アドレスに到達すると、(iii) に示すように、領域Ｂの音データｍ２がそのまま続けて再生される。音データｍ２を再生している途中の時刻ｔ５に到達すると、パンチイン、パンチアウトが指示されたチャンネルが録音モードに切り換えられて、パンチインが実行される。アドレスポインタＡＰが領域Ｂの後尾アドレスに到達すると、割り込み要求が発生し、ＨＤＤ６０から音データｍ４が読み出され、（iv）に示すように、領域Ｂが該音データｍ４で書き換えられる。アドレスポインタＡＰはそのまま領域Ｂを移動して音データｍ３の再生および入力音の録音が続行される。割り込み要求発生アドレスＲＴは領域Ｃの後尾アドレスに変更される。アドレスポインタＡＰが領域Ｃの後尾アドレスに到達すると、ジャンプが発生し、（ｖ）に示すようにアドレスポインタＡＰが領域Ｂの先頭アドレスに戻されて、音データｍ４の読み出しが行われる。また、割り込み要求が発生されて、ＨＤＤ６０から音データｍ５が読み出され、領域Ｃが該音データｍ５で書き換えられる。割り込み要求発生アドレスＲＴは、領域Ｂの後尾アドレスに設定される。アドレスポインタＡＰが領域Ｂの後尾アドレスに到達すると、割り込み要求が発生され、（vi）に示すように、領域Ｂが音データｍ２で書き換えられる。アドレスポインタＡＰはそのまま領域Ｃを移動し、音データｍ５の再生が行われる。割り込み要求発生アドレスＲＴは領域Ｃの後尾アドレスに変更される。また、領域Ｄの時刻ｔ４に相当するアドレスがジャンプ元アドレスＪＴ、領域Ａの時刻ｔ３に相当するアドレスがジャンプ先アドレスＪＤとして設定される。音データｍ５を再生している途中の時刻ｔ６に到達すると、パンチイン、パンチアウトが指示されたチャンネルが再生モードに戻されて、パンチアウトが実行される。アドレスポインタＡＰが領域Ｃの後尾アドレスに到達すると、割り込み要求が発生し、(vii) に示すように、領域Ｃが音データｍ３で書き換えられる。アドレスポインタＡＰはそのまま領域Ｄを移動し、音データｍ６の再生が行われる。割り込み要求発生アドレスＲＴは領域Ｂの後尾アドレスに変更される。アドレスポインタＡＰがリピート区間の終了時刻ｔ４に相当するアドレスに到達すると、ジャンプが発生し、(viii)に示すように、アドレスポインタＡＰが領域Ａのリピート区間の開始時刻ｔ３に相当するアドレスに戻され、そこから再び再生が行われて、以上のリピート再生およびパンチイン、パンチアウト動作が繰り返される。なお、時刻ｔ３に相当するアドレスから再生を再開する前にわずかな無音時間を形成して、リピート区間の開始位置に戻ったことが容易に認識されるようにしてもよい。

最後に、図１０のＤＭＡアドレスジェネレータ１０２による、ＤＭＡ転送におけるＳＤＲＡＭ６４，６６の書き込み、読み出しアドレス制御について説明する。１つのチャンネルについてのＤＭＡアドレスジェネレータ１０２の構成例を図２３に示す。ＤＭＡアドレスジェネレータ１０２はカウンタ１４６で構成される。ＤＭＡ転送のための割り込み要求が発生されると、レコーダＣＰＵ１４はＳＤＲＡＭ６４，６６の該当チャンネルの領域Ａ，Ｂ（リピート再生の場合は領域Ｂ，Ｃ）のうち、今回ＤＭＡ転送を行う側の領域の先頭アドレスをカウンタ１４６に設定する。カウンタ１４６のインクリメント入力ＩＮＣには、図７のオア回路９６から出力されるサンプリング周期の残り３／４の区間（すなわちＤＭＡ転送を行う区間）を示す信号が入力され、クロック入力ＣＫには、５１２分割クロックを１／４に分周したクロックが入力される。これによりカウンタ１４６はＤＭＡ転送を行う区間で５１２分割クロックの４クロックごとにカウントアップされ、そのカウント値がＳＤＲＡＭ６４，６６にアドレス情報として入力されて該当するアドレスからサンプルデータが読み出されてＨＤＤ６０にＤＭＡ転送され、あるいはＨＤＤ６０からＤＭＡ転送されたサンプルデータがそのアドレスに書き込まれる。

なお、上記実施の形態ではバッファメモリをＳＤＲＡＭで構成した場合について説明したが、他の形式のメモリを用いることもできる。また、上記実施の形態では外部記憶装置をＨＤＤとしたが、光ディスク装置、光磁気ディスク装置、その他の外部記憶装置を使用することもできる。また、上記実施の形態では外部記憶装置が内蔵されている記録再生装置にこの発明を適用した場合について説明したが、外部記憶装置をＳＣＳＩ等のインタフェースボードを介して外付けして使用する記録再生装置にもこの発明を適用することができる。また、上記実施の形態ではディジタルミキシングレコーダ（ハードディスクレコーダ）にこの発明を適用した場合について説明したが、ミキシング機能を具えていないディジタルレコーダ、その他各種のサンプルデータ再生装置にこの発明を適用することができる。

この発明の実施の形態を示す図で、図１０のトラックアドレスジェネレータの構成例を示すブロック図である。 ハードディスクレコーダにおけるリピート再生の説明図である。 この発明を適用したハードディスクレコーダ全体の主要部のシステム構成を示すブロック図である。 図３のＨＤＤ６０のアドレス領域の分割例を示す図である。 図３のハードディスクレコーダ全体のシステム構成のうち、音データ、システム管理データ、ソング管理データの授受に関与する主な部分を抽出して示したブロック図である。 図３のハードディスクレコーダにおけるバス５６の使用権の分割例および録音・再生モード時のサンプリング周期内のＳＤＲＡＭの書き込み、読み出し処理の分割例を示すタイムチャートである。 図３のハードディスクレコーダにおけるバス５６の使用権の時分割制御の制御系統ブロック図である。 図７の制御系統の動作を示すタイムチャートである。 図７の制御系統による１つの再生チャンネルについてのＤＭＡ転送の手順（プロトコル）を示す図である。 図３のＤＲＣ６８内におけるサンプルデータの信号経路構成およびＳＤＲＡＭ６４，６６のアドレス情報の信号経路構成の具体例を示すブロック図である。 通常の録音、再生時におけるＳＤＲＡＭ６４，６６のアドレスマップ例を示す図である。 表２のシーケンスを実行する際のＳＤＲＡＭ６４，６６の制御信号の一部を示すタイムチャートである。 パンチイン、パンチアウト時におけるＳＤＲＡＭ６４，６６のアドレスマップ例を示す図である。 図１のトラックアドレスＲＡＭ１１８のアドレスマップを示す図である。 各チャンネルに割り当てられたアドレス演算回路１３４の使用時間の分割例を示すタイムチャートである。 再生が起動した時の最初のサンプリング周期におけるアドレス演算回路１３４よる１つの演奏チャンネル（再生チャンネル）のアドレス計算手順を示すフローチャートである。 再生が起動した時の最初のサンプリング周期の次のサンプリング周期から停止操作がされるまでの間にサンプリング周期ごとに繰り返されるアドレス演算回路１３４よる１つの演奏チャンネル（再生チャンネル）のアドレス計算手順を示すフローチャートである。 通常の録音、再生時の１つの演奏チャンネル（再生チャンネル）についてのＳＤＲＡＭ６４または６６のアドレスポインタの移動例を示す図である。 無音区間が設定された演奏例を示すタイムチャートおよび該演奏音を録音したＨＤＤの記録データを示す図である。 図１９の無音区間を含んで録音されたパートを再生するときのアドレスジェネレータ１００によるＳＤＲＡＭ６４，６６のアドレス制御例を示す手順図図である。 パンチイン、パンチアウトにおけるリピート再生区間の設定例を示すタイムチャートである。 図２１のリピート再生するときのアドレスジェネレータ１００によるＳＤＲＡＭ６４，６６のアドレス制御例を示す手順図である。 図１０のＤＭＡアドレスジェネレータ１０２の構成例を示すブロック図である。

符号の説明

１０…ハードディスクレコーダ（サンプルデータ再生装置）、６４，６６…ＳＤＲＡＭ（バッファメモリ）、６０…ＨＤＤ（外部記憶装置）、１００…トラックアドレスジェネレータ（バッファメモリ制御回路）１１８…トラックアドレスＲＡＭ（ジャンプアドレス設定回路、アドレスメモリ）、１３４…アドレス演算回路（読み出しアドレス演算回路）。

Claims (9)

1. 外部記憶装置にクラスタ単位で記憶されているサンプルデータを該クラスタ単位で順次読み出してバッファメモリに複数クラスタ分書き込み、サンプリング周期ごとに読み出しアドレスに基づいて該バッファメモリから該サンプルデータを１サンプルずつ順次読み出して再生し、該バッファメモリの読み出しを終了したアドレスのデータを前記外部記憶装置からクラスタ単位で読み出される新たなサンプルデータで順次更新して、それぞれ複数のクラスタにまたがる複数の区間のサンプルデータを順次連続的に再生するサンプルデータ再生装置において、
   前記再生時に、前記バッファメモリからの読み出しを終了したクラスタのサンプルデータが書き込まれていた該バッファメモリの領域をある区間の途中の１クラスタ分のサンプルデータで更新しかつ該領域から該途中のクラスタのサンプルデータを読み出すときには、該クラスタのサンプルデータが記憶されている該バッファメモリの領域から該１クラスタ分のサンプルデータを全部読み出し、
   前記再生時に、前記バッファメモリからの読み出しを終了したクラスタのサンプルデータが書き込まれていたバッファメモリの領域を当該区間の再生が終了する、クラスタの境界に限定されずに設定される時刻（ｔ１）のサンプルデータを含むクラスタのサンプルデータで更新しかつ該領域から該更新後のクラスタのサンプルデータを読み出すときには、まず、前記更新前のクラスタのサンプルデータの読み出しを終了した後、前記更新後のクラスタのサンプルデータの読み出しを開始すべきタイミングに達する前の適宜の時点で、当該区間のサンプルデータのうちの再生が終了する時刻（ｔ１）のサンプルデータが格納されているアドレスを示すジャンプ元アドレスと次の区間のサンプルデータのうちの先頭のサンプルデータが格納されているアドレスを示すジャンプ先アドレスを設定し、その後、前記読み出しアドレスが該設定されたジャンプ元アドレスに到達したことを検出した時点で、読み出しアドレスを前記ジャンプ先アドレスにジャンプして、該ジャンプ先アドレスからサンプルデータの読み出しを続行するバッファメモリ制御回路を具備してなるサンプルデータ再生装置。
2. 前記バッファメモリ制御回路が、
   前記バッファメモリからサンプルデータを１サンプルずつ読み出している最中の前記適宜の時点でジャンプ元アドレスとジャンプ先アドレスを設定するジャンプアドレス設定回路と、
   サンプリング周期ごとに、現在の読み出しアドレスを漸進させたアドレスを求め、該求められたアドレスが前記ジャンプ元アドレスに到達したかどうかを判断し、到達していない場合は該求められたアドレスを次のサンプリング周期の読み出しアドレスとして設定し、到達した場合は前記ジャンプ先アドレスを次のサンプリング周期の読み出しアドレスとして設定する読み出しアドレス演算回路と
   を具備してなる請求項１記載のサンプルデータ再生装置。
3. 前記ジャンプアドレス設定回路は、プログラムメモリに記憶されたプログラムに基づいて当該サンプルデータ再生装置における再生動作を制御するＣＰＵであって、前記ジャンプ元アドレスと前記ジャンプ先アドレスの設定に加え、前記外部記憶装置から前記バッファメモリへのクラスタ単位のサンプルデータの読み出し制御を行うことを特徴とする請求項２記載のサンプルデータ再生装置。
4. 前記ジャンプアドレス設定回路が、前記ジャンプ元アドレスおよび前記ジャンプ先アドレスの情報を書き換え可能に保持するアドレスメモリを具備し、該アドレスメモリの情報が、前回のジャンプ終了後の前記適宜の時点で、次のジャンプ元アドレスおよび次のジャンプ先アドレスに更新される請求項２または３記載のサンプルデータ再生装置。
5. 前記ジャンプ元アドレスが、前記外部記憶装置に記憶されている、該ジャンプを発生すべきタイミングに相当する前記時刻（ｔ１）を示す時間情報に基づいて設定される請求項１〜４のいずれかに記載のサンプルデータ再生装置。
6. 前記ジャンプ元アドレスが、該ジャンプを発生すべきタイミングを指示する操作者の指示操作に基づいて設定される請求項１〜４のいずれかに記載のサンプルデータ再生装置。
7. 外部記憶装置にクラスタ単位で記憶されているサンプルデータを該クラスタ単位で順次読み出してバッファメモリに複数クラスタ分書き込み、サンプリング周期ごとに読み出しアドレスに基づいて該バッファメモリから該サンプルデータを１サンプルずつ順次読み出して再生し、該バッファメモリの読み出しを終了したアドレスのデータを前記外部記憶装置からクラスタ単位で読み出される新たなサンプルデータで順次更新して、それぞれ複数のクラスタにまたがる複数の区間のサンプルデータを連続的に再生するサンプルデータ再生装置において、
   前記外部記憶装置に無音区間を指示する情報が該無音区間のサンプルデータに代えて記憶され、前記バッファメモリの一部に無音のサンプルデータを格納する無音領域が設定され、
   前記再生時に、前記バッファメモリからの読み出しを終了したクラスタのサンプルデータが書き込まれていた該バッファメモリの領域を無音区間でないある区間の途中の１クラスタ分のサンプルデータで更新しかつ該領域から該途中のクラスタのサンプルデータを読み出すときには、該クラスタのサンプルデータが記憶されている該バッファメモリの領域から該１クラスタ分のサンプルデータを全部読み出し、
   前記再生時に、前記バッファメモリからの読み出しを終了したクラスタのサンプルデータが書き込まれていたバッファメモリの領域を次の無音区間の、クラスタの境界に限定されずに設定される開始時点（ｔ１）のサンプルデータを含むクラスタのサンプルデータで更新しかつ該領域から該更新後のクラスタのサンプルデータを読み出すときには、まず、前記無音区間の指示情報に基づき、前記更新前のクラスタのサンプルデータの読み出しを終了した後、前記更新後のクラスタのサンプルデータの読み出しを開始すべきタイミングに達する前の適宜の時点で、該次の無音区間の開始時点（ｔ１）のサンプルデータが格納されているアドレスに相当する該バッファメモリのアドレスをジャンプ元アドレスとして設定し、かつジャンプ先アドレスとして前記無音領域の前記無音のサンプルデータが格納されているアドレスを設定し、その後、該バッファメモリの読み出しアドレスが該設定されたジャンプ元アドレスに到達したことを検出した時点で、読み出しアドレスを前記ジャンプ先アドレスにジャンプして、該ジャンプ先アドレスから無音のサンプルデータの読み出しを続行するバッファメモリ制御回路を具備してなるサンプルデータ再生装置。
8. 前記バッファメモリ制御回路が、前記無音領域から無音のサンプルデータを読み出している最中の適宜の時点で、前記無音区間の指示情報に基づき、該無音区間の終了時点（ｔ２）に相当する該無音領域のアドレスをジャンプ元アドレスとして設定し、かつジャンプ先アドレスとして前記外部記憶装置から読み出された、該無音区間に続くサンプルデータが書き込まれている領域内のアドレスを設定し、該バッファメモリの読み出しアドレスが該無音領域内のジャンプ元アドレスに到達したことを検出して、読み出しアドレスを前記ジャンプ先アドレスにジャンプして、該ジャンプ先アドレスからサンプルデータの読み出しを続行する請求項７記載のサンプルデータ再生装置。
9. 前記無音区間の間中前記無音領域を循環して前記無音のサンプルデータを読み出す請求項８記載のサンプルデータ再生装置。

Images