JPH051773Y2 - - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ この考案は多チヤンネル記録計に係り、さらに
詳しく言えば、分解能の異なるチヤンネル測定回
路を備えた多チヤンネル記録計に関するものであ
る。

［考案の技術的背景］ 多チヤンネル記録計は、複数の被測定信号をデ
イジタル変換し、それらの波形を１つの記録ヘツ
ドで同時に並列記録することができるため、各種
の信号波形解析に利用されている。

第５図には、例えばチヤンネル１からチヤンネ
ル４まで４チヤンネルの入力信号が測定できる記
録計の一例が示されており、４つの測定回路２１
Ａないし２１Ｄと、これら測定回路からの波形デ
ータを演算処理するマイクロコンピユータ（以下
「CPU」という。）２２、及びレコーダ２３など
が備えられている。

この従来装置においては、上記測定回路２１Ａ
ないし２１Ｄには一般に同一のＡ／Ｄコンバータ
２４とメモリ２５が設けられており、したがつて
上記４つの測定回路は同一構成になつている。こ
れらの測定回路に加えられたチヤンネル１ないし
４からの被測定信号は、それぞれ各Ａ／Ｄコンバ
ータ２４によりデイジタル変換され、その波形デ
ータは同じ測定回路内のメモリ２５に一時記憶さ
れる。これらの各波形データはCPU２２によつ
て読み出されてレコーダ２３に加えられ、記録紙
２６にアナログ波形として記録されるようになつ
ている。

このような多チヤンネル記録計においては、記
録紙２６の有効記録幅内に各チヤンネルの信号波
形をフルスパンで描かせると、互いに重り合つて
波形分析に支障を来すことがある。そこで、例え
ば高精度で分析しようとするチヤンネル１と２か
らの入力信号波形は図示のようにフルスパンで記
録させ、他のチヤンネル３と４からの入力信号波
形は適宜の位置に適宜のスパンで記録させるよう
にしている。

この場合、Ａ／Ｄコンバータの変換ビツト数
は、入力信号波形をフルスパンで記録させたとき
所望の分解能が得られるように定められる。この
必要分解能が例えば0.1％、すなわち10ビツトと
すると、上記４つの測定回路のＡ／Ｄコンバータ
２４にはすべて10ビツト変換の素子が用いられて
いる。したがつてチヤンネル１と２からの入力信
号に対しては、測定回路２１Ａと２１Ｂ内の２つ
のＡ／Ｄコンバータ２４はその分解能が効率よく
利用されることになるが、他の２つのチヤンネル
３と４に対する測定回路のＡ／Ｄコンバータ２４
は過剰機能となり、不経済で好ましくない。

［考案の目的］ この考案は上記の点に鑑みなされたもので、そ
の目的は、被測定信号を高精度で解析しようとす
るチヤンネルには高分解能の測定回路を設け、そ
れ以外のチヤンネルには上記より分解能の低い測
定回路を備えた低コストの多チヤンネル記録計を
提供することにある。

［実施例］ 以下、この考案を添付図面に示されている実施
例により詳細に説明する。

第１図によると、この装置は、例えば被測定入
力信号のアナログレベルを抽出するサンプリング
手段１１と、その出力をデイジタル変換するＡ／
Ｄ変換手段１２、及びこの変換されたデイジタル
値を波形データとして一時記憶する波形データ記
憶手段１３とその記憶番地設定手段１４を有して
いる。また、上記記憶データを読み出してチヤン
ネルごとに記録紙の所定位置へ記録させるため、
例えばチヤンネル位置シフトデータ記憶手段１５
と、上記読み出された波形データへこの位置シフ
トデータを加えるためのシフトデータ加算手段１
６、及びその出力を記録紙にアナログ波形として
並列的に記録する記録手段１７とが備えられてい
る。なお、この装置の動作項目などを設定するフ
アンクシヨン設定手段１８が設けられている。

第２図を参照すると、この多チヤンネル記録計
は、上記従来装置と同様にチヤンネル１からチヤ
ンネル４まで４チヤンネルの入力信号波形が測定
できるようにされており、各チヤンネルにはそれ
ぞれ測定回路１Ｓないし４Ｓが備えられている。
これらの測定回路１Ｓないし４Ｓには、例えばそ
れぞれ入力部１Ａないし１Ｄと、Ａ／Ｄコンバー
タ２Ａないし２Ｄ、及びストレージメモリ３Ａな
いし３Ｄが設けられている。各チヤンネルの入力
信号は上記入力部１Ａないし１Ｄにおいてサンプ
リングされたのちＡ／Ｄコンバータ２Ａないし２
Ｄに加えられ、そのデイジタル変換された波形デ
ータは、それぞれ各ストレージメモリ３Ａないし
３Ｄに一時記録されるようになつている。これら
の波形データは例えばCPU４によつて読み出さ
れ、レコーダ５に送られて記録紙６の所定位置に
その波形が描かれる。

この場合、上記４つのチヤンネルの波形データ
をそれぞれのストレージメモリに記憶させるに
は、例えば操作部７に設けられている図示しない
４つのチヤンネル設定スイツチを全部オンにし、
チヤンネル１と２の波形データを記憶させる場合
には対応する図示しない２つのチヤンネル設定ス
イツチをオンにする。これにより、CPU４から
は波形データ取込みのコマンドが発せられる。デ
コーダ８はコマンドを受け、指定されたチヤンネ
ルのストレージメモリに対して書込み可能にする
パルスを送出し、また、ストレージコントローラ
９はアドレスを順次送出する。これにより、指定
チヤンネルの波形データがそのチヤンネルのスト
レージメモリに書き込まれる。所定番地数のデー
タ書込みが終わると、ストレージコントローラ９
は、CPU４との間のバスがそれまで例えば制御
用バスとして機能していたのをデータバス機能に
切り換える。各ストレージメモリの波形データは
CPU４によつて読み出され、上記したようにレ
コーダ５に送られて図示しない記録ヘツドより記
録紙６にそのアナログ波形が記録される。CPU
４がこの波形データを読み出して演算処理してい
る間に、各Ａ／Ｄコンバータから送られてくる次
の波形データがストレージメモリの新しい番地に
書き込まれるようになつている。

なお、上記レコーダ５には記録紙６の送出方向
に対して直角方向に、すなわち記録紙６の紙幅方
向に沿い例えば０番から1000番まで1001個の導電
性スタイラスが配設された図示しない記録ヘツド
が備えられている。このスタイラスに上記波形デ
ータをデコードして得られるパルス状信号を加
え、その放電を利用して記録紙６に０番ドツトか
ら1000番ドツトまで1001個のドツト状記録ができ
るようにされている。したがつて、チヤンネル入
力信号レベルの最小値と最大値がそれぞれ上記０
番ドツトと1000番トヅトの位置となるように上記
入力部１の利得をあらかじめ調整しておけば、記
録紙６上には入力信の波形をフルスパンで記録さ
せることができる。また、上記最小値と最大値を
それぞれ０番ドツトと250番ドツトの位置となる
ように利得調整すれば、記録紙６には入力信号の
波形が1/4がスパンで記録されることも容易に理
解できる。

この実施例においては、チヤンネル１と２が高
精度の波形解析用チヤンネルに当てられ、それら
の入力信号波形は例えば記録紙６にフルスパンで
記録されるようになつている。そのため、上記測
定回路１Ｓと２ＳのＡ／Ｄコンバータ２Ａ及び２
Ｂには、例えば上記従来装置と同様に10ビツト変
換のはん用Ａ／Ｄコンバータが用いられている。
一方、他の２つのチヤンネル３と４は通常の波形
観測用チヤンネルにされており、測定回路３Ｓと
４ＳのＡ／Ｄコンバータ２Ｃ及び２Ｄには、例え
ば上記より分解能の低い８ビツト変換のはん用
Ａ／Ｄコンバータが用いられている。これらのチ
ヤンネルの入力信号波形は記録紙６に1/4スパン
で記録されるようになつているが、高精度の波形
解析が必要な場合には、これらの信号を上記チヤ
ンネル１又は２に入力すればよい。

これに関連して、測定回路１Ｓと２Ｓの各スト
レージメモリ３Ａ，３Ｂには、例えば8kワード
×ビツトのはん用メモリ素子２個で構成した容量
8kワード×16ビツトのメモリが用いられている。
この場合、上位６ビツトは使用されない。一方、
測定回路３Ｓと４Ｓの各ストレージメモリ３Ｃ及
び３Ｄには、例えば8kワード×８ビツトのはん
用メモリ素子がそれぞれ１個用いられている。

次に、第３図を併せて参照しながら記録紙６に
各チヤンネルの信号波形を記録する場合の記録位
置設定について説明する。ストレージメモリ３Ａ
と３Ｂに書き込まれているチヤンネル１と２の10
ビツト波形デーはCPU４によつて読み出され、
その図示しないレジスタを利用した２つのデータ
バツフアにそれぞれ移されたのちレコーダ５に送
られてデコードされる。このデコードされたパル
ス状の出力信号は、上記図示しない記録ヘツドに
設けられた０番から1000番までのスタイラス中の
該当する番号のスタイラスに加えられる。これに
より、記録紙６には上記波形データがドツト状に
１点記録される。以下、順次送られてくる波形デ
ータのデコード出力により、記録紙６にはチヤン
ネル１と２の入力信号波形がフルスパンで記録さ
れる。ただし、第３図には繁雑を避けるためその
うちの１つが例示されている。

チヤンネル３の８ビツト波形データについて
は、例えば記録紙６の０番ドツト位置から250番
ドツト位置の領域に記録される。すなわち、スト
レージメモリ３Ｃから読み出された波形データは
CPU４内のチヤンネル３用データバツフアに移
されたのち、上記チヤンネル１又は２の場合と同
様にレコーダ５に送られてデコードされ、そのデ
コード出力が対応する番号のスタイラスに加えら
れることにより記録紙６の上記波形デーがドツト
状で記録される。

チヤンネル４の８ビツト波形データについては
例えば記録紙６の750番ドツト位置から1000番ド
ツト位置の領域に記録されるようになつている。
すなわち、ストレージメモリ３Ｄから読み出され
た波形データはCPU４内のチヤンネル４用デー
タバツフアに移されたのち、750番ドツト位置に
対応するオフセツトデータが加算されて10ビツト
構成のデータとなり、レコーダ５に送られて上記
同様にデコードされる。これにより、750番から
1000番までの範囲にあるスタイラス中の対応する
番号のスタイラスにデコード出力が加えられ、記
録紙６に上記波形データがドツト状で記録され
る。

この実施例においては、チヤンネル１と２の入
力信号に対しては高精度の波形解析を行うため記
録波形の分解能を0.1％と仮定し、それに伴つて
測定回路１Ｓと２Ｓにはそれぞれ10ビツト変換の
Ａ／Ｄコンバータ２Ａ，２Ｂが用いられている。
また、通常の波形観測が行われるチヤンネル３と
４については、その測定回路３Ｓ及び４Ｓに８ビ
ツト変換のＡ／Ｄコンバータ２Ｃ，２Ｄが用いら
れているが、Ａ／Ｄコンバータの変換ビツト数は
上記の実施例に限られるものではない。すなわ
ち、高精度の波形解析を加えるチヤンネルと一般
の波形観測用チヤンネルとでは装置によつて必要
とする分解能が異なるから、それに応じてＡ／Ｄ
コンバータの変換ビツト数が適宜選定されること
は当然である。これに関連して、レコーダ５の記
録可能なドツト数、つまり記録ヘツドに設けられ
るスタイラスの個数もＡ／Ｄコンバータの最高分
解能に合せることは言うまでもない。チヤンネル
数が上記４チヤンネルより多い場合には、記録波
形が重ならないようにオフセツトデータを与えて
その記録領域を設定すればよい。ストレージメモ
リについては、その容量も必要に応じて適宜の大
きさに定められる。

なお、第４図には、記録紙６に各チヤンネルの
波形データを記録する際、その記録位置を例えば
CPU４で制御する場合の一例が流れ線図で示さ
れている。図中、D₁ないしD₄はそれぞれアドレ
スＡのとき各チヤンネル用データバツフアのデー
タ内容である。

［考案の効果］ 以上、詳細に説明したように、この考案による
多チヤンネル記録計は、入力信号に対して高精度
の波形分析を加えるチヤンネルと通常の波形観測
を行うチヤンネルとに応じて高分解能のＡ／Ｄコ
ンバータを備えた測定回路と、それにより低い分
解能のＡ／Ｄコンバータを備えた測定回路とを有
しており、高分解能のＡ／Ｄコンバータを備えた
測定回路からの波形データは例えば記録紙にフル
スパンで記録されるとともに、比較的低分解能の
Ａ／Ｄコンバータを備えた測定回路からの波形デ
ータは、記録紙の所定領域に所定のスパンで記録
されるようになつている。このため、高分解能の
Ａ／Ｄコンバータを各測定回路に一律に使用する
必要が無くなり、コスト上極めて有利である。ま
た、各チヤンネルの波形データの記録位置とその
スパンがあらかじめ設定できるので、測定者が記
録波形を見ながらマニアル操作でその位置等を上
下に調整するというような煩わしさが無くなり、
操作性が大幅に向上した記録計を提供することが
できる。

【図面の簡単な説明】

第１図ないし第４図はこの考案による多チヤン
ネル記録計の実施例に係り、第１図はその機能ブ
ロツク図、第２図は回路構成を示すブロツク線
図、第３図は記録紙上における各波形データ記録
位置の説明図、第４図はマイクロコンピユータに
よる記録位置制御の手順を示すフローチヤート、
第５図は従来装置の回路構成を示すブロツク線図
である。 図中、１Ｓないし４Ｓは測定回路、２Ａないし
２ＤはＡ／Ｄコンバータ、３Ａないし３Ｄはスト
レージメモリ、４はマイクロコンピユータ、５は
レコーダ、６は記録紙である。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) Ａ／Ｄコンバータと同Ａ／Ｄコンバータにて
   変換された波形データを記憶するメモリとをそ
   れぞれ含み、マイクロコンピユータにて制御さ
   れる複数のチヤンネル測定回路を有し、該測定
   回路に入力された信号のデイジタル変換データ
   をレコーダに加えて記録紙にその波形を記録さ
   せる多チヤンネル記録計において、 上記複数のチヤンネル測定回路のうち、所定
   のチヤンネル測定回路が他のチヤンネル測定回
   路とは異なる分解能のＡ／Ｄコンバータを備え
   ているとともに、上記マイクロコンピユータ側
   には、上記チヤンネル測定回路のメモリから読
   み出された波形データにそのチヤンネルごとに
   設定されているオフセツトデータを加算するデ
   ータ加算手段が設けられており、上記各チヤン
   ネル測定回路にて測定された波形がそれぞれ上
   記記録紙の所定位置に記録されるようにしたこ
   とを特徴とする多チヤンネル記録計。 (2) 上記各測定回路に設けられたＡ／Ｄコンバー
   タのうち、最高分解能を有するＡ／Ｄコンバー
   タを介して得られる波形データが上記記録紙の
   有効記録幅全域を記録領域として記録されるこ
   とを特徴とする実用新案登録請求の範囲第１項
   記載の多チヤンネル記録計。 (3) 上記各測定回路に設けられたＡ／Ｄコンバー
   タのうち、最高分解能よりも低い分解能のＡ／
   Ｄコンバータにて得られる波形データは、上記
   記録紙の有効記録幅の１／ｎを記録領域として
   記録されることを特徴とする実用新案登録請求
   の範囲第１項記載の多チヤンネル記録計。