JPH05167679A - 交換システムおよび加入者回路制御装置 - Google Patents

交換システムおよび加入者回路制御装置

Info

Publication number
JPH05167679A
JPH05167679A JP3333565A JP33356591A JPH05167679A JP H05167679 A JPH05167679 A JP H05167679A JP 3333565 A JP3333565 A JP 3333565A JP 33356591 A JP33356591 A JP 33356591A JP H05167679 A JPH05167679 A JP H05167679A
Authority
JP
Japan
Prior art keywords
subscriber circuit
control
order
subscriber
control information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3333565A
Other languages
English (en)
Inventor
Yasushi Fukuda
靖 福田
Masataka Takano
真隆 高野
Setsuo Takahashi
節夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3333565A priority Critical patent/JPH05167679A/ja
Priority to US07/992,535 priority patent/US5404389A/en
Publication of JPH05167679A publication Critical patent/JPH05167679A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】 【目的】加入者制御の高機能化と制御情報の増大とに対
応でき、ノイズ等による誤動作を防止することができる
微分制御方式の加入者制御装置および交換システムを提
供する。 【構成】端末に接続する加入者回路装置と、上位装置と
加入者回路装置とに接続されていて、上位装置からの制
御情報に対応する制御オーダにより加入者回路装置を制
御する加入者回路制御装置とを有する交換システムにお
いて、加入者回路制御装置は、上記上位装置から受信し
た制御情報を解析し、より先に受信した制御情報と比較
し、不一致のときに、制御オーダを加入者回路装置に送
出するオーダ処理部を備え、上記オーダ処理部は、制御
オーダを複数回送出し、加入者回路装置からの障害通知
を受け付けて、制御オーダを再送し、上記加入者回路装
置は、制御オーダを複数回受信して、制御オーダを照合
し、一致しないときは障害通知を出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アナログ加入者を収容
する時分割交換機の加入者回路制御装置に係るものであ
り、特に、上位装置からの制御情報対応に加入者回路装
置を制御する微分(ランダム)制御の加入者回路制御装
置および交換システムに関する。
【0002】
【従来の技術】時分割交換機の加入者回路制御装置に関
する従来技術としては、例えば、電子情報通信学会(1
989年秋)「小容量向通話路系構成方法の一考察」に
記載された技術が知られている。該従来技術では、加入
者回路制御装置は、上位の交換機における中央制御装置
から加入者制御情報を受信し、対応する加入者回路へオ
ーダ転送して制御をする。加入者回路制御装置1の主機
能を表1に示す。
【0003】
【表1】
【0004】表1に示すように、加入者回路制御装置1
は、加入者回路のループ検出、メンテナンス情報の監視
などを行い、その検出監視結果に対応する制御情報のタ
スクを実行する。加入者回路制御装置1は、中央処理装
置21からの命令および加入者回路のアドレスを示す制
御オーダに従い、それぞれの制御情報を加入者回路に転
送する。制御オーダは、表1に示すような種別があり、
それぞれの種別に対応するコードが予め割り当てられて
いる。
【0005】加入者制御装置と加入者回路装置間の制御
方式として、図7に示すように、上位の交換装置からの
制御情報の有無にかかわらず、制御情報を制御バス上に
時分割多重し、周期的に加入者回路装置に制御信号を転
送する周期(サイクリック)制御方式と、上位の交換装
置からの制御情報を解析し、必要な制御情報のみを編集
して制御信号を加入者回路装置に転送する微分(ランダ
ム)制御方式とがある。2つの方式の各機能の比較を表
2に示す。
【0006】
【表2】
【0007】表2に示すように、従来は、加入者回路装
置の活栓挿抜時に加入者回路制御装置と加入者回路間を
接続する共通の制御バス上にノイズが発生し、誤動作が
起こる(間欠障害)ため、周期制御方式を採用してい
る。すなわち、周期制御方式では、一時的にノイズによ
り誤動作しても、次の周期においては正しい制御信号を
送出するために誤動作が継続することはないが、微分制
御方式では誤動作が発生する。
【0008】
【発明が解決しようとする課題】しかし、周期制御方式
では、上位の交換装置からのアクセスが無い時も、常
時、一定周期で各制御オ−ダを各加入者回路装置へ転送
する必要が有るため冗長性が大きく、転送できる制御情
報量に制限がある。このため、加入者制御の高機能化や
加入者回路装置の台数の増加に伴い、制御情報が増大し
た場合、例えば、初期設定制御や診断試験制御等の低発
生頻度で情報量の多い制御オ−ダを周期制御方式で実現
する場合に、情報転送の高速化または制御バスの拡張が
必要となり、制御方式も複雑化される。
【0009】また、微分制御方式では、制御情報が増大
した場合には対応できるが、前述の加入者回路活栓挿抜
時の発生ノイズ等による誤動作の課題の他に、制御情報
の増加による転送処理能力限界時に、制御情報が紛失す
るという問題がある。
【0010】さらに、加入者制御装置で2重化冗長構成
を採る場合に、系切り替え時に、制御情報の廃棄をする
という問題がある。
【0011】本発明では、加入者制御の高機能化と制御
情報の増大とに対応でき、ノイズ等による誤動作を防止
することができる微分制御方式の加入者制御装置および
交換システムを提供することを目的とする。また、制御
情報の転送処理能力限界時に、制御情報の紛失を防止す
る加入者制御装置を提供する。さらに、微分制御方式に
よる加入者制御装置で2重化冗長構成を採る場合に、制
御情報の廃棄無しに系切り替えできる加入者制御装置を
提供する。
【0012】
【課題を解決するための手段】活栓挿抜時の共通制御バ
ス上のノイズや加入者回路内部の制御情報の破壊等によ
る誤動作を防止するため、端末に接続する加入者回路装
置と、上位装置と加入者回路装置とに接続されていて、
上位装置からの制御情報に対応する制御オーダにより加
入者回路装置を制御する加入者回路制御装置とを有する
交換システムにおいて、加入者回路制御装置は、上記上
位装置から受信した制御情報を解析し、より先に受信し
た制御情報と比較し、不一致のときに、制御オーダを加
入者回路装置に送出するオーダ処理部を備え、上記オー
ダ処理部は、制御オーダを複数回送出し、加入者回路装
置からの障害通知を受け付けて、制御オーダを再送し、
上記加入者回路装置は、制御オーダを複数回受信して、
制御オーダを照合し、一致しないときは障害通知を出力
する。
【0013】加入者回路装置と加入者回路制御装置とを
接続して、障害通知を伝送するアラーム用の専用線をさ
らに備えることができる。
【0014】また、上記加入者回路制御装置において、
上記オーダ処理部は、加入者回路装置にて受信された制
御オーダを読取るための読取り制御オーダを送出し、加
入者回路装置からの読取り制御オーダの応答と送出した
制御オーダとが一致するかを照合し、一致しいない場合
は、上記制御オーダを再送することができる。
【0015】上記加入者回路制御装置は、予め定めた回
数再送したときに、上記上位装置に障害として通知する
ことができる。
【0016】さらに、上記オーダ処理部は、上位装置か
らの制御情報を蓄積するオーダキューバッファを備える
ことができる。
【0017】また、加入者回路制御装置は、オーダ処理
部を運用系と予備系との2重化冗長構成とし、運用系と
予備系との間にデュアルポートメモリをさらに有する場
合に、系切り替え時のキュ−廃棄による制御オ−ダの喪
失を防止するために、上記デュアルポートメモリは、運
用系から予備系への切り替え時に、運用系のオーダキュ
ーバッファの制御情報を蓄積し、オーダ処理部は、オー
ダキューバッファからデュアルポートメモリへの制御情
報の送出と、デュアルポートメモリからオーダキューバ
ッファへの制御情報の送出とを制御するメモリコントロ
ーラをさらに備える。
【0018】さらに、上記オーダ処理部は、加入者回路
装置の加入者回路が実装されたことを監視し、実装検出
時に実装された加入者回路の種別に対応した所定の初期
設定制御をすることができる。
【0019】また、加入者回路装置と加入者回路制御装
置間で制御オーダを送受信する制御線およびデータを送
受信するデータ用信号線線とを有し、上記オーダ処理部
は、加入者回路装置の診断試験をする診断手段と、診断
試験の開始指示を受け付けて診断手段を起動させる入力
部とを有する。
【0020】上記診断手段は、加入者回路装置に対して
制御オーダを発行後、加入者回路装置にて受信された制
御オーダを読取るための読取り制御オーダを送出し、加
入者回路装置からの読取り制御オーダの応答と送出した
制御オーダとが一致するかを照合試験する。
【0021】また、上記診断手段は、加入者回路装置に
データ用信号線の折り返しを指示し、データ用信号線に
テストパターンを送出してデータ用信号線の導通試験を
する。
【0022】さらに、加入者回路装置と加入者回路制御
装置間でリレー駆動のための試験用の引込線を有し、加
入者回路装置は、上記試験用の引込線に接続するループ
作成リレーと、ループ作成リレーが駆動したことを検出
し、通知する発呼検出手段とを有し、上記診断手段は、
上記試験用の引込線を介して上記ループ作成リレーを駆
動させ、上記発呼検出手段からの発呼の通知により発呼
検出試験をする。
【0023】
【作用】加入者回路制御装置のオーダ処理部は、上位装
置から受信した制御情報を解析し、より先に受信した制
御情報と比較し、不一致のときに、制御オーダを加入者
回路装置に送出する微分制御方式をとり、制御オ−ダを
複数回転送出する。加入者回路装置は、照合し、一致確
認後オ−ダ実行し、不一致時は、加入者回路制御装置側
に障害通知を返送する。加入者回路制御装置は、障害通
知を受け付けて、制御オーダを再送する。加入者回路装
置は、再送手順後にオ−ダ実行するため、該装置間の制
御バスおよび各装置内のオ−ダ転送制御部でビット誤ま
り等の間欠障害発生時のオ−ダ転送も救済でき、加入者
回路装置の誤動作を防止できる。
【0024】また、加入者回路制御装置と加入者回路装
置間は、読取オ−ダを実行する手順としているため、制
御オ−ダの実行正常性の確認および加入者制御装置内で
保持する状態制御情報と加入者回路装置との被制御状態
の一致確認を行ない、一致しいない場合は、上記制御オ
ーダを再送することができる。
【0025】2重化構成を採る加入者回路制御装置の系
切替時は、現運用系のオ−ダキュ−用バッファから、デ
ュアルポ−トメモリを経由して、新運用系のオ−ダキュ
−用バッファにDMA転送することにより、切り替え前
の両オ−ダキュ−用バッファの格納状態に差がある場合
にも、現運用系のオ−ダキュ−が全て新運用系にコピ−
されるので、全てのオ−ダキュ−を廃棄せずに系切替す
ることができる。
【0026】さらに、加入者回路制御装置は、制御対象
の各加入者回路装置における加入者回路の実装状況と加
入者回路種別を常時監視しているので、新たに加入者回
路装置が実装された場合は即座に検出し、加入者回路種
別を識別することにより、加入者回路制御装置自身(上
位装置から制御情報を受ける必要が無い)で、種別に適
合した加入者回路装置の初期設定を実行することができ
る。
【0027】また、同一種別の全加入者回路装置を一斉
にシステム組込みする場合も、加入者種別を識別し、放
送形式オ−ダを用いて効率良く初期設定ができる。
【0028】さらに、入力部が診断試験の指示を受け付
けて、診断手段を起動させ、診断手段が加入者回路装置
の診断試験をすることができる。
【0029】
【実施例】以下、図を用いて実施例に従い、本発明を具
体的に説明する。
【0030】図8に交換システムの全体の構成図を示
す。加入者回路制御装置1は、複数あり、通話路装置2
と加入者回路3との専用インタフェースであり、通話路
装置2の中央処理装置21の命令に従って加入者回路を
制御する。加入者回路制御装置と複数の加入者回路装置
間は、制御情報が転送する共通制御バスで接続され、デ
ータが転送するためのハイウエイを別に備えている。加
入者回路は、加入者の電話やデータ端末、FAXなどの
端末装置に接続され、加入者回路制御装置1に複数台の
加入者回路が接続できる。通話路装置2は、複数の加入
者の端末装置間の通話路を切り替える交換機や中継機な
どの上位装置(以下、上位装置という)である。通話路
装置2には、中央処理装置21が接続されており、加入
者回路制御装置1に対して命令を出力する。また、通話
路装置2には、他の通話路装置を接続することができ、
0/1系の2重化冗長構成をとることができる。
【0031】つぎに、加入者回路制御装置1の構成を図
1に示す機能ブロック図を参照して説明する。
【0032】図1において、加入者回路制御装置1は、
上位装置2から各加入者回路への制御オーダを受信し
て、複数の加入者回路装置3を制御する機能を有し、上
位装置同様0系オーダ処理部4と1系オーダ処理部5に
よる2重化冗長構成している。上位装置の0/1系と、
オーダ処理部の0/1系とは各同系同志が接続される面
構成をとり、上位装置からの切り替えの指示に従って、
加入者回路制御装置1の系が切り替わる。従って、0系
の上位装置が、ACT(ACTIVE:動作中、運用系)の時
は、0系オーダ処理部がACTとなり、系選択回路13
で0系が選択され、0系オーダ処理部から各加入者回路
装置へ制御オーダが転送される。1系は、SBY(STAN
DBY:予備)系となり、障害があったときに、上位装置
からの切り替え指示により切り替わる。
【0033】それぞれのオーダ処理部は、制御情報受信
部6、マイクロコンピュータ回路7(以下、マイコン回
路という)、DMAC (Direct Memory access control
er)8、マイコンプログラム部9、オーダキュー用バッ
ファ10およびI/O制御部11を有する。
【0034】制御情報受信部6は、上位装置との制御情
報の送受信を行う。制御情報受信部6は加入者回路制御
用状態格納メモリを有しており、状態格納メモリは、各
加入者回路に対応する上位装置からの制御情報を格納し
ている。状態格納メモリは、制御情報受信部6内に有し
てもよいし、オーダ処理部の内部に有していてもよい。
制御情報受信部6は、上位装置からの制御情報受信時
に、制御情報に付与されているアドレスに従い、状態格
納メモリを参照し、状態の変化を検出する。この場合状
態の変化とは、上位装置からの制御情報の種別の変化を
いい、変化のあった制御情報を受信し、状態格納メモリ
に制御情報の種別を書き込み、同時に、制御情報種別を
識別し、各制御情報種別に対応する予め決められた割込
レベルでマイコン7に通知する。また、制御情報受信部
6は、マイコン7が他の処理をしている場合などには、
オーダキュー用バッファ10に受信した制御情報を蓄積
させる。これについては制御情報が紛失する場合の対応
として後述する。
【0035】マイコン回路7は、制御情報受信部6にて
受信した制御情報に従い、マイコンプログラム部9に記
憶されている各制御情報の処理プログラムに基づいて、
実際のオーダ処理を実行し、制御オーダを加入者回路装
置に送出する。マイコンプログラム部9には、前述の表
1に示すような機能を有するようにあらかじめプログラ
ミングされている。オーダキュー用バッファ10は、記
憶手段であり、マイコンが受信制御情報を即座に処理で
きない場合は、受信した上位装置からの制御情報を一時
的に蓄えて、FIFO(First in First out)メモリの
ように最初に入力した制御情報から出力する。DMAC
8は、系切替時に、デュアルポートRAM12に対して
オーダキュー用バッファの転送制御と、デュアルポート
RAM12からオーダキュー用バッファの転送制御とを
行う。I/O制御部11は、加入者回路装置に対しての
オーダの入出力制御を行う。
【0036】また、加入者回路制御装置1は、系間のオ
ーダキュー転送を中継するデュアルポートRAM(メモ
リ)部12と、デュアルポートRAM部12のアクセス
の競合制御をする競合制御部16と、上位装置から指示
されてACT系を選択して加入者回路装置と接続する系
選択回路13とをさらに有する。デュアルポートRAM
部12は、オーダ処理部の0系と1系との間に位置し、
系切り替え時に制御情報の廃棄を防ぐために、ACT系
のオーダキュー用バッファからSBY系のオーダキュー
用バッファに制御情報の転送をするときに、一時的にデ
ュアルポートRAM部12を介して転送するためのもの
である。これについては、系切り替え時に制御情報を廃
棄しないようにするための対応として後述する。
【0037】つぎに、加入者回路制御装置の制御動作を
説明する。
【0038】本実施例における加入者回路制御装置は、
微分制御方式により加入者回路を制御する。まず、上位
装置からの制御情報があると、制御情報受信部6は、制
御情報に付与されているアドレスに従い状態格納メモリ
を参照することにより、状態の変化を検出する。制御情
報受信部6は、変化のあった制御情報を受信し、状態格
納メモリに制御情報の種別を書き込み、制御情報を解析
し、マイコン回路7に通知する。
【0039】マイコン回路7は、通知があると、制御情
報受信部6にて受信した制御情報に従い、マイコンプロ
グラム部9に記憶されている各制御情報の処理プログラ
ムに基づいて、実際のオーダ処理を実行する。すなわ
ち、制御情報のあった加入者回路装置に対して、I/O
制御部11より各オーダを送出する。
【0040】つぎに、加入者回路装置活栓挿抜時の雑音
による誤動作防止について説明する。
【0041】雑音による誤動作の障害があった場合のオ
ーダ化けに対して、加入者回路が誤動作しないように表
3に示すチェック方式により防ぐことができる。
【0042】
【表3】
【0043】後述の状態読取りによる確認動作に、表3
に示すようなチェック方式を合わせてもよい。また、表
3に示す4つのチェック方式のうち、加入者制御手順に
おいて、バースト誤りに対する検出能力、処理能力およ
びシンプルなハード構成から2連送チェック方式が望ま
しい。
【0044】以下は、2連送チェック方式を採用した場
合を例にして、さらに、加入者回路装置活栓挿抜時の雑
音による誤動作防止について、図2、図3および図4を
参照して説明する。
【0045】図2および図3は、加入者回路制御装置と
加入者回路間の制御オーダ転送タイムチャートを示す。
図2は、活栓挿抜により雑音発生し、転送エラーが1度
発生し再送により回復する場合のタイムチャートを示
し、図3は、転送エラーが2度連続して発生し、オーダ
廃棄となった場合のタイムチャートを示す。また、図4
は、状態書込みオーダ実行後、同状態読取りオーダを実
行し、状態書込みオーダの正常終了を再確認するフロー
チャートを示している。
【0046】加入者回路制御装置と複数の加入者回路装
置間は、共通制御バスで接続され、バス動作中に加入者
回路装置の挿入/引抜きを行うと、数ns〜数μs程度
のノイズが発生し、転送中のオーダが影響され受信側で
誤動作を起こしてしまう。
【0047】この誤動作を防ぐために、加入者回路制御
装置と複数の加入者回路装置間において、オーダをアド
レスA、コマンドBおよびデータCに分割して転送する
場合、図2に示すように、加入者回路制御装置は、各情
報単位に2度連続して各情報を加入者回路装置へ転送す
る。加入者回路装置側では、各情報単位に照合チェック
し、アドレスが一致した場合は、加入者回路装置内にあ
るオーダレジスタにセットする。加入者回路は、図2に
示すコマンドBのように照合結果不一致の場合は、加入
者回路制御装置へアラーム(ALM)を返送し、コマン
ドの再送を要求する。アラームを受信した加入者回路制
御装置は、コマンドBを再送し、受信側の再照合結果通
知を待ち、一定時間内に通知されなければ、次のデータ
Cを転送する。受信側の加入者回路は、コマンドBとデ
ータCとをそれぞれ受信照合した後、一致すればオーダ
レジスタに格納し、アドレス、コマンドおよびデータの
全てがそろった時点で、該オーダの実行に移る。また、
アラーム情報は、共通制御バスを介して、加入者回路装
置から加入者回路制御装置へ複数回転送してもよいし、
共通制御バスとは別にアラーム用の専用線を有すること
により、アラーム線を介して転送することもできる。
【0048】また、図3は2度障害が重なった場合の例
のタイムチャートを示している。加入者回路制御装置
は、アドレスAの正常受信後、コマンドBが2度連続し
て転送障害となり、アラーム情報を2度加入者回路装置
から受信すると、間欠障害ではなく固定障害であると判
断し、上位装置に対して系切替を要求する。すなわち、
受信側の加入者回路装置は、2度連続の照合不一致でオ
ーダレジスタをクリアリセットし、次のオーダに備え
る。送信側の加入者回路制御装置は、2度連続のアラー
ム情報の受信でオーダ転送を中止し、上位装置にアラー
ム情報を転送し、系切替を要求する。また、固定障害で
あると判断するのに2度連続の照合不一致としたが、2
以上の回数を予め定めておいてもよい。
【0049】以上により、誤ったオーダ情報(アドレ
ス、コマンド、データ)が加入者回路装置に転送されて
も、加入者回路装置が各オーダ情報の照合確認し、加入
者回路制御装置が再送をすることにより、誤動作するの
を防止できる。また、転送障害の発生頻度により、間欠
障害か固定障害かを判断し、間欠障害は再送により救済
し、固定障害の場合に再送を繰り返しすることにより処
理能力を低下させることのないよう、系切替を上位装置
に要求することができる。
【0050】また、誤動作を防ぐための他の方法につい
て説明する。図4は、制御データ転送シーケンスに含ま
れるオーダ正常終了確認手順のフローチャートを示して
いる。図4に示すフローチャートは、加入者回路制御装
置が、加入者回路装置に対する状態書込み制御オーダ発
行後に、加入者回路内の状態制御メモリに対し状態読取
り制御オーダを実行し、前状態書込制御オーダが正常に
終了したことを確認するものである。状態書込制御オー
ダとは、加入者回路制御装置が加入者回路に対して出力
する制御情報の1つであり、加入者回路に有する状態レ
ジスタに制御オーダの状態を書き込むものである。ま
た、状態読取り制御オーダは、加入者回路の状態レジス
タの状態を確認のために、加入者回路制御装置が加入者
回路から読みだすものである。
【0051】上位装置からの制御情報を受信する(ステ
ップ2)と、制御情報受信部6は、制御情報に付与され
ているアドレスに従い状態格納メモリを参照することに
より、状態の変化を検出する。制御情報受信部6は、変
化のあった制御情報を受信し、状態格納メモリに制御情
報の種別を書き込み、制御情報を解析し(ステップ
3)、マイコン回路7に割込み通知する(ステップ
4)。
【0052】マイコン回路7は、通知があると、制御情
報受信部6にて受信した制御情報に従い、実際の制御情
報処理を実行し、制御情報のあった加入者回路装置に対
して、I/O制御部11より各オーダを送出する(ステ
ップ5)。マイコン回路7は、制御オーダが正常終了し
たことを確認する(ステップ6)。マイコン回路7は、
制御オーダが加入者回路装置への状態書込みオーダであ
るかを判定し(ステップ7)、状態書込オーダであれ
ば、同じアドレスに対して同状態読取オーダを実行し
(ステップ8)、状態書込オーダの内容と比較照合する
(ステップ9)。照合結果が一致すれば、加入者回路制
御装置の制御情報受信部6内にある加入者回路制御用状
態保持メモリを更新する(ステップ10)。照合結果が
2度連続で不一致となれば(ステップ11、ステップ1
2)、固定障害と判断し、上位装置にアラーム通知し
(ステップ13)、上位装置に対して系切替を要求する
(ステップ14)。
【0053】以上により、図2および図3の2重転送手
順で防止できずに、誤オーダ制御を実行した場合にも、
加入者回路側の状態読取りにより確認することにより、
救済することができる。
【0054】つぎに、加入者回路制御装置の制御情報増
加による転送処理能力限界時に、制御情報が紛失すると
いう問題を解決する手段について説明する。
【0055】まず、制御情報の紛失が起きることを、以
下に示す仕様モデルを用いて検討を行う。
【0056】(1)1加入者回路装置へのオーダ発行間
隔:yμs/オーダ (2)加入者回路制御装置から加入者回路への1オーダ
あたりの平均転送量:Xバイト、〔オーダ種別(POW
ーON、バス接続、PADオン/オフ…等)〕 (3)バイトあたりの処理時間:Zμs/バイト (4)転送障害の発生率:r% 上記の場合において、次式で条件を表せる。
【0057】
【数1】
【0058】この条件からわかるように、処理時間が長
く、転送バイト数が多いか、または、オーダ発行間隔が
小さい場合には、この条件が成り立たない可能性があ
る。この場合、一斉切断/発呼等の輻輳時加入者回路制
御装置での転送処理が間に合わないため、制御情報が紛
失するという問題がある。
【0059】そこで、本実施例では、加入者回路制御装
置に、図1に示すように、中央処理装置からの制御情報
を蓄える記憶手段であるオーダキュー用バッファ10を
備える。オーダキュー用バッファ10は、制御情報受信
時に逐次キューを蓄え、順次転送処理を行う。
【0060】さらに、中央処理装置から制御情報増加時
に、オーダキュー用バッファ10が、予め定めたキュー
数まで蓄積されたら、加入者回路制御装置から加入者回
路への制御オーダ転送処理における前述の状態読取りオ
ーダをスキップし、各オーダ処理時間を短縮させる。こ
の場合、マイコン回路7が、オーダキュー用バッファ1
0のオーダバッファ数を監視し、予め定めたキュー数に
達したときに、状態読取りオーダの送出をやめるように
する。また、状態読取りオーダの送出をする場合のキュ
ー数も予め定めておき、処理オーダの数が少なくなり、
予め定めたキュー数に達したときに、状態読取りオーダ
の送出を再度始めるようにする。
【0061】前述の検討モデルに、さらに項目を追加
し、本実施例の有効性に関して検討を行う。
【0062】(5)必要なキューバッファ数:l (6)正規→簡易手順へ移行する閾値キユー数:m
u(ただし、正規手順は、状態書込み制御オーダ送出
後、状態読取り制御オーダ送出(W/R)をする照合チ
ェックをする場合をいい、簡易手順は、状態読取り制御
オーダ送出をしない、照合チェック無しの場合をい
う。) (7)簡易→正規手順へ移行する閾値キユー数:md (8)中央処理装置制御情報に対する加入者回路制御装
置オーダ数の比を1:1(=P)とする。 (9)加入者制御オーダの平均転送バイト数、正規手
順:X1バイト/オーダ、簡易手順:X2バイト/オーダ (10)中央処理装置からの制御情報の最小間隔:yμ
s/制御情報間 (11)転送障害発生率:γ (12)転送速度:Vμs/バイトとする。
【0063】中央処理装置の制御情報発行間隔yμsと
加入者回路制御装置のオーダ転送処理時間(正規手順V
1μs/簡易手順VX2μs)の関係には次の〜の
3通りのケースが考えられる。
【0064】 ケースy>VX1>VX2 ケースVX1>y>VX2 ケースVX1>VX2>y ケースでは、中央処理装置から発行される制御情報に
対し、加入者回路制御装置の正規手順による転送処理能
力が上回るため、正常状態ではオーダキュー用バッファ
10は必要無く、直接マイコン回路が処理できる。
【0065】ケースでは、単位時間当たりにおける中
央処理装置の発行制御情報数が、加入者回路制御装置の
転送処理オーダ数を上回るため、オーダキュー用バッフ
ァが必要となる。
【0066】オーダキュー用バッファの容量は、中央処
理装置の制御情報発行が最繁となる一斉発呼/切断の場
合を考慮した、各加入者回路へのオーダ分が必要とな
る。1加入者回路制御装置に対して、最大k回路の加入
者回路を制御すると、そのキューバッファ数lは次式数
2で表される。
【0067】
【数2】
【0068】さらに、一斉発呼/切断が繰り返される最
悪状態が継続すると、キュー数は増加し続けるため上記
数2に従い設定したキューバッファ数でも不足し、加入
者回路制御装置で転送処理不能となるオーダ(廃棄オー
ダ)が生じてしまう場合を考慮してもよい。この場合、
オーダキュー用バッファが一定値muを越えた場合に、
マイコン回路が、状態書込制御オーダ発行後、状態読取
り制御オーダを実行し、状態照合チェックを行う正規手
順から、状態書込制御オーダ実行のみで状態読取りによ
る照合チェック手順を省略した簡易手順に移行すること
により、前述の最悪状態が継続した場合もキュー数を減
少させることができる。
【0069】キュー数mtと輻輳の継続時間tの関係は
次式で示される(ただし、t1はmt=mu以降の時間と
する)。
【0070】
【数3】
【0071】数3から求まる輻輳の継続時間とキュー数
の関係を図10に示す。図10において、時間t0μs
は、キュー数mtが、閾値キユー数muと等しくなる時間
を示し、時間t0μs以前は正規手順により処理し、時
間t0μs以降は簡易手順により処理している。
【0072】ケースの場合を考慮すると、一斉発呼/
切断が繰り返される最悪状態において、正規手順→簡易
手順へ移行してもキュー数は減少せず、結果的にオーバ
フローしてしまう。この場合には、オーダキュー用バッ
ファのバッファ容量を十分に大きくする必要がある。
【0073】すなわち、正規手順から簡易手順へ手順変
更する限界キュー数muを大きく設定すると、完全にキ
ューが無くなり正規手順に戻るまでに時間を要すること
になる。接続遅延の点を考慮し、中央処理装置等の処理
時間を含めた調整を行い、CCITTQ543勧告等の
サービス仕様を満足させるように前述の式より求めるこ
とができる。
【0074】また、正規手順に戻るキュー値mdを導入
し、例えば、muと同一値に設定すれば、一斉発呼/切
断の繰り返される最繁状態が続いた場合、キュー数はm
u(=md)前後を変動し、最繁状態収束後、徐々に減少
することになる。md=0の場合より、キューの減少速
度は遅くなるが、md以下のキュー状態では、正規手順
で処理を行うので信頼性が高い。
【0075】このように、mdとmuの設定は、処理の即
応性と信頼性のトレードオフの関係にあり、各システム
の呼発生状態と他装置での処理時間を考慮し、最適値に
設定することができる。
【0076】以上により、各システムにおける中央処理
装置からのバースト的なオーダ発行にも適応する加入者
制御オーダ処理をすることができる。
【0077】また、他の方法として、加入者回路制御装
置ー加入者回路間のオーダ転送速度を上げる方法もあ
る。この場合、加入者回路制御装置と複数の加入者回路
カードとに接続される制御バスに、コスト的に有利なT
TLによる不平衡伝送形式を使用し、接続パターン長に
よる遅延、反射等の影響による動作マージンを考慮し
て、転送速度を設定すればよい。
【0078】つぎに、加入者回路制御装置が2重化冗長
構成を有する場合に、系切り替え時に制御情報の廃棄を
防ぐ手段について説明する。
【0079】制御情報の廃棄は、ACT系のオーダキュ
ー用バッファとSBY系のオーダキュー用バッファとの
オーダが異なるために起こる。
【0080】制御オーダには、片系オーダ(ACT系に
のみ発行されたオーダ。主に読取りオーダ)と両系オー
ダ(ACT系/SBY系ともに発行されるオーダ)とが
あり、図11に示すのような場合に、各系のキューバッ
ファの処理状態が異なる。また、上位装置2は、基本的
に0系および1系の両方に対してオーダ発行するが、加
入者回路への状態読取りオーダは、ACT系のみに発行
され各系間のオーダ処理は同期しないため各系のキュー
バッファの処理状態が異なる。この状態読取りオーダ
は、ACT系のオーダ処理部のマイコン回路7のみが発
行し、SBY系では発行しないため、オーダに差が生じ
る。例えば、状態読取りオーダが連続した場合に、AC
T系に比較してSBY系の処理は軽くなり、各系キュー
バッファの蓄積状況に差が生じる。この時、ACT装置
に障害が発生し、そのまま系切替の指示があって、系の
切り替えを実行すると、ACT系とSBY系とのキュー
バッファの差分のオーダキューが実行されないまま損失
することになる。このため、上位装置で保持する制御状
態と実際の加入者回路の制御状態とに差が生じ、誤動作
を招く可能性がある。
【0081】そこで、本実施例においては、各オーダ処
理部にDMAC8を備え、また、系間にはデュアルポー
トRAM回路12および競合制御手段16を設ける。図
12に、系切り替え処理のフローチャートを示す。
【0082】図12において、系切替の指示があると
(ステップ121)、マイコン回路7は、オーダ処理停
止後、現ACT系のDMACをセットする(ステップ1
22)。DMAC8は、現ACT系オーダキューバッフ
ァの全キューをデュアルポートRAMにDMA転送し、
DMA転送が終了する(ステップ123)と、競合制御
手段16に有する要求フラグをセットする(ステップ1
24)。一方、新ACT系のマイコン回路7が、競合制
御手段16の要求フラグを定期的に監視し、要求フラグ
がセットされていれば(ステップ125)、新ACT系
のDMAC8をセットし(ステップ126)、デュアル
ポートRAMのキューを新ACT系オーダキューバッフ
ァにDMA転送する(ステップ127)。その後、新A
CT系でオーダ処理を再開することにより、オーダキュ
ーバッファの差分によるキュー廃棄を防止した系切替を
実行することができる。
【0083】以下に、DMA転送時間tμsを求める式
を数4に示す。この場合、DMA転送時間は、現用系が
キューバッファから読みだして、デュアルポートRAM
に書き込み、予備系がデュアルポートRAMから読みだ
して、キューバッファに書き込むまでの時間とする。オ
ーダキューの容量をWバイト、1バイト当り転送時間を
Tμs/バイトとし、以下のように求めることができ
る。
【0084】
【数4】
【0085】以上の時間で、DMA転送が終了する。系
切替の要求時間を満足するように、キューバッファの容
量、DMA転送速度を上記式より求めることができる。
【0086】また、制御情報の廃棄を防ぐ他の方法とし
て、系間でオーダ処理の同期をとる方法がある。例え
ば、ACT系で1オーダ実行完了したら、SBY系の同
一オーダキューを削除し、常時、ACT系とSBY系の
キューバッファ数が同一になるよう制御するようにして
もよい。
【0087】つぎに、加入者回路装置からの制御情報を
受信する場合の動作を説明し、加入者回路制御装置にお
ける加入者回路装置の実装監視および自律初期設定につ
いて説明する。
【0088】図5は、本実施例のの接続構成図を示す。
図6は、加入者回路装置からの通知情報であるステータ
ス情報のフレームフォーマットおよびメモリ割付けを示
す。
【0089】図5において、交換システムは、前述と同
様、加入者回路制御装置1、上位装置2および加入者回
路装置3をそれぞれ複数備える。上位装置2からの加入
者制御情報を制御情報受信部6で受信し、マイコン回路
7に通知し、オーダ転送部51を介して加入者回路装置
を制御するのは、前述と同様の動作による。加入者回路
制御装置は、さらに、各加入者回路装置からのステータ
ス情報を受信して多重分離をするDMPX(time Divis
ion Multiplexity)8と、各加入者回路装置ごとにステ
ータス情報を蓄えておくステータス情報メモリ52とを
有する。また、受信部においてもDMPX8と、ステー
タス情報メモリ52とを2重化冗長構成とすることもで
きる。
【0090】加入者回路制御装置は、複数(m+1)台
の加入者回路装置(0〜m)を制御しており、各加入者
回路装置からステータス情報12を常時DMPX8が受
信する。ステータス情報は、各加入者回路装置ごとに時
分割多重されて、受信した加入者回路制御装置では、D
MPX8で多重分離した後、ステータス情報メモリ52
へ格納する。
【0091】図6は、時分割多重されたステータス情報
のフレームフォーマットを示している。図6において、
フィルタ係数は、終端インピーダンスのデジタルフィル
タの係数を示しており、例えば、3ビットのコードを予
め割り当てておく。通話レベルは、加入者回路における
通話レベルによりパッド(例えば、0dB、6dBなど
の伝送損失)を挿入するか削除するかを示す。状態設定
モードは、バランシングネットワークのどれを設定する
かしないかを示す。回路ボードの実装の有/無は、各加
入者回路ボードの実装の有/無を示している。また、ス
テータス情報メモリは、各加入者回路装置(SLIC0
〜m)の各回路ボード(CCT0〜n)単位に割当てを
決めており、受信したステータス情報を蓄えておく。
【0092】図6において、加入者回路側は、各加入者
回路装置の各回路ボード単位にフィルタ係数、通話レベ
ル、各レジスタ内容、状態設定モードおよび回路ボード
の実装の有/無状況の各情報を保持し、加入者回路制御
装置へ転送する。加入者回路制御装置は、ステータス情
報を受信し、内部のステータス情報メモリ52の所定の
アドレスに上書きし、情報を更新する。ステータス情報
メモリは、この実装状況ビットを監視しており、このス
テータス情報メモリの更新時に、加入者回路装置SLI
Cの回路ボードの実装状況ビットが“無”→“有”に変
化している場合、ステータス情報メモリはマイコン回路
7へ割込み通知する。マイコン回路7は、該加入者回路
装置SLICの全回路ボードCCTの各ステータス情報
(フィルタ係数、通話レベル、各レジスタ内容、状態設
定モード)を読取り、該ステータス情報に適合した初期
設定動作を加入者回路装置に対して順次実行する。
【0093】また、全回路ボードが同一種別で、設定内
容が同一の場合は、同報形式で全回路一斉に初期設定を
行い、処理時間を短縮できる。
【0094】本実施例によれば、加入者回路装置の実装
状況を常時監視し、加入者回路種別に適合した初期設定
動作を実行でき、通常構成で高機能化できる。
【0095】つぎに、加入者回路制御装置に診断機能を
有する場合について図7を参照して説明する。図7は、
本実施例の診断機能ブロック図を示している。
【0096】図7において、加入者回路制御装置1には
マイコン73と診断プログラム74とを備え、さらに、
試験用の制御信号を発生したり検出する試験制御手段で
ある、オーダ制御部76、HW制御部84およびスキャ
ン情報検出部81を備えている。 加入者回路制御装置
1と加入者回路装置間は、前述の共通制御バスで接続さ
れており、試験用のデータは、他の制御オーダと同様に
共通制御バスを介して転送されるが、図7においては、
試験用のデータの流れを直接線で示している。また、ハ
イウエイ96は、データ信号線であり、時分割多重して
おり、各加入者回路装置ごとに、任意にタイムスロット
(TS)が割り当てられる。
【0097】診断実行通知部75は、入力部95から保
守者の診断開始の指示を受け付けて、マイコン73に割
込み通知をする。マイコン73は、通知があると診断プ
ログラムをロードし、診断プログラム74の各診断メニ
ューのプログラムを実行する。また、本診断は、加入者
回路制御装置および加入者回路装置のシステム組込中
(稼働中)、システム組込前(非稼働中)にかかわらず
実行できる。システム組込前は、加入者回路装置のSL
IC状態検出部91から使用状態情報がSLIC状態情
報メモリ90に転送され、マイコン73が、SLIC状
態情報メモリ90にアクセスし、各加入者回路の使用状
態を識別し、未使用中に加入者回路に対してのみ診断試
験を実行する。診断メニューには以下の3種類がある。
【0098】(1)オーダ発行試験 (2)ハイウエイ折り返し導通試験 (3)発呼検出試験。
【0099】以下、各試験動作を説明する。
【0100】(1)オーダ発行試験は、加入者回路制御
装置から、加入者回路装置に対しての制御オーダが正常
に発行されて、加入者回路装置が、制御オーダに対応す
る実行を正常にしているかを試験する。
【0101】オーダ発行試験では、まず、マイコン73
が、オーダ制御部76に指示する。オーダ制御部76
は、全回路に対する状態書き込みオーダを順次発行し、
各加入者回路装置のオーダ実行部83を動作させ、その
後に全回路に対する同状態読取り制御オーダを発行し
て、オーダ実行内容をチェックし、制御オーダが正常に
実行されることを試験する。
【0102】(2)ハイウエイ(HW)折り返し導通試
験は、HW制御部77、HW制御部84、ドロッパ・イ
ンサータ78、HW折り返しループ作成部(TSA)8
5を用い、ハイウエイ(データ用信号線)の導通試験を
する。マイコン73がHW制御部84に指示し、HW制
御部84が、HW折り返しループ作成部(TSA)85
に対して、ハイウエイ上の被試験タイムスロット(T
S)の折り返しループを指示する。被試験タイムスロッ
ト(TS)とは、試験する加入者回路のハイウエア上に
割り当てられたタイムスロットをいう。HW折り返しル
ープ作成部(TSA)85は、被試験タイムスロット
(TS)の折り返しをする。ループHW制御部77は、
ドロッパ・インサータ78で被試験TS上にテストパタ
ーンを挿入し、折り返してきた被試験TS上のテストパ
ターンをドロッパ・インサータ78が抽出し、ループH
W制御部77が、比較照合により折り返しハイウエイT
Sの導通確認を行う。本試験はTS単位で全TSに対し
て実行できる。
【0103】(3)発呼検出試験は、リレー制御部7
9、ループ作成リレー80、スキャン(SCN)情報検
出部81、SLIC(加入者回路)86、試験引込みリ
レー87および発呼検出部88を用い、加入者回路にお
いて、発呼検出が正常にされているかを試験する。発呼
検出試験は、制御バスとは別に、リレー駆動のための試
験用の引込み線を設けておく。
【0104】リレー制御部は、マイコン73から指示が
あると、試験引込みリレーを試験側に切り替えた後、ル
ープ作成リレー87をオンし、擬似ループを作成する。
SLIC86がループを検出したことを発呼検出部が検
出すると、スキャン情報検出部81へ通知され、SLI
C86の発呼検出機能が確認できる。
【0105】以上、(1)〜(3)の診断試験結果は、
全て、オーダ制御部76、HW制御部84およびスキャ
ン情報検出部81からそれぞれ診断結果編集部12に通
知され、加入者回路制御装置に有する表示装置(LE
D)により表示することにより、保守者が認識できる。
【0106】本実施例によれば、システムへの組込前後
にかかわらず、通常の構成で、加入者回路制御装置配下
の前加入者回路を診断試験でき機能向上できる。
【0107】
【発明の効果】本発明によれば、加入者回路制御装置と
加入者回路装置間の制御バス上に活栓挿抜等によるノイ
ズが発生した場合も、加入者回路装置側でオーダの誤認
識無く転送制御できるので、制御方式の信頼性向上の効
果がある。
【0108】また、制御情報の処理能力限界時に、制御
情報の紛失を防止できる。
【0109】さらに、本発明によれば、各系間でオーダ
キューの同期処理の必要無く、オーダキューを廃棄せず
に系切り替えを実行できるので、高品質な2重化冗長構
成の加入者回路制御装置を提供できる。
【図面の簡単な説明】
【図1】加入者回路制御装置のオーダ処理機能ブロック
図。
【図2】加入者回路制御バス上のオーダ転送フローチャ
ート(1)(間欠障害時)。
【図3】加入者回路制御バス上のオーダ転送フローチャ
ート(2)(固定障害時)。
【図4】加入者回路装置への制御オーダ確認手順のフロ
ーチャート。
【図5】加入者回路制御装置自律の初期設定方式のブロ
ック構成図。
【図6】初期設定時に用いるステータス情報のフレーム
フォーマット。
【図7】加入者回路制御装置自律の診断機能ブロック
図。
【図8】交換システムの構成図。
【図9】加入者回路制御装置の構成図。
【図10】オーダキュー数と輻輳時間との関係のグラ
フ。
【図11】系切り替え時のオーダ発行のモデル説明図。
【図12】系切り替え処理のフローチャート。
【符号の説明】 1…加入者回路制御装置、2…上位装置、3…加入者回
路装置、4…0系制御オーダ処理部、5…1系制御オー
ダ処理部、6…制御制御情報受信部、7…マイコン部、
8…ダイレクト・メモリ・アクセス・制御部(DMA
C)、9…マイクロプログラム格納メモリ、10…制御
オーダキュー用バッファ、11…加入者回路入出力制御
部、12…デュアルポートメモリ部、13…ACT系選
択セレクタ、14…加入者回路制御装置インタフェース
部、15…加入者回路装置。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】端末に接続する加入者回路装置と、上位装
    置と加入者回路装置とに接続されていて、上位装置から
    の制御情報に対応する制御オーダにより加入者回路装置
    を制御する加入者回路制御装置とを有する交換システム
    において、 加入者回路制御装置は、上記上位装置から受信した制御
    情報を解析し、より先に受信した制御情報と比較し、不
    一致のときに、制御オーダを加入者回路装置に送出する
    オーダ処理部を備え、 上記オーダ処理部は、制御オーダを複数回送出し、加入
    者回路装置からの障害通知を受け付けて、制御オーダを
    再送し、 上記加入者回路装置は、制御オーダを複数回受信して、
    制御オーダを照合し、一致しないときは障害通知を出力
    することを特徴とする交換システム。
  2. 【請求項2】請求項1において、加入者回路装置と加入
    者回路制御装置とを接続して、障害通知を伝送するアラ
    ーム用の専用線をさらに備えることを特徴とする交換シ
    ステム。
  3. 【請求項3】上位装置と加入者回路装置とに接続されて
    いて、上位装置からの制御情報に対応する制御オーダに
    より加入者回路装置を制御する加入者回路制御装置にお
    いて、 上記制御情報を解析し、より先に受信した制御情報と比
    較し、不一致のときに、制御オーダを加入者回路装置に
    送出するオーダ処理部を備え、 上記オーダ処理部は、加入者回路装置にて受信された制
    御オーダを読取るための読取り制御オーダを送出し、加
    入者回路装置からの読取り制御オーダの応答と送出した
    制御オーダとが一致するかを照合し、一致しいない場合
    は、上記制御オーダを再送することを特徴とする加入者
    回路制御装置。
  4. 【請求項4】上記オーダ処理部は、予め定めた回数再送
    したときに、上記上位装置に障害として通知することを
    特徴とする請求項1または2における交換システムの加
    入者回路制御装置、または、請求項3における加入者回
    路制御装置。
  5. 【請求項5】上位装置と加入者回路装置とに接続されて
    いて、上位装置からの制御情報に対応する制御オーダに
    より加入者回路装置を制御する加入者回路制御装置にお
    いて、 上記制御情報を解析し、より先に受信した制御情報と比
    較し、不一致のときに、制御オーダを加入者回路装置に
    送出するオーダ処理部を備え、 オーダ処理部は、上位装置からの制御情報を蓄積するオ
    ーダキューバッファを備えることを特徴とする加入者回
    路制御装置。
  6. 【請求項6】請求項5において、加入者回路制御装置
    は、オーダ処理部を運用系と予備系との2重化冗長構成
    とし、運用系と予備系との間にデュアルポートメモリを
    さらに有し、 上記デュアルポートメモリは、運用系から予備系への切
    り替え時に、運用系のオーダキューバッファの制御情報
    を蓄積し、 オーダ処理部は、オーダキューバッファからデュアルポ
    ートメモリへの制御情報の送出と、デュアルポートメモ
    リからオーダキューバッファへの制御情報の送出とを制
    御するメモリコントローラをさらに備えることを特徴と
    する加入者回路制御装置。
  7. 【請求項7】端末に接続する加入者回路を1または2以
    上実装する加入者回路装置と、上位装置と加入者回路装
    置とに接続されていて、上位装置からの制御情報に対応
    する制御オーダにより加入者回路装置を制御する加入者
    回路制御装置とを有する交換システムにおいて、 上記加入者回路制御装置は、上記上位装置から受信した
    制御情報を解析し、より先に受信した制御情報と比較
    し、不一致のときに、制御オーダを加入者回路装置に送
    出するオーダ処理部を備え、 上記オーダ処理部は、加入者回路装置の加入者回路が実
    装されたことを監視し、実装検出時に実装された加入者
    回路の種別に対応した所定の初期設定制御をすることを
    特徴とする加入者回路制御装置。
  8. 【請求項8】端末に接続する加入者回路を1または2以
    上実装する加入者回路装置と、上位装置と加入者回路装
    置とに接続されていて、上位装置からの制御情報に対応
    する制御オーダにより加入者回路装置を制御する加入者
    回路制御装置と、加入者回路装置と加入者回路制御装置
    間で制御オーダを送受信する制御線およびデータを送受
    信するデータ用信号線線とを有する交換システムにおい
    て、 上記加入者回路制御装置は、上記上位装置から受信した
    制御情報を解析し、より先に受信した制御情報と比較
    し、不一致のときに、制御オーダを加入者回路装置に送
    出するオーダ処理部を備え、 上記オーダ処理部は、加入者回路装置の診断試験をする
    診断手段と、診断試験開始の指示を受け付けて診断手段
    を起動させる入力部とを有することを特徴とする交換シ
    ステム。
  9. 【請求項9】請求項8において、診断手段は、加入者回
    路装置に対して制御オーダを発行後、加入者回路装置に
    て受信された制御オーダを読取るための読取り制御オー
    ダを送出し、加入者回路装置からの読取り制御オーダの
    応答と送出した制御オーダとが一致するかを照合試験す
    ることを特徴とする交換システム。
  10. 【請求項10】請求項8において、診断手段は、加入者
    回路装置にデータ用信号線の折り返しを指示し、データ
    用信号線にテストパターンを送出してデータ用信号線の
    導通試験をすることを特徴とする交換システム。
  11. 【請求項11】請求項8において、加入者回路装置と加
    入者回路制御装置間でリレー駆動のための試験用の引込
    線をさらに有し、 加入者回路装置は、上記試験用の引込線に接続するルー
    プ作成リレーと、ループ作成リレーが駆動したことを検
    出し、通知する発呼検出手段とを有し、 上記診断手段は、上記試験用の引込線を介して上記ルー
    プ作成リレーを駆動させ、上記発呼検出手段からの発呼
    の通知により発呼検出試験をすることを特徴とする交換
    システム。
JP3333565A 1991-12-17 1991-12-17 交換システムおよび加入者回路制御装置 Pending JPH05167679A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3333565A JPH05167679A (ja) 1991-12-17 1991-12-17 交換システムおよび加入者回路制御装置
US07/992,535 US5404389A (en) 1991-12-17 1992-12-17 Switching system and subscriber's circuit controlling apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3333565A JPH05167679A (ja) 1991-12-17 1991-12-17 交換システムおよび加入者回路制御装置

Publications (1)

Publication Number Publication Date
JPH05167679A true JPH05167679A (ja) 1993-07-02

Family

ID=18267470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3333565A Pending JPH05167679A (ja) 1991-12-17 1991-12-17 交換システムおよび加入者回路制御装置

Country Status (2)

Country Link
US (1) US5404389A (ja)
JP (1) JPH05167679A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046634A1 (ja) * 2010-10-06 2012-04-12 シャープ株式会社 電子装置およびシリアルデータ通信方法
US8321736B2 (en) 2008-03-25 2012-11-27 Fujitsu Limited Transmission system, transmission method and communication device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790634A (en) * 1995-07-25 1998-08-04 Bell Atlantic Network Services, Inc. Combination system for proactively and reactively maintaining telephone network facilities in a public switched telephone system
US5953389A (en) * 1993-11-16 1999-09-14 Bell Atlantic Network Services, Inc. Combination system for provisioning and maintaining telephone network facilities in a public switched telephone network
US5790633A (en) * 1995-07-25 1998-08-04 Bell Atlantic Network Services, Inc. System for proactively maintaining telephone network facilities in a public switched telephone network
US5687212A (en) * 1995-07-25 1997-11-11 Bell Atlantic Network Services, Inc. System for reactively maintaining telephone network facilities in a public switched telephone network
DE19639885C1 (de) * 1996-09-27 1998-03-26 Siemens Ag Teilnehmeranschlußschaltung für den Anschluß einer analogen Teilnehmerleitung an eine digitale Zeitmultiplex-Fernsprechvermittlungsstelle
US7813494B2 (en) * 2006-05-04 2010-10-12 At&T Intellectual Property I, L.P. System and method for managing distribution frames in a telephone network
JP4676403B2 (ja) * 2006-08-30 2011-04-27 株式会社日立製作所 通信装置及び通信システム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169261A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd ル−プバツク試験制御方式
JPS61218257A (ja) * 1985-03-25 1986-09-27 Fujitsu Ltd 加入者回路試験方式
JPS64834A (en) * 1987-06-23 1989-01-05 Oki Electric Ind Co Ltd Full duplex communication system
JPS649563A (en) * 1987-07-01 1989-01-12 Nec Corp Interprocessor data transfer system
JPH01236843A (ja) * 1988-03-17 1989-09-21 Toshiba Corp 通信バッファ装置
JPH02245899A (ja) * 1989-03-20 1990-10-01 Fujitsu Ltd 監視局における監視情報削減方法
JPH0359637A (ja) * 1989-07-28 1991-03-14 Konica Corp ハロゲン化銀写真感光材料
JPH0370225A (ja) * 1989-08-09 1991-03-26 Fujitsu Ltd 伝送装置のユニット増設時の初期設定方式
JPH03232398A (ja) * 1990-02-07 1991-10-16 Fujitsu Ltd 遠隔制御システムにおける誤り制御防止方式

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1216380A (en) * 1984-11-09 1987-01-06 Gordon J. Reesor Digital tone detector
US4741017A (en) * 1986-12-08 1988-04-26 Communications Test Design, Inc. Apparatus and method for identifying and analyzing telephone channel units, commands and responses
CA1293042C (en) * 1988-02-04 1991-12-10 Ian Macmillan Communication system supporting remote operations
JPH0246055A (ja) * 1988-08-08 1990-02-15 Toshiba Corp 構内交換機
JPH02165796A (ja) * 1988-12-20 1990-06-26 Fujitsu Ltd 交換システムの起動方式
KR940001696B1 (ko) * 1991-02-12 1994-03-05 한국전기통신공사 전전자 교환기의 신호서비스 장비의 상태 관리방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169261A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd ル−プバツク試験制御方式
JPS61218257A (ja) * 1985-03-25 1986-09-27 Fujitsu Ltd 加入者回路試験方式
JPS64834A (en) * 1987-06-23 1989-01-05 Oki Electric Ind Co Ltd Full duplex communication system
JPS649563A (en) * 1987-07-01 1989-01-12 Nec Corp Interprocessor data transfer system
JPH01236843A (ja) * 1988-03-17 1989-09-21 Toshiba Corp 通信バッファ装置
JPH02245899A (ja) * 1989-03-20 1990-10-01 Fujitsu Ltd 監視局における監視情報削減方法
JPH0359637A (ja) * 1989-07-28 1991-03-14 Konica Corp ハロゲン化銀写真感光材料
JPH0370225A (ja) * 1989-08-09 1991-03-26 Fujitsu Ltd 伝送装置のユニット増設時の初期設定方式
JPH03232398A (ja) * 1990-02-07 1991-10-16 Fujitsu Ltd 遠隔制御システムにおける誤り制御防止方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8321736B2 (en) 2008-03-25 2012-11-27 Fujitsu Limited Transmission system, transmission method and communication device
WO2012046634A1 (ja) * 2010-10-06 2012-04-12 シャープ株式会社 電子装置およびシリアルデータ通信方法

Also Published As

Publication number Publication date
US5404389A (en) 1995-04-04

Similar Documents

Publication Publication Date Title
US7657691B2 (en) Simplified universal serial bus (USB) hub architecture
US4845722A (en) Computer interconnect coupler employing crossbar switching
US5084871A (en) Flow control of messages in a local area network
EP0094180B1 (en) Dual-count, round-robin distributed arbitration technique for serial buses
KR910010007B1 (ko) 무선 디지탈 전화기 시스템용 베이스 스테이션
CN100365994C (zh) 用于调试以太网的方法和装置
EP0472814A1 (en) Channel paths in a computer I/O system
WO1986002509A1 (en) Data communication network
US8379509B2 (en) Electronic device protection systems and methods
EP0033228B1 (en) Industrial control system
JPH05167679A (ja) 交換システムおよび加入者回路制御装置
US6674751B1 (en) Serialized bus communication and control architecture
EP0472836A1 (en) Acquiring addresses in an input/output system
EP0507452A2 (en) Fault tolerant communication control processor
US6826175B1 (en) Signaling link interface for processing signaling information in a telecommunications network
CN114095462A (zh) 一种雷达处理机srio通信系统的容错方法及系统
JP2005159483A (ja) 二重化通信装置
US6343102B1 (en) In-station control system and method
JPH1023048A (ja) 通信制御方法
JPH0354909B2 (ja)
KR0153942B1 (ko) 에이티엠 셀 데이타 전송 링크 이중화 장치
JP3603956B2 (ja) 通信制御装置のバッファ管理方式
JPH05175962A (ja) Lan間接続方式およびその装置
JP2000049804A (ja) ファイバーチャネルスイッチ
JPH063925B2 (ja) 共用チヤネルアクセス制御回路