JPH05157775A - ３相交流高速計測装置 - Google Patents
３相交流高速計測装置Info
- Publication number
- JPH05157775A JPH05157775A JP3325646A JP32564691A JPH05157775A JP H05157775 A JPH05157775 A JP H05157775A JP 3325646 A JP3325646 A JP 3325646A JP 32564691 A JP32564691 A JP 32564691A JP H05157775 A JPH05157775 A JP H05157775A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- voltage
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】
【目的】 ３相交流回路の実際の電圧及び電流を各相同
時に高速で演算計測再生することによって、３相交流回
路に故障が発生したときの原因を正確に究明できるよう
にする。 【構成】 中央処理装置（ＣＰＵ）６により３相交流回
路の各相の実際の電圧及び電流が高速演算され、順次Ｓ
ＲＡＭ８に記憶されていく過程で、３相交流回路に故障
が発生し、電圧及び電流が異常値を示すと、中央処理装
置（ＣＰＵ）６はその時点まで記憶したＳＲＡＭ８のデ
−タを外部のパ−ソナルコンピュ−タに伝送し、そのデ
−タに基づいた電圧、電流波形をパ−ソナルコンピュ−
タのディスプレイに表示させるため、高圧受電設備など
における故障時の電圧及び電流波形を詳細に解析するこ
とができ、故障原因の正確な究明が可能になる。
時に高速で演算計測再生することによって、３相交流回
路に故障が発生したときの原因を正確に究明できるよう
にする。 【構成】 中央処理装置（ＣＰＵ）６により３相交流回
路の各相の実際の電圧及び電流が高速演算され、順次Ｓ
ＲＡＭ８に記憶されていく過程で、３相交流回路に故障
が発生し、電圧及び電流が異常値を示すと、中央処理装
置（ＣＰＵ）６はその時点まで記憶したＳＲＡＭ８のデ
−タを外部のパ−ソナルコンピュ−タに伝送し、そのデ
−タに基づいた電圧、電流波形をパ−ソナルコンピュ−
タのディスプレイに表示させるため、高圧受電設備など
における故障時の電圧及び電流波形を詳細に解析するこ
とができ、故障原因の正確な究明が可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、３相交流回路の各相の
実際の電圧及び電流を高速で各相同時に演算したうえ、
その演算デ−タを記憶する３相交流高速計測装置に関す
る。
実際の電圧及び電流を高速で各相同時に演算したうえ、
その演算デ−タを記憶する３相交流高速計測装置に関す
る。
【０００２】
【従来の技術】従来、３相交流回路の実際の電圧及び電
流を計測する３相交流計測装置は、一般にＲ，Ｓ，Ｔ相
のいづれか１相に設けられたポテンシャルトランス（Ｐ
Ｔ）とカレントトランス（ＣＴ）の２次側に信号変換器
を接続し、ポテンシャルトランス（ＰＴ）及び前記カレ
ントトランス（ＣＴ）それぞれから出力された電圧信号
及び電流信号をその信号変換器により変換したあとの信
号に基づいて、実際の電圧及び電流を演算するものであ
る。
流を計測する３相交流計測装置は、一般にＲ，Ｓ，Ｔ相
のいづれか１相に設けられたポテンシャルトランス（Ｐ
Ｔ）とカレントトランス（ＣＴ）の２次側に信号変換器
を接続し、ポテンシャルトランス（ＰＴ）及び前記カレ
ントトランス（ＣＴ）それぞれから出力された電圧信号
及び電流信号をその信号変換器により変換したあとの信
号に基づいて、実際の電圧及び電流を演算するものであ
る。
【０００３】
【発明が解決しようとする課題】上記従来の３相交流計
測装置は、ポテンシャルトランス（ＰＴ）とカレントト
ランス（ＣＴ）の２次側に信号変換器が接続されてお
り、その信号変換器の持つ信号変換速度分だけ、ポテン
シャルトランス（ＰＴ）とカレントトランス（ＣＴ）の
２次側から出力される信号が演算部に入力されるときの
タイムラグが生じるとともに波形歪が発生し、忠実に原
波形を再生できないため、実際の電圧及び電流を高速で
演算することに限界がある。また、３相同時に各相の実
際の電圧及び電流を高速で演算し、計測できる計測装置
は無い。そのため、例えば高圧受電設備などにおいて故
障が発生したときの故障時電圧あるいは電流を波形で表
示させ、その波形に基づいて故障原因を究明することが
極めて困難であるという問題がある。
測装置は、ポテンシャルトランス（ＰＴ）とカレントト
ランス（ＣＴ）の２次側に信号変換器が接続されてお
り、その信号変換器の持つ信号変換速度分だけ、ポテン
シャルトランス（ＰＴ）とカレントトランス（ＣＴ）の
２次側から出力される信号が演算部に入力されるときの
タイムラグが生じるとともに波形歪が発生し、忠実に原
波形を再生できないため、実際の電圧及び電流を高速で
演算することに限界がある。また、３相同時に各相の実
際の電圧及び電流を高速で演算し、計測できる計測装置
は無い。そのため、例えば高圧受電設備などにおいて故
障が発生したときの故障時電圧あるいは電流を波形で表
示させ、その波形に基づいて故障原因を究明することが
極めて困難であるという問題がある。
【０００４】そこで本発明では、各相のポテンシャルト
ランス（ＰＴ）とカレントトランス（ＣＴ）の２次側か
ら出力される信号を直接的に入力することによって前記
従来のタイムラグを無くし、且つ波形歪を無くして３相
交流の各相の実際の電圧、電流を各相同時に高速で演算
することによって前記従来の問題を無くすことを解決す
べき技術的課題とするものである。
ランス（ＰＴ）とカレントトランス（ＣＴ）の２次側か
ら出力される信号を直接的に入力することによって前記
従来のタイムラグを無くし、且つ波形歪を無くして３相
交流の各相の実際の電圧、電流を各相同時に高速で演算
することによって前記従来の問題を無くすことを解決す
べき技術的課題とするものである。
【０００５】
【課題を解決するための手段】上記課題解決のための技
術的手段は、高速で３相交流の各相の実際の電圧及び電
流を各相同時に演算するための３相交流高速計測装置
を、３相交流回路の各相に設けられ、各相の電圧に対応
した電圧信号を出力させるポテンシャルトランス（Ｐ
Ｔ）と、３相交流回路の各相に設けられ、各相の電流に
対応した電流信号を出力させるカレントトランス（Ｃ
Ｔ）と、前記ポテンシャルトランス（ＰＴ）及び前記カ
レントトランス（ＣＴ）それぞれから出力された各相の
電圧信号及び電流信号を直接的に入力する入力手段と、
その入力手段により入力された各相の電圧信号及び電流
信号を入力時刻デ−タとともに記憶する入力デ−タ記憶
手段と、その入力デ−タ記憶手段に記憶された前記各相
の電圧信号、電流信号及び入力時刻デ−タに基づき前記
３相交流回路の各相の実際の電圧及び電流を各相同時に
高速演算する演算手段と、その演算手段で演算された前
記３相交流回路の各相の実際の電圧及び電流対応のデ−
タを前記入力時刻デ−タとともに記憶する演算デ−タ記
憶手段と、前記実際の電圧及び電流が異常値であること
を検知したとき、前記演算デ−タ記憶手段に記憶された
各相のデ−タを異常解析デ−タとして出力する出力手段
とを備えた構成にすることである。
術的手段は、高速で３相交流の各相の実際の電圧及び電
流を各相同時に演算するための３相交流高速計測装置
を、３相交流回路の各相に設けられ、各相の電圧に対応
した電圧信号を出力させるポテンシャルトランス（Ｐ
Ｔ）と、３相交流回路の各相に設けられ、各相の電流に
対応した電流信号を出力させるカレントトランス（Ｃ
Ｔ）と、前記ポテンシャルトランス（ＰＴ）及び前記カ
レントトランス（ＣＴ）それぞれから出力された各相の
電圧信号及び電流信号を直接的に入力する入力手段と、
その入力手段により入力された各相の電圧信号及び電流
信号を入力時刻デ−タとともに記憶する入力デ−タ記憶
手段と、その入力デ−タ記憶手段に記憶された前記各相
の電圧信号、電流信号及び入力時刻デ−タに基づき前記
３相交流回路の各相の実際の電圧及び電流を各相同時に
高速演算する演算手段と、その演算手段で演算された前
記３相交流回路の各相の実際の電圧及び電流対応のデ−
タを前記入力時刻デ−タとともに記憶する演算デ−タ記
憶手段と、前記実際の電圧及び電流が異常値であること
を検知したとき、前記演算デ−タ記憶手段に記憶された
各相のデ−タを異常解析デ−タとして出力する出力手段
とを備えた構成にすることである。
【０００６】
【作用】上記構成の３相交流高速計測装置によれば、ポ
テンシャルトランス（ＰＴ）及びカレントトランス（Ｃ
Ｔ）それぞれから出力された各相の電圧信号及び電流信
号が直接的に入力手段に入力されると、入力デ−タ記憶
手段は、入力手段により入力された各相の電圧信号及び
電流信号を入力時刻デ−タとともに記憶するため、演算
手段は入力デ−タ記憶手段に記憶された各相の電圧信号
及び電流信号に基づき３相交流回路の各相の実際の電
圧、電流を各相同時に高速演算したうえ、演算した各相
の実際の電圧、電流対応のデ−タを前記入力時刻デ−タ
とともに演算デ−タ記憶手段に記憶させ、３相交流回路
に故障が起きたときなど、出力手段は、その演算デ−タ
記憶手段に記憶された各デ−タを異常解析デ−タとして
出力し、それを外部のディスプレイに波形として表示さ
せることができる。
テンシャルトランス（ＰＴ）及びカレントトランス（Ｃ
Ｔ）それぞれから出力された各相の電圧信号及び電流信
号が直接的に入力手段に入力されると、入力デ−タ記憶
手段は、入力手段により入力された各相の電圧信号及び
電流信号を入力時刻デ−タとともに記憶するため、演算
手段は入力デ−タ記憶手段に記憶された各相の電圧信号
及び電流信号に基づき３相交流回路の各相の実際の電
圧、電流を各相同時に高速演算したうえ、演算した各相
の実際の電圧、電流対応のデ−タを前記入力時刻デ−タ
とともに演算デ−タ記憶手段に記憶させ、３相交流回路
に故障が起きたときなど、出力手段は、その演算デ−タ
記憶手段に記憶された各デ−タを異常解析デ−タとして
出力し、それを外部のディスプレイに波形として表示さ
せることができる。
【０００７】
【実施例】次に、本発明の一実施例を図面を参照しなが
ら説明する。図１は３相交流高速計測装置１の全体的な
構成を示したブロック図であり、図２はその部分詳細図
である。図１において、３相交流回路のＲ，Ｓ，Ｔ各相
に設けられたそれぞれのポテンシャルトランス（ＰＴ）
からは、３相Ｒ，Ｓ，Ｔ相それぞれの電圧に対応した電
圧信号が出力される。また、３相交流回路のＲ，Ｓ，Ｔ
各相に設けられたそれぞれのカレントトランス（ＣＴ）
からは、３相Ｒ，Ｓ，Ｔ相それぞれの電流に対応した電
流信号が出力される。上記それぞれのポテンシャルトラ
ンス（ＰＴ）はインタ−フェ−ス（Ｉ／Ｆ）２に接続さ
れており、それぞれのポテンシャルトランス（ＰＴ）か
ら出力された電圧信号はインタ−フェ−ス（Ｉ／Ｆ）２
に入力される。また、上記それぞれのカレントトランス
（ＣＴ）はインタ−フェ−ス（Ｉ／Ｆ）３に接続されて
おり、それぞれのカレントトランス（ＣＴ）から出力さ
れた電流信号はインタ−フェ−ス（Ｉ／Ｆ）３に入力さ
れる。
ら説明する。図１は３相交流高速計測装置１の全体的な
構成を示したブロック図であり、図２はその部分詳細図
である。図１において、３相交流回路のＲ，Ｓ，Ｔ各相
に設けられたそれぞれのポテンシャルトランス（ＰＴ）
からは、３相Ｒ，Ｓ，Ｔ相それぞれの電圧に対応した電
圧信号が出力される。また、３相交流回路のＲ，Ｓ，Ｔ
各相に設けられたそれぞれのカレントトランス（ＣＴ）
からは、３相Ｒ，Ｓ，Ｔ相それぞれの電流に対応した電
流信号が出力される。上記それぞれのポテンシャルトラ
ンス（ＰＴ）はインタ−フェ−ス（Ｉ／Ｆ）２に接続さ
れており、それぞれのポテンシャルトランス（ＰＴ）か
ら出力された電圧信号はインタ−フェ−ス（Ｉ／Ｆ）２
に入力される。また、上記それぞれのカレントトランス
（ＣＴ）はインタ−フェ−ス（Ｉ／Ｆ）３に接続されて
おり、それぞれのカレントトランス（ＣＴ）から出力さ
れた電流信号はインタ−フェ−ス（Ｉ／Ｆ）３に入力さ
れる。
【０００８】インタ−フェ−ス（Ｉ／Ｆ）２にはＡ／Ｄ
コンバ−タ４が接続されており、インタ−フェ−ス（Ｉ
／Ｆ）３にはＡ／Ｄコンバ−タ５が接続されていて、Ａ
／Ｄコンバ−タ４はインタ−フェ−ス（Ｉ／Ｆ）２から
出力された信号をディジタル信号に変換して出力すると
ともに、Ａ／Ｄコンバ−タ５はインタ−フェ−ス（Ｉ／
Ｆ）３から出力された信号をディジタル信号に変換して
出力する。そしてＡ／Ｄコンバ−タ４とＡ／Ｄコンバ−
タ５は、バスラインＢＬを介して中央処理装置（ＣＰ
Ｕ）６に接続されており、上記の両ディジタル信号が中
央処理装置（ＣＰＵ）６に出力される。また、中央処理
装置（ＣＰＵ）６にはバスラインＢＬを介してＲＯＭ７
とＳＲＡＭ８とが接続されている。尚、ＲＯＭ７には、
３相交流高速計測のための演算及び制御のプログラムが
格納されている。更に、中央処理装置（ＣＰＵ）６には
バスラインＢＬを介して年、月、日のカレンダ−デ−タ
と時刻デ−タとを出力する時計機能を備えた時計デ−タ
出力部９が接続されておりディジタル信号に変換された
前記電圧信号、及び電流信号が上記ＳＲＡＭ８に記憶さ
れるとき、時計デ−タ出力部９からの時刻デ−タも記憶
される。
コンバ−タ４が接続されており、インタ−フェ−ス（Ｉ
／Ｆ）３にはＡ／Ｄコンバ−タ５が接続されていて、Ａ
／Ｄコンバ−タ４はインタ−フェ−ス（Ｉ／Ｆ）２から
出力された信号をディジタル信号に変換して出力すると
ともに、Ａ／Ｄコンバ−タ５はインタ−フェ−ス（Ｉ／
Ｆ）３から出力された信号をディジタル信号に変換して
出力する。そしてＡ／Ｄコンバ−タ４とＡ／Ｄコンバ−
タ５は、バスラインＢＬを介して中央処理装置（ＣＰ
Ｕ）６に接続されており、上記の両ディジタル信号が中
央処理装置（ＣＰＵ）６に出力される。また、中央処理
装置（ＣＰＵ）６にはバスラインＢＬを介してＲＯＭ７
とＳＲＡＭ８とが接続されている。尚、ＲＯＭ７には、
３相交流高速計測のための演算及び制御のプログラムが
格納されている。更に、中央処理装置（ＣＰＵ）６には
バスラインＢＬを介して年、月、日のカレンダ−デ−タ
と時刻デ−タとを出力する時計機能を備えた時計デ−タ
出力部９が接続されておりディジタル信号に変換された
前記電圧信号、及び電流信号が上記ＳＲＡＭ８に記憶さ
れるとき、時計デ−タ出力部９からの時刻デ−タも記憶
される。
【０００９】尚、シリアルポ−ト１０は外部のホストコ
ンピュ−タに対するシリアルインタ−フェ−スであり、
ＲＳ２３２Ｃコネクタが接続される。また、シリアルポ
−ト１１は外部のパ−ソナルコンピュ−タに対するシリ
アルインタ−フェ−スであり、ＲＳ２３２Ｃコネクタが
接続される。その他、外部のパ−ソナルコンピュ−タ等
との接続に用いられるシリアルインタ−フェ−スとして
ＲＳ４２２コネクタが接続されるシリアルポ−ト１２が
設けられている。また、インタ−フェ−ス１３には、外
部の温度センサ、圧力センサ等からのアナログ信号が入
力される。インタ−フェ−ス１４には、外部の過電流リ
レ−及び過電圧リレ−等が作動したときのそれぞれのリ
レ−からのドライ接点が入力される。更に、インタ−フ
ェ−ス１５からはオ−プンコレクタ−等の無接点信号が
出力される。
ンピュ−タに対するシリアルインタ−フェ−スであり、
ＲＳ２３２Ｃコネクタが接続される。また、シリアルポ
−ト１１は外部のパ−ソナルコンピュ−タに対するシリ
アルインタ−フェ−スであり、ＲＳ２３２Ｃコネクタが
接続される。その他、外部のパ−ソナルコンピュ−タ等
との接続に用いられるシリアルインタ−フェ−スとして
ＲＳ４２２コネクタが接続されるシリアルポ−ト１２が
設けられている。また、インタ−フェ−ス１３には、外
部の温度センサ、圧力センサ等からのアナログ信号が入
力される。インタ−フェ−ス１４には、外部の過電流リ
レ−及び過電圧リレ−等が作動したときのそれぞれのリ
レ−からのドライ接点が入力される。更に、インタ−フ
ェ−ス１５からはオ−プンコレクタ−等の無接点信号が
出力される。
【００１０】前記中央処理装置（ＣＰＵ）６は、ディジ
タル化された前記電圧信号及び電流信号が前記時刻デ−
タとともに前記ＳＲＡＭ８に記憶されると、３相交流回
路のＲ，Ｓ，Ｔ各相の実際の電圧、電流を各相同時に高
速演算する。そして演算したＲ，Ｓ，Ｔ各相の実際の電
圧、電流対応デ−タを順次ＳＲＡＭ８に記憶する。
タル化された前記電圧信号及び電流信号が前記時刻デ−
タとともに前記ＳＲＡＭ８に記憶されると、３相交流回
路のＲ，Ｓ，Ｔ各相の実際の電圧、電流を各相同時に高
速演算する。そして演算したＲ，Ｓ，Ｔ各相の実際の電
圧、電流対応デ−タを順次ＳＲＡＭ８に記憶する。
【００１１】中央処理装置（ＣＰＵ）６により３相交流
回路のＲ，Ｓ，Ｔ各相の実際の電圧、電流が各相同時に
高速演算され、順次ＳＲＡＭ８に記憶されていく過程
で、例えば、ある相の電圧が急激に低下し、予め前記パ
−ソナルコンピュ−タからの操作により設定された下限
電圧より低下したとき、あるいは前記過電流リレ−等が
作動したときの信号が入力されると、中央処理装置（Ｃ
ＰＵ）６はその異常状態を検知し、その時点まで記憶し
たＳＲＡＭ８のデ−タを前記パ−ソナルコンピュ−タに
伝送し、そのデ−タに基づいた電圧、電流波形をパ−ソ
ナルコンピュ−タのディスプレイに表示させる。従っ
て、例えば高圧受電設備などにおける故障時の電圧ある
いは電流の波形を詳細に解析することができるようにな
り、故障原因の正確な究明が可能になる。
回路のＲ，Ｓ，Ｔ各相の実際の電圧、電流が各相同時に
高速演算され、順次ＳＲＡＭ８に記憶されていく過程
で、例えば、ある相の電圧が急激に低下し、予め前記パ
−ソナルコンピュ−タからの操作により設定された下限
電圧より低下したとき、あるいは前記過電流リレ−等が
作動したときの信号が入力されると、中央処理装置（Ｃ
ＰＵ）６はその異常状態を検知し、その時点まで記憶し
たＳＲＡＭ８のデ−タを前記パ−ソナルコンピュ−タに
伝送し、そのデ−タに基づいた電圧、電流波形をパ−ソ
ナルコンピュ−タのディスプレイに表示させる。従っ
て、例えば高圧受電設備などにおける故障時の電圧ある
いは電流の波形を詳細に解析することができるようにな
り、故障原因の正確な究明が可能になる。
【００１２】尚、図２は図１における高速入力部ＨＳＩ
の詳細ブロック図である。Ｒ相に設けられたポテンシャ
ルトランス（ＰＴ）は、端子ＴＢ１のＴ１とＴ２に接続
され、Ｓ相に設けられたポテンシャルトランス（ＰＴ）
は、端子ＴＢ１のＴ３とＴ４に接続され、Ｔ相に設けら
れたポテンシャルトランス（ＰＴ）は、端子ＴＢ１のＴ
５とＴ６に接続されている。また、Ｒ相に設けられたカ
レントトランス（ＣＴ）は、端子ＴＢ２のＴ１とＴ２に
接続され、Ｓ相に設けられたカレントトランス（ＣＴ）
は、端子ＴＢ２のＴ３とＴ４に接続され、Ｔ相に設けら
れたカレントトランス（ＣＴ）は、端子ＴＢ２のＴ５と
Ｔ６に接続されている。３相交流回路のＲ，Ｓ，Ｔ各相
に設けられたそれぞれのポテンシャルトランス（ＰＴ）
から出力された電圧信号は、アイソレ−ションアンプＡ
ＭＰ１〜ＡＭＰ３を介して入力アンプＩＭ１〜ＩＭ３に
入力され、所定の増幅度で増幅されたあと、前記Ａ／Ｄ
コンバ−タ４でディジタル信号に変換され、前記バスラ
インＢＬに出力される。また、３相交流回路のＲ，Ｓ，
Ｔ各相に設けられたそれぞれのカレントトランス（Ｃ
Ｔ）から出力された電流信号は、アイソレ−ションアン
プＡＭＰ４〜ＡＭＰ６を介して入力アンプＩＭ４〜ＩＭ
６に入力され、所定の増幅度で増幅されたあと、前記Ａ
／Ｄコンバ−タ５でディジタル信号に変換され、前記バ
スラインＢＬに出力される。尚、クロックＣＫは前記電
圧信号及び電流信号を入力するときの入力タイミングを
取るもので、例えば２５０マイクロ秒間隔でクロック信
号を出力する。
の詳細ブロック図である。Ｒ相に設けられたポテンシャ
ルトランス（ＰＴ）は、端子ＴＢ１のＴ１とＴ２に接続
され、Ｓ相に設けられたポテンシャルトランス（ＰＴ）
は、端子ＴＢ１のＴ３とＴ４に接続され、Ｔ相に設けら
れたポテンシャルトランス（ＰＴ）は、端子ＴＢ１のＴ
５とＴ６に接続されている。また、Ｒ相に設けられたカ
レントトランス（ＣＴ）は、端子ＴＢ２のＴ１とＴ２に
接続され、Ｓ相に設けられたカレントトランス（ＣＴ）
は、端子ＴＢ２のＴ３とＴ４に接続され、Ｔ相に設けら
れたカレントトランス（ＣＴ）は、端子ＴＢ２のＴ５と
Ｔ６に接続されている。３相交流回路のＲ，Ｓ，Ｔ各相
に設けられたそれぞれのポテンシャルトランス（ＰＴ）
から出力された電圧信号は、アイソレ−ションアンプＡ
ＭＰ１〜ＡＭＰ３を介して入力アンプＩＭ１〜ＩＭ３に
入力され、所定の増幅度で増幅されたあと、前記Ａ／Ｄ
コンバ−タ４でディジタル信号に変換され、前記バスラ
インＢＬに出力される。また、３相交流回路のＲ，Ｓ，
Ｔ各相に設けられたそれぞれのカレントトランス（Ｃ
Ｔ）から出力された電流信号は、アイソレ−ションアン
プＡＭＰ４〜ＡＭＰ６を介して入力アンプＩＭ４〜ＩＭ
６に入力され、所定の増幅度で増幅されたあと、前記Ａ
／Ｄコンバ−タ５でディジタル信号に変換され、前記バ
スラインＢＬに出力される。尚、クロックＣＫは前記電
圧信号及び電流信号を入力するときの入力タイミングを
取るもので、例えば２５０マイクロ秒間隔でクロック信
号を出力する。
【００１３】
【発明の効果】以上のように本発明によれば、ポテンシ
ャルトランス（ＰＴ）及びカレントトランス（ＣＴ）そ
れぞれから出力された各相の電圧信号及び電流信号が直
接的に入力手段に入力されると、入力デ−タ記憶手段
は、入力手段により入力された各相の電圧信号及び電流
信号を入力時刻デ−タとともに記憶するため、演算手段
は入力デ−タ記憶手段に記憶された各相の電圧信号及び
電流信号に基づき３相交流回路の各相の実際の電圧、電
流を各相同時に高速演算したうえ、演算した各相の実際
の電圧、電流対応のデ−タを前記入力時刻デ−タととも
に演算デ−タ記憶手段に記憶させ、３相交流回路に故障
が起きたときなど、出力手段は、その演算デ−タ記憶手
段に記憶された各デ−タを異常解析デ−タとして出力
し、それを外部のディスプレイに波形として表示させる
ことができるため、例えば高圧受電設備などにおける故
障時の電圧あるいは電流の波形を詳細に解析することが
できるようになり、故障原因の正確な究明を可能にする
という効果がある。
ャルトランス（ＰＴ）及びカレントトランス（ＣＴ）そ
れぞれから出力された各相の電圧信号及び電流信号が直
接的に入力手段に入力されると、入力デ−タ記憶手段
は、入力手段により入力された各相の電圧信号及び電流
信号を入力時刻デ−タとともに記憶するため、演算手段
は入力デ−タ記憶手段に記憶された各相の電圧信号及び
電流信号に基づき３相交流回路の各相の実際の電圧、電
流を各相同時に高速演算したうえ、演算した各相の実際
の電圧、電流対応のデ−タを前記入力時刻デ−タととも
に演算デ−タ記憶手段に記憶させ、３相交流回路に故障
が起きたときなど、出力手段は、その演算デ−タ記憶手
段に記憶された各デ−タを異常解析デ−タとして出力
し、それを外部のディスプレイに波形として表示させる
ことができるため、例えば高圧受電設備などにおける故
障時の電圧あるいは電流の波形を詳細に解析することが
できるようになり、故障原因の正確な究明を可能にする
という効果がある。
【図１】本発明の一実施例の全体的な構成を示したブロ
ック図である。
ック図である。
【図２】図１の部分詳細図である。
１ ３相交流高速計測装置 ２ インタ−フェ−ス ３ インタ−フェ−ス ４ Ａ／Ｄコンバ−タ ５ Ａ／Ｄコンバ−タ ６ 中央処理装置 ７ ＲＯＭ ８ ＳＲＡＭ １０ シリアルポ−ト １１ シリアルポ−ト ＰＴ ポテンシャルトランス ＣＴ カレントトランス ＣＫ クロック
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/74 Ｅ 7530−5Ｌ ３３０ Ｄ 7530−5Ｌ Ｈ０２Ｊ 3/38 Ｌ 7373−5Ｇ (72)発明者 酒井 克己 愛知県春日井市御幸町二丁目７番地３ ダ イト−エムイ−株式会社内
Claims (1)
- 【請求項１】 ３相交流回路の各相に設けられ、各相の
電圧に対応した電圧信号を出力させるポテンシャルトラ
ンス（ＰＴ）と、３相交流回路の各相に設けられ、各相
の電流に対応した電流信号を出力させるカレントトラン
ス（ＣＴ）と、前記ポテンシャルトランス（ＰＴ）及び
前記カレントトランス（ＣＴ）それぞれから出力された
各相の電圧信号及び電流信号を直接的に入力する入力手
段と、その入力手段により入力された各相の電圧信号及
び電流信号を入力時刻デ−タとともに記憶する入力デ−
タ記憶手段と、その入力デ−タ記憶手段に記憶された前
記各相の電圧信号、電流信号及び入力時刻デ−タに基づ
き前記３相交流回路の各相の実際の電圧及び電流を各相
同時に高速演算する演算手段と、その演算手段で演算さ
れた前記３相交流回路の各相の実際の電圧及び電流対応
のデ−タを前記入力時刻デ−タとともに記憶する演算デ
−タ記憶手段と、前記実際の電圧及び電流が異常値であ
ることを検知したとき、前記演算デ−タ記憶手段に記憶
された各相のデ−タを異常解析デ−タとして出力する出
力手段とを備えたことを特徴とする３相交流高速計測装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3325646A JPH05157775A (ja) | 1991-12-10 | 1991-12-10 | ３相交流高速計測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3325646A JPH05157775A (ja) | 1991-12-10 | 1991-12-10 | ３相交流高速計測装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05157775A true JPH05157775A (ja) | 1993-06-25 |
Family
ID=18179154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3325646A Pending JPH05157775A (ja) | 1991-12-10 | 1991-12-10 | ３相交流高速計測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05157775A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515702A (ja) * | 2008-03-26 | 2011-05-19 | エンフェイズ エナジー インコーポレイテッド | 交流電圧の測定方法および装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246719A (ja) * | 1985-08-26 | 1987-02-28 | Mazda Motor Corp | ４輪駆動車の伝達トルク制御装置 |
| JPH02213770A (ja) * | 1989-02-15 | 1990-08-24 | Fuji Electric Co Ltd | 三相電圧電流実効値および三相有効無効電力の演算方法 |
-
1991
- 1991-12-10 JP JP3325646A patent/JPH05157775A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246719A (ja) * | 1985-08-26 | 1987-02-28 | Mazda Motor Corp | ４輪駆動車の伝達トルク制御装置 |
| JPH02213770A (ja) * | 1989-02-15 | 1990-08-24 | Fuji Electric Co Ltd | 三相電圧電流実効値および三相有効無効電力の演算方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515702A (ja) * | 2008-03-26 | 2011-05-19 | エンフェイズ エナジー インコーポレイテッド | 交流電圧の測定方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4664837B2 (ja) | 電圧等の実効値演算回路および測定器 | |
| JPH05157775A (ja) | ３相交流高速計測装置 | |
| JP2503990B2 (ja) | デジタル保護継電器の監視方法 | |
| JPH05180890A (ja) | 位相値の高速計測装置 | |
| JPH0711540B2 (ja) | 計測レンジ自動切換装置 | |
| KR100232764B1 (ko) | 디지털 거리 계전기의 임피던스 측정 장치 및 방법 | |
| JPS61186871A (ja) | 電動機診断装置 | |
| JPH0398418A (ja) | ディジタル保護継電器の監視装置 | |
| JPH0568321A (ja) | デイジタル保護継電器の自動監視装置 | |
| CN215986452U (zh) | 一种电压互感器二次回路接线校验设备 | |
| JP3077915B2 (ja) | 電力計による高調波解析データのグラフ表示方法 | |
| JPS6212875A (ja) | デイジタル保護継電装置の試験装置 | |
| JPS61170222A (ja) | デイジタル保護継電器における入力部点検回路 | |
| JP2004007921A (ja) | ディジタル形保護継電装置の点検試験器 | |
| JPS5819945A (ja) | 多チヤンネルアナログ・ディジタル変換回路 | |
| JPS63228082A (ja) | 酸化亜鉛形避雷器の劣化診断方法 | |
| JP3127723B2 (ja) | 保護リレー | |
| JP3226659B2 (ja) | ディジタル継電装置 | |
| JP3235402B2 (ja) | ディジタル保護継電器 | |
| JPS5870170A (ja) | しや断器等の抵抗測定器 | |
| JPH01136527A (ja) | デイジタル形母線保護リレー | |
| JP2539484B2 (ja) | アナログシミユレ―タ用発電機の模擬回路 | |
| JPH0379933B2 (ja) | ||
| McLaren et al. | An accurate software model for off-line assessment of a digital relay | |
| JPH0798340A (ja) | オフセット電圧自動補正回路 |