JPH05180890A - 位相値の高速計測装置 - Google Patents
位相値の高速計測装置Info
- Publication number
- JPH05180890A JPH05180890A JP2060392A JP2060392A JPH05180890A JP H05180890 A JPH05180890 A JP H05180890A JP 2060392 A JP2060392 A JP 2060392A JP 2060392 A JP2060392 A JP 2060392A JP H05180890 A JPH05180890 A JP H05180890A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- voltage
- signal
- phase value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ３相交流回路の実際の電圧及び電流を各相同
時に高速で演算したうえ１周期毎に位相値を演算するこ
とにより、その位相値が大きく進み状態または遅れ状態
になった場合に、即座に異常信号を出力できるように
し、３相交流回路における故障等を速やかに究明できる
ようにする。 【構成】 中央処理装置（ＣＰＵ）６により３相交流回
路の各相の実際の電圧及び電流が高速演算され、順次Ｓ
ＲＡＭ８に記憶されていく過程で、中央処理装置（ＣＰ
Ｕ）６は、Ｒ，Ｓ，Ｔ各相の位相値を１周期毎に演算
し、その演算された位相値が予め設定された進み位相
値、または遅れ位相値を越えた場合に異常信号を出力
し、位相値の過大変化に基づく故障を未然に防止する。
時に高速で演算したうえ１周期毎に位相値を演算するこ
とにより、その位相値が大きく進み状態または遅れ状態
になった場合に、即座に異常信号を出力できるように
し、３相交流回路における故障等を速やかに究明できる
ようにする。 【構成】 中央処理装置（ＣＰＵ）６により３相交流回
路の各相の実際の電圧及び電流が高速演算され、順次Ｓ
ＲＡＭ８に記憶されていく過程で、中央処理装置（ＣＰ
Ｕ）６は、Ｒ，Ｓ，Ｔ各相の位相値を１周期毎に演算
し、その演算された位相値が予め設定された進み位相
値、または遅れ位相値を越えた場合に異常信号を出力
し、位相値の過大変化に基づく故障を未然に防止する。
Description
【０００１】
【産業上の利用分野】本発明は、３相交流回路の各相の
実際の電圧及び電流を高速で各相同時に演算したうえ、
１周期毎に進み位相値もしくは遅れ位相値を演算し、そ
の進み位相値もしくは遅れ位相値が許容値を越えたとき
に即座に異常検出信号を出力する位相値高速計測装置に
関する。
実際の電圧及び電流を高速で各相同時に演算したうえ、
１周期毎に進み位相値もしくは遅れ位相値を演算し、そ
の進み位相値もしくは遅れ位相値が許容値を越えたとき
に即座に異常検出信号を出力する位相値高速計測装置に
関する。
【０００２】
【従来の技術】従来、３相交流回路のＲ，Ｓ，Ｔ相のい
づれか１相に設けられたポテンシャルトランス（ＰＴ）
とカレントトランス（ＣＴ）の２次側に信号変換器を接
続し、ポテンシャルトランス（ＰＴ）及び前記カレント
トランス（ＣＴ）それぞれから出力された電圧信号及び
電流信号を、その信号変換器により変換したあとの信号
に基づいて実際の電圧及び電流を演算し、計測するもの
がある。
づれか１相に設けられたポテンシャルトランス（ＰＴ）
とカレントトランス（ＣＴ）の２次側に信号変換器を接
続し、ポテンシャルトランス（ＰＴ）及び前記カレント
トランス（ＣＴ）それぞれから出力された電圧信号及び
電流信号を、その信号変換器により変換したあとの信号
に基づいて実際の電圧及び電流を演算し、計測するもの
がある。
【０００３】
【発明が解決しようとする課題】上記従来の３相交流計
測装置は、ポテンシャルトランス（ＰＴ）とカレントト
ランス（ＣＴ）の２次側に信号変換器が接続されてお
り、その信号変換器の持つ信号変換速度分だけ、ポテン
シャルトランス（ＰＴ）とカレントトランス（ＣＴ）の
２次側から出力される信号が演算部に入力されるときの
タイムラグが生じるとともに波形歪が発生し、忠実に原
波形を再生できないため、実際の電圧及び電流を高速で
演算することに限界があり、その波形に基づいて位相値
を演算しても正確な位相値を演算することはできない。
また、３相同時に各相の実際の電圧及び電流を高速で演
算し、その実際の電圧及び電流に基づいて１周期毎に進
み位相値及び遅れ位相値を演算できる計測装置は見当た
らない。そのため、従来は、高圧受電設備などにおいて
位相値の変化が大きくなってもそれを異常として検出で
きないため、遅れ位相値、あるいは進み位相値の過大変
化を伴う様々な不具合を未然に防ぐことができないとい
う問題がある。
測装置は、ポテンシャルトランス（ＰＴ）とカレントト
ランス（ＣＴ）の２次側に信号変換器が接続されてお
り、その信号変換器の持つ信号変換速度分だけ、ポテン
シャルトランス（ＰＴ）とカレントトランス（ＣＴ）の
２次側から出力される信号が演算部に入力されるときの
タイムラグが生じるとともに波形歪が発生し、忠実に原
波形を再生できないため、実際の電圧及び電流を高速で
演算することに限界があり、その波形に基づいて位相値
を演算しても正確な位相値を演算することはできない。
また、３相同時に各相の実際の電圧及び電流を高速で演
算し、その実際の電圧及び電流に基づいて１周期毎に進
み位相値及び遅れ位相値を演算できる計測装置は見当た
らない。そのため、従来は、高圧受電設備などにおいて
位相値の変化が大きくなってもそれを異常として検出で
きないため、遅れ位相値、あるいは進み位相値の過大変
化を伴う様々な不具合を未然に防ぐことができないとい
う問題がある。
【０００４】そこで本発明では、各相のポテンシャルト
ランス（ＰＴ）とカレントトランス（ＣＴ）の２次側か
ら出力される信号を直接的に入力することによって、入
力時のタイムラグと波形歪とを無くした状態で、３相交
流の各相の実際の電圧、電流を各相同時に高速で演算す
るとともに、その電圧、電流に基づいて１周期毎に進み
位相値または遅れ位相値を演算し、その進み位相値また
は遅れ位相値が許容設定値を越えたときに異常信号を出
力可能にすることによって、高圧受電設備などにおいて
進み位相値あるいは遅れ位相値の過大変化を生じさせる
ような故障を速やかに検出することを解決すべき技術的
課題とするものである。
ランス（ＰＴ）とカレントトランス（ＣＴ）の２次側か
ら出力される信号を直接的に入力することによって、入
力時のタイムラグと波形歪とを無くした状態で、３相交
流の各相の実際の電圧、電流を各相同時に高速で演算す
るとともに、その電圧、電流に基づいて１周期毎に進み
位相値または遅れ位相値を演算し、その進み位相値また
は遅れ位相値が許容設定値を越えたときに異常信号を出
力可能にすることによって、高圧受電設備などにおいて
進み位相値あるいは遅れ位相値の過大変化を生じさせる
ような故障を速やかに検出することを解決すべき技術的
課題とするものである。
【０００５】
【課題を解決するための手段】上記課題解決のための技
術的手段は、位相値高速計測装置を、３相交流回路の各
相に設けられ、各相の電圧に対応した電圧信号を出力さ
せるポテンシャルトランス（ＰＴ）と、３相交流回路の
各相に設けられ、各相の電流に対応した電流信号を出力
させるカレントトランス（ＣＴ）と、前記ポテンシャル
トランス（ＰＴ）及び前記カレントトランス（ＣＴ）そ
れぞれから出力された各相の電圧信号及び電流信号を直
接的に入力する入力手段と、その入力手段により入力さ
れた各相の電圧信号及び電流信号を入力時刻デ−タとと
もに記憶する入力デ−タ記憶手段と、その入力デ−タ記
憶手段に記憶された前記各相の電圧信号、電流信号及び
入力時刻デ−タに基づき前記３相交流回路の各相の実際
の電圧及び電流を各相同時に高速演算する電圧電流演算
手段と、その電圧電流演算手段で演算された前記３相交
流回路の各相の実際の電圧及び電流のゼロクロス点の時
刻に基づいて１周期毎に進み位相値もしくは遅れ位相値
を演算する位相演算手段と、その位相演算手段で演算さ
れた実際の進み位相値もしくは遅れ位相値が予め設定さ
れた進み位相値もしくは遅れ位相値を越えたときに異常
信号を出力する異常信号出力手段とを備えた構成にする
ことである。
術的手段は、位相値高速計測装置を、３相交流回路の各
相に設けられ、各相の電圧に対応した電圧信号を出力さ
せるポテンシャルトランス（ＰＴ）と、３相交流回路の
各相に設けられ、各相の電流に対応した電流信号を出力
させるカレントトランス（ＣＴ）と、前記ポテンシャル
トランス（ＰＴ）及び前記カレントトランス（ＣＴ）そ
れぞれから出力された各相の電圧信号及び電流信号を直
接的に入力する入力手段と、その入力手段により入力さ
れた各相の電圧信号及び電流信号を入力時刻デ−タとと
もに記憶する入力デ−タ記憶手段と、その入力デ−タ記
憶手段に記憶された前記各相の電圧信号、電流信号及び
入力時刻デ−タに基づき前記３相交流回路の各相の実際
の電圧及び電流を各相同時に高速演算する電圧電流演算
手段と、その電圧電流演算手段で演算された前記３相交
流回路の各相の実際の電圧及び電流のゼロクロス点の時
刻に基づいて１周期毎に進み位相値もしくは遅れ位相値
を演算する位相演算手段と、その位相演算手段で演算さ
れた実際の進み位相値もしくは遅れ位相値が予め設定さ
れた進み位相値もしくは遅れ位相値を越えたときに異常
信号を出力する異常信号出力手段とを備えた構成にする
ことである。
【０００６】
【作用】上記構成の位相値高速計測装置によれば、ポテ
ンシャルトランス（ＰＴ）及びカレントトランス（Ｃ
Ｔ）それぞれから出力された各相の電圧信号及び電流信
号が直接的に入力手段に入力され、入力デ−タ記憶手段
が、入力手段により入力された各相の電圧信号及び電流
信号を入力時刻デ−タとともに記憶すると、電圧電流演
算手段は入力デ−タ記憶手段に記憶された各相の電圧信
号及び電流信号に基づき３相交流回路の各相の実際の電
圧、電流を各相同時に高速演算する一方、位相演算手段
は、その電圧電流演算手段で演算された３相交流回路の
各相の実際の電圧及び電流のゼロクロス点の時刻に基づ
いて１周期毎に進み位相値もしくは遅れ位相値を演算す
るため、異常信号出力手段はその位相演算手段で演算さ
れた進み位相値もしくは遅れ位相値が予め設定された進
み位相値もしくは遅れ位相値を越えたときに異常信号を
出力する。そのため、その異常信号に基づいて異常表示
をしたり、電源装置では位相を調整制御することが可能
になり、遅れ位相値、あるいは進み位相値の過大変化を
伴う様々な不具合を未然に防ぐことができる。
ンシャルトランス（ＰＴ）及びカレントトランス（Ｃ
Ｔ）それぞれから出力された各相の電圧信号及び電流信
号が直接的に入力手段に入力され、入力デ−タ記憶手段
が、入力手段により入力された各相の電圧信号及び電流
信号を入力時刻デ−タとともに記憶すると、電圧電流演
算手段は入力デ−タ記憶手段に記憶された各相の電圧信
号及び電流信号に基づき３相交流回路の各相の実際の電
圧、電流を各相同時に高速演算する一方、位相演算手段
は、その電圧電流演算手段で演算された３相交流回路の
各相の実際の電圧及び電流のゼロクロス点の時刻に基づ
いて１周期毎に進み位相値もしくは遅れ位相値を演算す
るため、異常信号出力手段はその位相演算手段で演算さ
れた進み位相値もしくは遅れ位相値が予め設定された進
み位相値もしくは遅れ位相値を越えたときに異常信号を
出力する。そのため、その異常信号に基づいて異常表示
をしたり、電源装置では位相を調整制御することが可能
になり、遅れ位相値、あるいは進み位相値の過大変化を
伴う様々な不具合を未然に防ぐことができる。
【０００７】
【実施例】次に、本発明の一実施例を図面を参照しなが
ら説明する。図１は位相値高速計測装置１の全体的な構
成を示したブロック図であり、図２はその部分詳細図で
ある。図１において、３相交流回路のＲ，Ｓ，Ｔ各相に
設けられたそれぞれのポテンシャルトランス（ＰＴ）か
らは、３相Ｒ，Ｓ，Ｔ相それぞれの電圧に対応した電圧
信号が出力される。また、３相交流回路のＲ，Ｓ，Ｔ各
相に設けられたそれぞれのカレントトランス（ＣＴ）か
らは、３相Ｒ，Ｓ，Ｔ相それぞれの電流に対応した電流
信号が出力される。上記それぞれのポテンシャルトラン
ス（ＰＴ）はインタ−フェ−ス（Ｉ／Ｆ）２に接続され
ており、それぞれのポテンシャルトランス（ＰＴ）から
出力された電圧信号はインタ−フェ−ス（Ｉ／Ｆ）２に
入力される。また、上記それぞれのカレントトランス
（ＣＴ）はインタ−フェ−ス（Ｉ／Ｆ）３に接続されて
おり、それぞれのカレントトランス（ＣＴ）から出力さ
れた電流信号はインタ−フェ−ス（Ｉ／Ｆ）３に入力さ
れる。
ら説明する。図１は位相値高速計測装置１の全体的な構
成を示したブロック図であり、図２はその部分詳細図で
ある。図１において、３相交流回路のＲ，Ｓ，Ｔ各相に
設けられたそれぞれのポテンシャルトランス（ＰＴ）か
らは、３相Ｒ，Ｓ，Ｔ相それぞれの電圧に対応した電圧
信号が出力される。また、３相交流回路のＲ，Ｓ，Ｔ各
相に設けられたそれぞれのカレントトランス（ＣＴ）か
らは、３相Ｒ，Ｓ，Ｔ相それぞれの電流に対応した電流
信号が出力される。上記それぞれのポテンシャルトラン
ス（ＰＴ）はインタ−フェ−ス（Ｉ／Ｆ）２に接続され
ており、それぞれのポテンシャルトランス（ＰＴ）から
出力された電圧信号はインタ−フェ−ス（Ｉ／Ｆ）２に
入力される。また、上記それぞれのカレントトランス
（ＣＴ）はインタ−フェ−ス（Ｉ／Ｆ）３に接続されて
おり、それぞれのカレントトランス（ＣＴ）から出力さ
れた電流信号はインタ−フェ−ス（Ｉ／Ｆ）３に入力さ
れる。
【０００８】インタ−フェ−ス（Ｉ／Ｆ）２にはＡ／Ｄ
コンバ−タ４が接続されており、インタ−フェ−ス（Ｉ
／Ｆ）３にはＡ／Ｄコンバ−タ５が接続されていて、Ａ
／Ｄコンバ−タ４はインタ−フェ−ス（Ｉ／Ｆ）２から
出力された信号をディジタル信号に変換して出力すると
ともに、Ａ／Ｄコンバ−タ５はインタ−フェ−ス（Ｉ／
Ｆ）３から出力された信号をディジタル信号に変換して
出力する。そしてＡ／Ｄコンバ−タ４とＡ／Ｄコンバ−
タ５は、バスラインＢＬを介して中央処理装置（ＣＰ
Ｕ）６に接続されており、上記の両ディジタル信号が中
央処理装置（ＣＰＵ）６に出力される。また、中央処理
装置（ＣＰＵ）６にはバスラインＢＬを介してＲＯＭ７
とＳＲＡＭ８とが接続されている。尚、ＲＯＭ７には、
３相交流電圧、電流及び位相値高速計測のための演算及
び制御のプログラムが格納されている。更に、中央処理
装置（ＣＰＵ）６にはバスラインＢＬを介して年、月、
日のカレンダ−デ−タと時刻デ−タとを出力する時計機
能を備えた時計デ−タ出力部９が接続されておりディジ
タル信号に変換された前記電圧信号、及び電流信号が上
記ＳＲＡＭ８に記憶されるとき、時計デ−タ出力部９か
らの時刻デ−タも記憶される。
コンバ−タ４が接続されており、インタ−フェ−ス（Ｉ
／Ｆ）３にはＡ／Ｄコンバ−タ５が接続されていて、Ａ
／Ｄコンバ−タ４はインタ−フェ−ス（Ｉ／Ｆ）２から
出力された信号をディジタル信号に変換して出力すると
ともに、Ａ／Ｄコンバ−タ５はインタ−フェ−ス（Ｉ／
Ｆ）３から出力された信号をディジタル信号に変換して
出力する。そしてＡ／Ｄコンバ−タ４とＡ／Ｄコンバ−
タ５は、バスラインＢＬを介して中央処理装置（ＣＰ
Ｕ）６に接続されており、上記の両ディジタル信号が中
央処理装置（ＣＰＵ）６に出力される。また、中央処理
装置（ＣＰＵ）６にはバスラインＢＬを介してＲＯＭ７
とＳＲＡＭ８とが接続されている。尚、ＲＯＭ７には、
３相交流電圧、電流及び位相値高速計測のための演算及
び制御のプログラムが格納されている。更に、中央処理
装置（ＣＰＵ）６にはバスラインＢＬを介して年、月、
日のカレンダ−デ−タと時刻デ−タとを出力する時計機
能を備えた時計デ−タ出力部９が接続されておりディジ
タル信号に変換された前記電圧信号、及び電流信号が上
記ＳＲＡＭ８に記憶されるとき、時計デ−タ出力部９か
らの時刻デ−タも記憶される。
【０００９】尚、シリアルポ−ト１０は外部のホストコ
ンピュ−タに対するシリアルインタ−フェ−スであり、
ＲＳ２３２Ｃコネクタが接続される。また、シリアルポ
−ト１１は外部のパ−ソナルコンピュ−タに対するシリ
アルインタ−フェ−スであり、ＲＳ２３２Ｃコネクタが
接続される。その他、外部のパ−ソナルコンピュ−タ等
との接続に用いられるシリアルインタ−フェ−スとして
ＲＳ４２２コネクタが接続されるシリアルポ−ト１２が
設けられている。また、インタ−フェ−ス１３には、外
部の温度センサ、圧力センサ等からのアナログ信号が入
力される。インタ−フェ−ス１４には、外部の過電流リ
レ−及び過電圧リレ−等が作動したときのそれぞれのリ
レ−からのドライ接点が入力される。更に、インタ−フ
ェ−ス１５からは、後述する位相値が異常に遅れまたは
進みとなったときに異常検出信号を出力するもので、そ
の信号はオ−プンコレクタ−等の無接点信号で出力され
る。
ンピュ−タに対するシリアルインタ−フェ−スであり、
ＲＳ２３２Ｃコネクタが接続される。また、シリアルポ
−ト１１は外部のパ−ソナルコンピュ−タに対するシリ
アルインタ−フェ−スであり、ＲＳ２３２Ｃコネクタが
接続される。その他、外部のパ−ソナルコンピュ−タ等
との接続に用いられるシリアルインタ−フェ−スとして
ＲＳ４２２コネクタが接続されるシリアルポ−ト１２が
設けられている。また、インタ−フェ−ス１３には、外
部の温度センサ、圧力センサ等からのアナログ信号が入
力される。インタ−フェ−ス１４には、外部の過電流リ
レ−及び過電圧リレ−等が作動したときのそれぞれのリ
レ−からのドライ接点が入力される。更に、インタ−フ
ェ−ス１５からは、後述する位相値が異常に遅れまたは
進みとなったときに異常検出信号を出力するもので、そ
の信号はオ−プンコレクタ−等の無接点信号で出力され
る。
【００１０】前記中央処理装置（ＣＰＵ）６は、ディジ
タル化された前記電圧信号及び電流信号が前記時刻デ−
タとともに前記ＳＲＡＭ８に記憶されると、３相交流回
路のＲ，Ｓ，Ｔ各相の実際の電圧、電流を各相同時に高
速演算する。そして演算したＲ，Ｓ，Ｔ各相の実際の電
圧、電流対応デ−タを順次ＳＲＡＭ８に記憶する。更
に、Ｒ，Ｓ，Ｔ各相の実際の電圧、電流に基づいて後述
の位相値を演算する。
タル化された前記電圧信号及び電流信号が前記時刻デ−
タとともに前記ＳＲＡＭ８に記憶されると、３相交流回
路のＲ，Ｓ，Ｔ各相の実際の電圧、電流を各相同時に高
速演算する。そして演算したＲ，Ｓ，Ｔ各相の実際の電
圧、電流対応デ−タを順次ＳＲＡＭ８に記憶する。更
に、Ｒ，Ｓ，Ｔ各相の実際の電圧、電流に基づいて後述
の位相値を演算する。
【００１１】中央処理装置（ＣＰＵ）６により３相交流
回路のＲ，Ｓ，Ｔ各相の実際の電圧、電流が各相同時に
高速演算され、順次ＳＲＡＭ８に記憶されていく過程
で、例えば、ある相の電圧が急激に低下し、予め前記パ
−ソナルコンピュ−タの操作により設定された下限電圧
より低下したとき、あるいは前記過電流リレ−等が作動
したときの信号が入力されると、中央処理装置（ＣＰ
Ｕ）６はその異常状態を検知し、その時点まで記憶した
ＳＲＡＭ８のデ−タを前記パ−ソナルコンピュ−タに伝
送し、そのデ−タに基づいた電圧、電流波形をパ−ソナ
ルコンピュ−タのディスプレイに表示させる。また、
Ｒ，Ｓ，Ｔ各相の実際の電圧、電流に基づいて演算され
た後述の位相値が、予め前記パ−ソナルコンピュ−タの
操作により設定された進み位相値または遅れ位相値を越
えた場合に、位相値が異常であると判断して前記オ−プ
ンコレクタ−等の無接点信号で、あるいは前記ＲＳ４２
２コネクタが接続されるシリアルポ−ト１２から異常デ
−タを出力する。
回路のＲ，Ｓ，Ｔ各相の実際の電圧、電流が各相同時に
高速演算され、順次ＳＲＡＭ８に記憶されていく過程
で、例えば、ある相の電圧が急激に低下し、予め前記パ
−ソナルコンピュ−タの操作により設定された下限電圧
より低下したとき、あるいは前記過電流リレ−等が作動
したときの信号が入力されると、中央処理装置（ＣＰ
Ｕ）６はその異常状態を検知し、その時点まで記憶した
ＳＲＡＭ８のデ−タを前記パ−ソナルコンピュ−タに伝
送し、そのデ−タに基づいた電圧、電流波形をパ−ソナ
ルコンピュ−タのディスプレイに表示させる。また、
Ｒ，Ｓ，Ｔ各相の実際の電圧、電流に基づいて演算され
た後述の位相値が、予め前記パ−ソナルコンピュ−タの
操作により設定された進み位相値または遅れ位相値を越
えた場合に、位相値が異常であると判断して前記オ−プ
ンコレクタ−等の無接点信号で、あるいは前記ＲＳ４２
２コネクタが接続されるシリアルポ−ト１２から異常デ
−タを出力する。
【００１２】尚、図２は図１における高速入力部ＨＳＩ
の詳細ブロック図である。Ｒ相に設けられたポテンシャ
ルトランス（ＰＴ）は、端子ＴＢ１のＴ１とＴ２に接続
され、Ｓ相に設けられたポテンシャルトランス（ＰＴ）
は、端子ＴＢ１のＴ３とＴ４に接続され、Ｔ相に設けら
れたポテンシャルトランス（ＰＴ）は、端子ＴＢ１のＴ
５とＴ６に接続されている。また、Ｒ相に設けられたカ
レントトランス（ＣＴ）は、端子ＴＢ２のＴ１とＴ２に
接続され、Ｓ相に設けられたカレントトランス（ＣＴ）
は、端子ＴＢ２のＴ３とＴ４に接続され、Ｔ相に設けら
れたカレントトランス（ＣＴ）は、端子ＴＢ２のＴ５と
Ｔ６に接続されている。３相交流回路のＲ，Ｓ，Ｔ各相
に設けられたそれぞれのポテンシャルトランス（ＰＴ）
から出力された電圧信号は、アイソレ−ションアンプＡ
ＭＰ１〜ＡＭＰ３を介して入力アンプＩＭ１〜ＩＭ３に
入力され、所定の増幅度で増幅されたあと、前記Ａ／Ｄ
コンバ−タ４でディジタル信号に変換され、前記バスラ
インＢＬに出力される。また、３相交流回路のＲ，Ｓ，
Ｔ各相に設けられたそれぞれのカレントトランス（Ｃ
Ｔ）から出力された電流信号は、アイソレ−ションアン
プＡＭＰ４〜ＡＭＰ６を介して入力アンプＩＭ４〜ＩＭ
６に入力され、所定の増幅度で増幅されたあと、前記Ａ
／Ｄコンバ−タ５でディジタル信号に変換され、前記バ
スラインＢＬに出力される。尚、クロックＣＫは前記電
圧信号及び電流信号を入力するときの入力タイミングを
取るもので、例えば２５０マイクロ秒間隔でクロック信
号を出力する。
の詳細ブロック図である。Ｒ相に設けられたポテンシャ
ルトランス（ＰＴ）は、端子ＴＢ１のＴ１とＴ２に接続
され、Ｓ相に設けられたポテンシャルトランス（ＰＴ）
は、端子ＴＢ１のＴ３とＴ４に接続され、Ｔ相に設けら
れたポテンシャルトランス（ＰＴ）は、端子ＴＢ１のＴ
５とＴ６に接続されている。また、Ｒ相に設けられたカ
レントトランス（ＣＴ）は、端子ＴＢ２のＴ１とＴ２に
接続され、Ｓ相に設けられたカレントトランス（ＣＴ）
は、端子ＴＢ２のＴ３とＴ４に接続され、Ｔ相に設けら
れたカレントトランス（ＣＴ）は、端子ＴＢ２のＴ５と
Ｔ６に接続されている。３相交流回路のＲ，Ｓ，Ｔ各相
に設けられたそれぞれのポテンシャルトランス（ＰＴ）
から出力された電圧信号は、アイソレ−ションアンプＡ
ＭＰ１〜ＡＭＰ３を介して入力アンプＩＭ１〜ＩＭ３に
入力され、所定の増幅度で増幅されたあと、前記Ａ／Ｄ
コンバ−タ４でディジタル信号に変換され、前記バスラ
インＢＬに出力される。また、３相交流回路のＲ，Ｓ，
Ｔ各相に設けられたそれぞれのカレントトランス（Ｃ
Ｔ）から出力された電流信号は、アイソレ−ションアン
プＡＭＰ４〜ＡＭＰ６を介して入力アンプＩＭ４〜ＩＭ
６に入力され、所定の増幅度で増幅されたあと、前記Ａ
／Ｄコンバ−タ５でディジタル信号に変換され、前記バ
スラインＢＬに出力される。尚、クロックＣＫは前記電
圧信号及び電流信号を入力するときの入力タイミングを
取るもので、例えば２５０マイクロ秒間隔でクロック信
号を出力する。
【００１３】図３は、中央処理装置（ＣＰＵ）６が３相
交流回路のＲ，Ｓ，Ｔ各相の電圧、電流の進み位相値及
び遅れ位相値を演算し、その位相値が、外部のパ−ソナ
ルコンピュ−タ等で予め設定された進み位相値または遅
れ位相値を越えた場合に、外部に対して異常信号を出力
する位相値高速計測制御フロ−チャ−トである。また図
４は、３相交流回路のＲ，Ｓ，Ｔ各相の電圧、電流の波
形図である。以下、図３及び図４を参照しながら位相値
高速計測制御について説明する。フロ−チャ−トのステ
ップＳ１において、３相交流回路のＲ，Ｓ，Ｔ各相の位
相値を演算するためのモジュ−ルが開始される。ステッ
プＳ２において、３相交流回路のＲ，Ｓ，Ｔ各相に設け
られたそれぞれのポテンシャルトランス（ＰＴ）からの
電圧信号とカレントトランス（ＣＴ）からの電流信号と
入力時刻デ−タとを入力し、３相交流回路のＲ，Ｓ，Ｔ
各相の実際の電圧、電流を各相同時に高速演算するとと
もに、その電圧、電流を入力時刻デ−タと共に順次ＳＲ
ＡＭ８に記憶する。ステップＳ３において、各相それぞ
れの電圧が正から負にクロスするときのゼロクロス点Ｔ
Ｓの時刻を求める。次に、ステップＳ４において、各相
それぞれの電圧の上記ＴＳの次の正から負へのゼロクロ
ス点の時刻ＴＥ１を求める。また、各相それぞれの電圧
の上記ＴＳの後の負から正へのゼロクロス点の時刻ＴＥ
２を求める。ステップＳ５において、各相それぞれの電
圧の１周期の時間ＴＶ１を式ＴＶ１＝ＴＳ−ＴＥ１か
ら、また各相それぞれの電圧の半周期の時間ＴＶ２を式
ＴＶ２＝ＴＳ−ＴＥ２から演算する。次に、ステップＳ
６において、上記ＴＳを起点とする電流の正から負への
ゼロクロス点までの時間を求め、それをＴＩとする。こ
こで、時間ＴＩが時間ＴＶ１／２より小さい場合、また
は時間ＴＩが時間ＴＶ２より小さい場合には進み位相で
あるため、ステップＳ７において進み位相値の演算を行
う一方、時間ＴＩが時間ＴＶ１／２に等しいか大きい場
合、または時間ＴＩが時間ＴＶ２に等しいか大きい場合
には遅れ位相であるため、ステップＳ８において遅れ位
相値の演算を行う。そして、上記ステップＳ７、ステッ
プＳ８において演算された進み位相値または遅れ位相値
が、予め設定された進み位相値または遅れ位相値を越え
た場合に、外部に対して異常信号を出力したあとステッ
プＳ１０に移行する。一方、時間ＴＩが時間ＴＶ１に等
しい場合、または時間ＴＩが時間２ＴＶ２に等しい場合
にはステップＳ９に示すように位相差がゼロのため、ス
テップＳ１０に移行して本モジュ−ルを終了する。尚、
図４から明らかなように進み位相の場合の力率は（１−
ＴＩ／ＴＶ１）×３６０°、または（１−ＴＩ／（２×
ＴＶ２））×３６０°であり、遅れ位相の場合の力率は
マイナス（ＴＩ／ＴＶ１）×３６０°、またはマイナス
（ＴＩ／（２×ＴＶ２））×３６０°である。そして同
相の場合は０°である。
交流回路のＲ，Ｓ，Ｔ各相の電圧、電流の進み位相値及
び遅れ位相値を演算し、その位相値が、外部のパ−ソナ
ルコンピュ−タ等で予め設定された進み位相値または遅
れ位相値を越えた場合に、外部に対して異常信号を出力
する位相値高速計測制御フロ−チャ−トである。また図
４は、３相交流回路のＲ，Ｓ，Ｔ各相の電圧、電流の波
形図である。以下、図３及び図４を参照しながら位相値
高速計測制御について説明する。フロ−チャ−トのステ
ップＳ１において、３相交流回路のＲ，Ｓ，Ｔ各相の位
相値を演算するためのモジュ−ルが開始される。ステッ
プＳ２において、３相交流回路のＲ，Ｓ，Ｔ各相に設け
られたそれぞれのポテンシャルトランス（ＰＴ）からの
電圧信号とカレントトランス（ＣＴ）からの電流信号と
入力時刻デ−タとを入力し、３相交流回路のＲ，Ｓ，Ｔ
各相の実際の電圧、電流を各相同時に高速演算するとと
もに、その電圧、電流を入力時刻デ−タと共に順次ＳＲ
ＡＭ８に記憶する。ステップＳ３において、各相それぞ
れの電圧が正から負にクロスするときのゼロクロス点Ｔ
Ｓの時刻を求める。次に、ステップＳ４において、各相
それぞれの電圧の上記ＴＳの次の正から負へのゼロクロ
ス点の時刻ＴＥ１を求める。また、各相それぞれの電圧
の上記ＴＳの後の負から正へのゼロクロス点の時刻ＴＥ
２を求める。ステップＳ５において、各相それぞれの電
圧の１周期の時間ＴＶ１を式ＴＶ１＝ＴＳ−ＴＥ１か
ら、また各相それぞれの電圧の半周期の時間ＴＶ２を式
ＴＶ２＝ＴＳ−ＴＥ２から演算する。次に、ステップＳ
６において、上記ＴＳを起点とする電流の正から負への
ゼロクロス点までの時間を求め、それをＴＩとする。こ
こで、時間ＴＩが時間ＴＶ１／２より小さい場合、また
は時間ＴＩが時間ＴＶ２より小さい場合には進み位相で
あるため、ステップＳ７において進み位相値の演算を行
う一方、時間ＴＩが時間ＴＶ１／２に等しいか大きい場
合、または時間ＴＩが時間ＴＶ２に等しいか大きい場合
には遅れ位相であるため、ステップＳ８において遅れ位
相値の演算を行う。そして、上記ステップＳ７、ステッ
プＳ８において演算された進み位相値または遅れ位相値
が、予め設定された進み位相値または遅れ位相値を越え
た場合に、外部に対して異常信号を出力したあとステッ
プＳ１０に移行する。一方、時間ＴＩが時間ＴＶ１に等
しい場合、または時間ＴＩが時間２ＴＶ２に等しい場合
にはステップＳ９に示すように位相差がゼロのため、ス
テップＳ１０に移行して本モジュ−ルを終了する。尚、
図４から明らかなように進み位相の場合の力率は（１−
ＴＩ／ＴＶ１）×３６０°、または（１−ＴＩ／（２×
ＴＶ２））×３６０°であり、遅れ位相の場合の力率は
マイナス（ＴＩ／ＴＶ１）×３６０°、またはマイナス
（ＴＩ／（２×ＴＶ２））×３６０°である。そして同
相の場合は０°である。
【００１４】
【発明の効果】以上のように本発明によれば、ポテンシ
ャルトランス（ＰＴ）及びカレントトランス（ＣＴ）そ
れぞれから出力された各相の電圧信号及び電流信号に基
づいて各相の位相値を１周期毎に演算し、その演算され
た位相値が、予め設定された進み位相値または遅れ位相
値を越えている場合には異常信号を出力できるため、高
圧受電設備などにおいて進み位相値あるいは遅れ位相値
の過大変化に基づく様々な不具合を未然に防止すること
ができるという効果がある。
ャルトランス（ＰＴ）及びカレントトランス（ＣＴ）そ
れぞれから出力された各相の電圧信号及び電流信号に基
づいて各相の位相値を１周期毎に演算し、その演算され
た位相値が、予め設定された進み位相値または遅れ位相
値を越えている場合には異常信号を出力できるため、高
圧受電設備などにおいて進み位相値あるいは遅れ位相値
の過大変化に基づく様々な不具合を未然に防止すること
ができるという効果がある。
【図１】本発明の一実施例の全体的な構成を示したブロ
ック図である。
ック図である。
【図２】図１の部分詳細図である。
【図３】位相値演算のフロ−チャ−ト図である。
【図４】電圧、電流の位相説明図である。
１ ３相交流高速計測装置 ２ インタ−フェ−ス ３ インタ−フェ−ス ４ Ａ／Ｄコンバ−タ ５ Ａ／Ｄコンバ−タ ６ 中央処理装置 ７ ＲＯＭ ８ ＳＲＡＭ １２ シリアルポ−ト １５ インタ−フェ−ス ＰＴ ポテンシャルトランス ＣＴ カレントトランス
フロントページの続き (72)発明者 酒井 克己 愛知県春日井市御幸町二丁目７番地３ ダ イト−エムイ−株式会社内
Claims (1)
- 【請求項１】 ３相交流回路の各相に設けられ、各相の
電圧に対応した電圧信号を出力させるポテンシャルトラ
ンス（ＰＴ）と、３相交流回路の各相に設けられ、各相
の電流に対応した電流信号を出力させるカレントトラン
ス（ＣＴ）と、前記ポテンシャルトランス（ＰＴ）及び
前記カレントトランス（ＣＴ）それぞれから出力された
各相の電圧信号及び電流信号を直接的に入力する入力手
段と、その入力手段により入力された各相の電圧信号及
び電流信号を入力時刻デ−タとともに記憶する入力デ−
タ記憶手段と、その入力デ−タ記憶手段に記憶された前
記各相の電圧信号、電流信号及び入力時刻デ−タに基づ
き前記３相交流回路の各相の実際の電圧及び電流を各相
同時に高速演算する電圧電流演算手段と、その電圧電流
演算手段で演算された前記３相交流回路の各相の実際の
電圧及び電流のゼロクロス点の時刻に基づいて１周期毎
に進み位相値もしくは遅れ位相値を演算する位相演算手
段と、その位相演算手段で演算された実際の進み位相値
もしくは遅れ位相値が予め設定された進み位相値もしく
は遅れ位相値を越えたときに異常信号を出力する異常信
号出力手段とを備えたことを特徴とする位相値の高速計
測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060392A JPH05180890A (ja) | 1992-01-08 | 1992-01-08 | 位相値の高速計測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060392A JPH05180890A (ja) | 1992-01-08 | 1992-01-08 | 位相値の高速計測装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05180890A true JPH05180890A (ja) | 1993-07-23 |
Family
ID=12031847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2060392A Pending JPH05180890A (ja) | 1992-01-08 | 1992-01-08 | 位相値の高速計測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05180890A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003048792A1 (fr) * | 2001-12-03 | 2003-06-12 | Nihon University School Juridical Person | Procede et appareil permettant de detecter la perte de synchronisme dans un systeme generateur |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466566A (en) * | 1987-09-07 | 1989-03-13 | Hioki Electric Works | Phase difference measurement |
-
1992
- 1992-01-08 JP JP2060392A patent/JPH05180890A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466566A (en) * | 1987-09-07 | 1989-03-13 | Hioki Electric Works | Phase difference measurement |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003048792A1 (fr) * | 2001-12-03 | 2003-06-12 | Nihon University School Juridical Person | Procede et appareil permettant de detecter la perte de synchronisme dans un systeme generateur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59226615A (ja) | オフセツト補償器 | |
| JPH05180890A (ja) | 位相値の高速計測装置 | |
| JP2007121215A (ja) | 測定装置 | |
| JP2002228688A (ja) | 変流器の一次電流を決定する装置 | |
| JPH05180874A (ja) | 計測レンジ自動切換装置 | |
| JP3211061B2 (ja) | デジタル保護継電装置 | |
| JP2969724B2 (ja) | 変化量保護継電器 | |
| JPH05157775A (ja) | ３相交流高速計測装置 | |
| JPH0843460A (ja) | 高調波測定解析システム | |
| JPH0743399A (ja) | パワーアナライザ装置における測定データ表示方法 | |
| JPH0398418A (ja) | ディジタル保護継電器の監視装置 | |
| JP2945099B2 (ja) | ディジタル保護制御装置 | |
| WO2021186540A1 (ja) | 制御装置 | |
| JP3350720B2 (ja) | 保護継電器 | |
| JP7193939B2 (ja) | 絶縁監視装置 | |
| JP4425241B2 (ja) | 等価式フリッカ測定装置および等価式フリッカ測定装置の調整方法 | |
| JP2777266B2 (ja) | 比率差動継電装置 | |
| JP2002135118A (ja) | アナログ／デジタル信号変換方法および信号変換装置 | |
| JP2005207928A (ja) | 地絡検出装置 | |
| KR0179877B1 (ko) | 회로 차단기의 과전류 차단 제어 장치 및 방법 | |
| JPH04331475A (ja) | インバータ電流検出方法 | |
| JPH0458714A (ja) | ディジタル保護継電装置 | |
| JPH012457A (ja) | 加入者線監視装置 | |
| JPH08101077A (ja) | 付属抵抗を特性値または補正値記憶素子として使用したセンサ | |
| JPH0345116A (ja) | 保護継電器 |