JPS6212875A - デイジタル保護継電装置の試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル保護継電装置の試験装置、特に
、ディジタル保護継電装置内の格納データを読み出し、
その情報を基にデータ解析処理を施しディジタル保護継
電装置の動作が正常か異常かを判断する機能を持ったデ
ィジタル保護継電装置の試験装置に関するものである。

〔従来の技術〕

まず、ディジタル保護継電装置についてその試験に関連
した部分について述べる。

ディジタル保護継電装置は電力系統の電圧・電流等のア
ナログ量をとり込んで演算を行ない、系統事故を検出す
る。

この演算は従来の演算増幅器を使用したアナログ演算で
はなく、マイクロプロセッサを利用したディジタル演算
処理により行なわれる。すなわちマイクロプロセッサを
使用し、メモリに記憶されたプログラムにより電力系統
の情報を計算処理す　　　□る。そしてその演算結果と
、整定値と呼ばれる系　　　□統事故の有無を判定する
だめの基準となる値を比　　　□較して、事故と判定す
れば、事故を除去するだめ　　　゛に、しゃ断器に対し
てトリップ信号を出力する。　　　１、このようなディ
ジタル保護継電装置の性能や特性　　　［”をチェック
するには、内部で演算処理されているデータを知る必要
がある。

第４図は、ディジタル保護継電装置の概要構成を示すブ
ロック図であり、図において、８はディジタル保護継電
装置の頭脳にあたるマイクロプロセッサ（以下、ＣＰＵ
と呼称する）、９はプログラム及びデータを記憶するメ
モリ、１０は系統の電圧・電流のアナログ入力をディジ
タル値に変換して入力するアナログ入力部、１１は外部
接点情報等をディジタル信号で入力するディジタル入力
部、１２はトリップ指令等を出力するディジタル出力部
、１３は採掘継電装置の動作判定の基準となる整定値を
設定する整定部である。これら各部８〜１３がディジタ
ル保護継電装置を構成する主要部分である。

上記アナログ入力部１０は、入カドランス１４、アナロ
グフィルタ１５、サンプルホールド１６、マルチプレク
サｌ　７　、Ａ／Ｄ変換器１８から構成される。入カド
ランス１４、アナログフィルタ１５、サンプルホールド
１６は、電力系統の電圧・電流等のアナログ量をＰＴ−
ＣＴから取り込む入力部分（以下、Ａチャンネル、Ｂチ
ャンネル、・・・・・・Ｙチャンネルと呼称する）すべ
てに設けられている。

つぎに、電力系統の故［を検出するため、ＰＴ・ＣＴか
ら電圧・電流信号を一定の間隔でサンプリングし、ＣＰ
Ｕ８が処理可能な形態にまで、アナログ入力部１０で信
号変換処理する過程について、横軸に時間を縦軸に大き
さをとり、アナログ入力部の各段階での出力の概略を示
した第５図を参照しながら説明する。

まず、入カドランス１４は各チャンネルからのアナログ
入力量を、Ａ／Ｄ変換器１８のフルスケールに適した値
にレベル変換しアナログフィルタ１５に出力する。この
時の出力波形の概略を第５図のａに示す。

アナログフィルタ１５では高い周波数帯域の高調波成分
を除去し、はぼ基本波成分に近い波形をサンプルホール
ド１６に出力する。この時の出力を第５図のｂに示す。

リレー演算アルゴリズム上から同時刻のサンプリングデ
ータが必要であるため、全入力チャンネルＡ−Ｙにサン
プルホールド１６が設けられており、サンプルホールド
１６では時々刻々変化するアナログフィルタ１５からの
入力値を、Ａ／Ｄ変換が終了するまで一定時間保持する
。瞬時値を一定時間保持した後、マルチプレクサ１７に
出力するため、この時の出力は、第５図のＣのように階
段状になっている。

サンプルホールド１６で全チャンネル同時にホールドさ
れ、入カドランス１４からアナログフィルタ１５、サン
プルホールド１６まで各チャンネル独立して並行に信号
処理されてきた入力信号は、マルチプレクサ１７により
一定間隔でＡチャンネルからＹチャンネルまで順次切り
換えられ、時系列的に直列にＡ／Ｄ変換器１８に対して
出力される。

第５図ｄは同時刻’Ｏ＊　　ｔｌ　＋・・・・・・でホ
ールドされた各チャンネルの瞬時値が順次切換えられ、
Ａ／Ｄ変換器１８に出力される様子を表わしたものであ
る。

Ａ／Ｄ変換器１８ではマルチプレクサ１７から遂時送ら
れてくるアナログ瞬時値をディジタル値に変換する。例
えば１２ビット遂時比較形Ａ／Ｄ変換器の場合、最上位
ビットを符号ビットとし、％（）１．％１Ｎで交流量の
％＋１．＊−”の極性を表わし、残り１１ビツトで大き
さを表現する。

この時の出力の様子を第５図ｅに示す。

以上のようにしてサンプリング周期毎に複数の入力信号
を同時にサンプリングし、ディジタル値に変換された入
力データは、同一サンプリング時刻のデータ群としてメ
モリ９に転送され、−例として第６図のように記憶され
る。

ディジタル保護継電装置のソフトウェア処理では、この
原始データを用いてＣＰＵ８によりディジタルフィルタ
処理による低次高調波成分の除去、リレー演算処理、リ
レー動作の積分照合処理等の演算が行なわれて、リレー
動作判定が行われる。

つまり、ディジタル保護継電装置の内部の演算結果や入
力データなどメモリに格納されているデータを検証する
ことが重要な意味を持っていることがわかる。

第７図は例え゛ば特開昭５９−１°１０３２０号公報に
示された従来の保護継電装置の試験装置を示すブロック
図であり、第７図において、２０はデータ入力部、２１
はメモリ部、２２はデータコントロール部、２３はＤ／
Ａ変換部、２４は被試験ディジタル保護継電装置（以下
、被試験リレーと呼称する）である。

次に動作について説明する。データ入力部２０は、紙チ
ー・ブ、ＲＯＭ、磁気テープ、フロッピーディスク等の
入力媒体から、電力系統を模擬する電圧・電流データ、
例えば事故前データ、事故直後の過渡データ、事故後の
正常データ及びＣＢ開放後のデータ等を読取って、メモ
リ２１の所定アドレス領域に区別して格納する。電力系
統を模擬するデータは、汎用過渡現象解析プログラムＥ
ＭＴＰ等で計算された結果である。

そして、メモリ２１はデータコントロール部２２よりア
ドレス信号８１−ｉ入力し、該当するアドレスのデータ
Ｓ２をデータコントロール部２２に出力する。データコ
ントロール部２２は、被試験リレー２４の出力８５（例
えばトリップ出力）を入力し、所定のアドレス信号Ｓ１
をメモリ２１に出力し、該当するアドレスの前記データ
Ｓ２ｉ人力して、該データＳ２と等しいディジタルデー
タＳ３をＤ／Ａ変換部２３へ出力する。

Ｄ／Ａ変換部２３は、データコントロール部２２よりデ
ィジタルデータＳ３を入力してＤ／Ａ変換し、アナログ
信号Ｓ４を被試験リレー２４へ出力する。被試験リレー
２４は前記アナログ信号Ｓ４を入力することにより、系
統事故と同一の状態出力を作り一連の試験を行う。そし
て、被試験リレー２４の出力、つまり、トリップ出力を
用いて該被試験リレーへの入力を変化させ、この被試験
リレーの応動とそれに伴うＣＢ開放、更にＣＢ開放後の
応動検証を行なうものである。

〔発明が解決しようとする問題点〕

従来の試験装置は以上のように構成されているので、系
統事故を模擬した電圧・電流を被試験リレーに印加し、
この被試験リレーの出力を用いた応動検証による動特性
試験によって該被試験リレーの動作が正常か異常かを判
断する。

ところが、上記の試験においては、動特性試験による判
断のみではなく、前述のようにリレー内部で演算処理さ
れているデータの検証や演算処理そのものの過程の検証
も性能や特性チェックとして非常に重要である。

しかし、前記従来の試験装置は、データの検証や演算処
理そのものの過程の検証を目的としたものではないので
、被試験リレーの内部演算処理を検証して該被試験リレ
ーの動作が正常か異常か判断することはできない。

つまり、動特性試験のみを行なう従来の試験装置では下
記のような問題点がある。

■　被試験リレーが■トリップ出力を出した時、又は＠
監視異常として不良を検出した時、被試験リレー内部の
演算結果や入力データ及び凍結データなどメモリに格納
されているデータを読み出せば、系統不良か被試験リレ
ーの不良か容易に解析できるが、動特性試験で解析する
には、複雑な系統現象を被試験リレーに印加しなければ
ならず、非常に時間と労力がかかる。

■　被試験リレーが電圧・電流入力をどのように読み人
み、その入力は被試験リレー内部の演算処理により、ど
のようなデータに加工され　　□てリレー動作判定のデ
ータとなったのか筆の解　　１□ ｆｉ”ｉ　′Ｃ、：””１７“・　　　　　　　　　１
■　動特性試験では被試験リレー全体の動作　　：の結
果を試験するので、被試験リレーの処理結果があらかじ
め想定していた結果と異なった時、　　゛その原因はど
こにあるのか、例えば■フィルタ　　　□−特性なのか
、＠サンプリングアルゴリズムなのか、０リレー演算ア
ルゴリズムなのか等の細部にわたる解析を行うことがで
きない。

などの問題点がある。

この発明は上記のような問題点を解消するためになされ
たもので、被試験リレーの内部演算処理を検証して該被
試験リレーの動作が正常か異常か　　□を判断する機能
をもったディジタル保護継電装置の試験装置を得ること
を目的とする。

〔問題点を解決するための手段〕

この発明に係るディジタル保護継電装置の試験装置は被
試験リレーの格納データを読み出し、そのデータを基に
試験装置側でデータ解析処理を施して被試験リレー内部
の演算処理の検証を行なうものである。

〔作用〕

この発明における試験装置は、被試験リレーの格納デー
タを読み出し、そのデータを基に演算処理の検証を行う
ことにより、従来の試験装置では実現し得なかった下記
の機能が実現する。

■　被試験りＶ−かのトリップ出力を出した時、又は＠
監視異常として不良を検出した時、複雑なリレー動特性
試験を行わなくても、被試験リレーのメモリに格納され
ている演算結果データや入力データ及び凍結データを読
みだして解析することにより、系統不良か被試験リレ一
本体の不良かを容易に解析することができる。

■　被試験リレーが電圧・電流入力をどのように読み入
み、その入力は被試験リレー内部の演算処理によりどの
ようなデータに加工されて、リレー動作判定のデータと
なったか等を知ることができる。

■　被試験リレーの処理結果があらかじめ想定していた
結果と異なった時、その原因はどこにあるのか、例えば
■フィルター特性なのか、＠サンプリングアルゴリズム
なのか、θリレー演算アルゴリズムなのか等の解析を行
うことができる。

〔実施例〕

以下、この発明の一実施例を第１図について説明する。

第１図において、１はＣＰＵ処理部２とアナログ波形出
力機能をもつ波形発生部３とで構成された試験装置（以
下、テストコンソールと呼称スる）、４は被試験リレー
である。

ＣＰＵ処理部２から波形出力部３に対して波形出力指令
が出されると、波形出力部３では指示されたチャンネル
に対して指示された電流・電圧のアナログ波形を出力し
、被試験リレー４の各入力チャンネルに模棲入力が印加
される。この結果、ＣＰＵ処理部２は被試験リレー４の
メモリからリレー内部の演算結果やディジタル値に変換
処理された入力データ等を読み出して記憶保持するとと
もに該データを基にデータ解析処理を行なって該Ｍ試験
リレーの演算処理を解析する。

つぎに、上記ＣＰＵ処理部２が被試験リレーか　。

らメモリの内容を読み出す構成の一例を前記第１゜４図
と同一部分に同一符号を付した第２図について説明する
。第２図において、５はテストコンソール１と被試験リ
レー４内のＣＰＵ８のバスＥとのインターフェイスを司
どるメモリリードインターフェイスで、アドレスレジス
タ６とデータ入力レジスタ７とで構成されている。

第２図において、テストコンソール１が被試験リレー４
からメモリ９に格納されているデータを読み出す場合は
次のような動作を行なう。

まずテストコンソール１からメモリリードインターフェ
イス５を介して被試験リレー４内のＣＰＵ８に対して、
ＣＰＵを停止させバスを解放させる８Ａ几信号を送信す
る。その結果、被試験リレー４内のＣＰＵ８は停市し、
メモリ９はそれまでの演算結果を保持したままの状態に
なる。

そして、メモリリードインターフェイス５がバスＥの信
号制御を司どって、メモリ９内のデータを読み出すこと
ができる。

テストコンソール１からメモリリードインターフェイス
５中のアドレスレジスタ６に読み出すメモリ番地を設定
すると、メモリリードインターフェイス５よりバスＥに
メモリ読出しアドレス指定信号ＲＤが出されるので、メ
モリ９はこのメモリ読出しアドレス指定信号に従ってメ
モリ番地のデータをバスＥに出力する。メモリリードイ
ンターフェイス５はこれをデータ入力レジスタ７にラッ
チし、テストコンソール１に返信する！以上のようにし
て、メモリリードインタフェイス５を介することにより
、テストコンソール１からはメモリリードインターフェ
イス５に対してメモリ番地を出力するだけで、被試験リ
レー４内のメモリ９からデータを読み出すことができる
。

つぎに、テストコンソール１側で処理するデータ解析機
能を該テストコンソール１の処理を示す第３図のフロー
チャートについて説明する。

−例として被試験リレーの演算処理の中のフィルター特
性を検証する場合、まず、ステップＦａはオペレータか
ら入力された情報を基に被試験リレー４の各チャンネル
に対して試験アナログ波形を出力する。

つぎに、ステップＦｂはオペレータに対して、被試験リ
レー内の格納データのメモリ番地（すなわち電流・電圧
信号をとり込みアナログフィルタ・ディジタルフィルタ
処理を行なってディジタル値に変換した電流・電圧の瞬
時値データを格納しているデータテーブルのメモリ番地
）を入力要求する。

ステップＦｃはオペレータから入力指示されたメモリ番
地をメモリリードインタフェイス５に出力して、被試験
リレー４内の格納データを順次読み出し、テストコンソ
ール１内に記憶保持する。

ステップＦｄの実効値計算、ステップＦｅの高調波大き
さ・次数抽出計算、ステップＦｆの基本波成分調査は、
ステップＦｃで読み出し記憶保持。

している被試験リレー内のメモリデータを基にテストコ
ンソール１が行うデータ解析処理である。

ステップＦｇはデータ解析処理の結果をオペレータに対
して出力表示する。、これによりオペレータは、被試験
リレー４が試験入力を読み込み、アナログフィルター、
ディジタルフィルターの演算処理を行って、どのような
値でメモリ９内に入力データとして格納しているかを容
易に求めることができ、被試験リレーのフィルター特性
を検証することができる。

なお、上記実施例では、被試験リレーの内部演算処理の
中でフィルター特性を検証する場合について、データ解
析機能として実効値計算、高調波大きさ・次数抽出計算
・基本波成分調査をすることのみについて述べたが、こ
のデータ解析機能は検証対象によって変更可能でどのよ
うなものでもよい、例えば３相入力のバランス、位相差
、大きさチェックとか、入力データテーブルに格納され
ている電圧・電流の瞬時値を時系列的に読み出して１０
進数に変換してグラフ出力する等の処理であってもよい
、 又、試験装置と被試験リレーのインターフェイスを司ど
るメモリリードインタフェイスは、第２図の実施例では
被試験リレー内の一内部バスに接続したが該被試験リレ
ー内のメモリに切り換えスイッチを設けて、通常は被試
験リレー内のＣＰＵに接続している状態とし、テストコ
ンソール１がメモリデータを読み出す時のみメモリリー
ドインターフェイス５に接続するように構成しても、上
記実施例と同様の効果を奏する。

〔発明の効果〕 以上のように、この発明によれば、被試験リレーの格納
データを読み出し、そのデータを基に試験装置側でデー
タ解析処理を施して被試験リレー内部の演算処理の検証
を行なうので、被試験リレーのメンテナンスが非常にや
りゃすくなり、特性試験も簡単に単時間でできるという
効果がある。

【図面の簡単な説明】

第１図は、この発明の一実施例による試験装置のブロッ
ク構成図、第２図はこの発明の一実施例による試験装置
と被試験ディジタル保護継電装置とのインターフェイス
を示すブロック図、第３図はこの発明の一実施例による
試験装置の動作説明のためのフローチャート、第４図は
ディジタル保護継電装置の構成を示すブロック図、第５
図はディジタル保護継電装置内の信号処理説明図、第６
図はディジタル保護継電装置内に格納されているデータ
の一例の説明図、第７図は従来の保護継電装置を示すブ
ロック構成図である。 １・・・試験装置（テストコンソー、ル）、２・・・Ｃ
ＰＵ処理部、３・・・波形発生部、４・・・被試験ディ
ジタル保護継電装置、５・・・メモリリードインターフ
ェイス。 なお、図中同一符号は同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）被試験ディジタル保護継電装置に試験アナログ波
   形入力を印加する波形発生部と、この波形発生部に試験
   アナログ波形入力を指示するとともに前記被試験ディジ
   タル保護継電装置のメモリから格納データを読み出し該
   データを基にデータ解析処理を施して前記被試験ディジ
   タル保護継電装置の検証・特性試験を行なうＣＰＵ処理
   部とを備えたディジタル保護継電装置の試験装置。
2. （２）試験装置と被試験ディジタル保護継電装置との間
   にインターフェイス部分を設けたことを特徴とする特許
   請求の範囲第１項記載のディジタル保護継電装置の試験
   装置。