JPH05152324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05152324A JPH05152324A JP31066591A JP31066591A JPH05152324A JP H05152324 A JPH05152324 A JP H05152324A JP 31066591 A JP31066591 A JP 31066591A JP 31066591 A JP31066591 A JP 31066591A JP H05152324 A JPH05152324 A JP H05152324A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- oxide film
- channel
- sin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】 ロコス酸化膜１５の形成後、高エネルギー・
イオン注入により、ＳｉＮ膜１２を残したまま、ロコス
酸化膜上より不純物を注入し、ロコス酸化膜下のチャン
ネルストップ領域１４とトランジスタ・チャンネル下の
高濃度層１７とを同時に形成する。 【効果】 パターンニング工程やイオン注入工程の簡素
化ができ、低コスト、高歩留りのＩＣ，ＬＳＩの製造が
期待できる。
イオン注入により、ＳｉＮ膜１２を残したまま、ロコス
酸化膜上より不純物を注入し、ロコス酸化膜下のチャン
ネルストップ領域１４とトランジスタ・チャンネル下の
高濃度層１７とを同時に形成する。 【効果】 パターンニング工程やイオン注入工程の簡素
化ができ、低コスト、高歩留りのＩＣ，ＬＳＩの製造が
期待できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ，ＬＳＩ等の半導
体装置の製造方法に関するものである。
体装置の製造方法に関するものである。
【０００２】
【従来の技術】ショートチャンネル対策の一つとして、
チャンネル下に高濃度層を設ける方法がある。
チャンネル下に高濃度層を設ける方法がある。
【０００３】Ｎチャンネルトランジスタを例に従来の製
造方法を図２に従って説明する。
造方法を図２に従って説明する。
【０００４】（ａ）Ｐ型Ｓｉ基板２０に、ストレス緩和
用のＳｉＯ2膜２１、ＳｉＮ膜２２を形成する。
用のＳｉＯ2膜２１、ＳｉＮ膜２２を形成する。
【０００５】（ｂ）レジスト２３で活性領域をパターン
ニングし、レジスト２３をマスクにして、ＳｉＮ膜２２
をエッチングする。ＳｉＯ2膜２１は、完全にエッチン
グしてもよいし、途中でストップしてもよい。
ニングし、レジスト２３をマスクにして、ＳｉＮ膜２２
をエッチングする。ＳｉＯ2膜２１は、完全にエッチン
グしてもよいし、途中でストップしてもよい。
【０００６】（ｃ）レジスト２３をマスクとして、或
は、レジストを剥離し、ＳｉＮ膜＋ＳｉＯ2膜で、ボロ
ン（11Ｂ+）などのＰ型不純物を浅くイオン注入し、チ
ャンネルストップ領域２４を形成する。
は、レジストを剥離し、ＳｉＮ膜＋ＳｉＯ2膜で、ボロ
ン（11Ｂ+）などのＰ型不純物を浅くイオン注入し、チ
ャンネルストップ領域２４を形成する。
【０００７】（ｄ）レジストを剥離し、ＳｉＮ膜２２を
マスクとして酸化し、フィールド酸化膜（ロコス酸化
膜）２５を形成する。
マスクとして酸化し、フィールド酸化膜（ロコス酸化
膜）２５を形成する。
【０００８】（ｅ）ＳｉＮ膜２２及びその下のＳｉＯ2
膜２１を剥離し、酸化により薄い均一なＳｉＯ2膜２６
を形成した後、トランジスタのチャンネル部をパターン
ニングにより、トランジスタのショートチャンネル効果
等を防止するため、比較的深くボロン（11Ｂ+）などの
Ｐ型不純物をイオン注入し、チャンネル下に高濃度層２
７を形成する。
膜２１を剥離し、酸化により薄い均一なＳｉＯ2膜２６
を形成した後、トランジスタのチャンネル部をパターン
ニングにより、トランジスタのショートチャンネル効果
等を防止するため、比較的深くボロン（11Ｂ+）などの
Ｐ型不純物をイオン注入し、チャンネル下に高濃度層２
７を形成する。
【０００９】（ｆ）ＳｉＯ2膜２６を剥離、ゲート絶縁
膜２８を形成し、ポリシリコンなどの材料で、ゲート２
９を、堆積、パターンニング後、ソース、ドレイン３０
を形成し、トランジスタを形成する。
膜２８を形成し、ポリシリコンなどの材料で、ゲート２
９を、堆積、パターンニング後、ソース、ドレイン３０
を形成し、トランジスタを形成する。
【００１０】上記の説明はＮチャンネルの場合である
が、Ｐチャンネルの場合は、不純物の型が逆になるだけ
で同様である。また、ＣＭＯＳの場合は、上記工程をＮ
チャンネルの場合と、Ｐチャンネルの場合の２度行う必
要がある。
が、Ｐチャンネルの場合は、不純物の型が逆になるだけ
で同様である。また、ＣＭＯＳの場合は、上記工程をＮ
チャンネルの場合と、Ｐチャンネルの場合の２度行う必
要がある。
【００１１】
【発明が解決しようとする課題】本発明は、上記のよう
なパターンニング、イオン注入の工程を減らし、工程を
簡素化する方法を提供するものである。
なパターンニング、イオン注入の工程を減らし、工程を
簡素化する方法を提供するものである。
【００１２】
【課題を解決するための手段】ロコス酸化後、高エネル
ギーイオン注入により、ＳｉＮ膜を残したまま、ロコス
酸化膜上より不純物を注入し、ロコス酸化膜下のチャン
ネルストップ領域と、トランジスタ・チャンネル下の高
濃度層とを同時に形成する。
ギーイオン注入により、ＳｉＮ膜を残したまま、ロコス
酸化膜上より不純物を注入し、ロコス酸化膜下のチャン
ネルストップ領域と、トランジスタ・チャンネル下の高
濃度層とを同時に形成する。
【００１３】
【実施例】以下、実施例を説明する。
【００１４】Ｎチャンネルトランジスタを例に図１に従
って説明する。
って説明する。
【００１５】（ａ）Ｐ型Ｓｉ基板１０に、ストレス緩和
用のＳｉＯ2膜１１、ＳｉＮ膜１２を形成する。
用のＳｉＯ2膜１１、ＳｉＮ膜１２を形成する。
【００１６】（ｂ）レジスト１３で活性領域をパターン
ニングし、レジスト１３をマスクにしてＳｉＮ膜１２を
エッチングする。ＳｉＯ2膜１１は、完全にエッチング
してもよいし、途中でストップしてもよい。
ニングし、レジスト１３をマスクにしてＳｉＮ膜１２を
エッチングする。ＳｉＯ2膜１１は、完全にエッチング
してもよいし、途中でストップしてもよい。
【００１７】（ｃ）レジスト１３を剥離し、ＳｉＮ膜１
２をマスクとして酸化し、フィールド酸化膜（ロコス酸
化膜）１５を形成する。
２をマスクとして酸化し、フィールド酸化膜（ロコス酸
化膜）１５を形成する。
【００１８】（ｄ）ＳｉＯ2膜１１、ＳｉＮ膜１２を残
した状態で、ロコス酸化膜上から、ボロン（11Ｂ+）な
どのＰ型不純物を高エネルギーで深くイオン注入する。
これにより、ロコス酸化膜下のチャンネルストップ領域
１４と、トランジスタ・チャンネル下の高濃度層１７と
が形成される。注入エネルギーは、ロコス酸化膜下に十
分な濃度のチャンネルストップ領域が形成されるように
選び、チャンネル下に形成する高濃度層の深さは、（Ｓ
ｉＮ＋ＳｉＯ2）膜の膜厚で調整する。
した状態で、ロコス酸化膜上から、ボロン（11Ｂ+）な
どのＰ型不純物を高エネルギーで深くイオン注入する。
これにより、ロコス酸化膜下のチャンネルストップ領域
１４と、トランジスタ・チャンネル下の高濃度層１７と
が形成される。注入エネルギーは、ロコス酸化膜下に十
分な濃度のチャンネルストップ領域が形成されるように
選び、チャンネル下に形成する高濃度層の深さは、（Ｓ
ｉＮ＋ＳｉＯ2）膜の膜厚で調整する。
【００１９】（ｅ）ＳｉＮ膜１２、及びその下のＳｉＯ
2膜１１を剥離する。
2膜１１を剥離する。
【００２０】（ｆ）ゲート絶縁膜１８を形成し、ポリシ
リコンなどの材料で、ゲート１９を、堆積、パターンニ
ング後、ソース、ドレイン１６を形成し、トランジスタ
を製造する。
リコンなどの材料で、ゲート１９を、堆積、パターンニ
ング後、ソース、ドレイン１６を形成し、トランジスタ
を製造する。
【００２１】
【発明の効果】ロコス酸化後に高エネルギーのイオン注
入を行うことにより、パターンニング工程やイオン注入
工程の簡素化ができ、低コスト、高歩留りのＩＣ，ＬＳ
Ｉの製造が期待できる。
入を行うことにより、パターンニング工程やイオン注入
工程の簡素化ができ、低コスト、高歩留りのＩＣ，ＬＳ
Ｉの製造が期待できる。
【図１】本発明の一実施例の製造工程断面図である。
【図２】従来の製造方法の工程断面図である。
１０ Ｐ型Ｓｉ基板 １１ ＳｉＯ2膜 １２ ＳｉＮ膜 １３ レジスト １４ チャンネルストップ領域 １５ フィールド酸化膜 １６ ソース、ドレイン １７ 高濃度層 １８ ゲート絶縁膜 １９ ゲート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/74 9169−4Ｍ 21/76 Ｓ 9169−4Ｍ
Claims (1)
- 【請求項１】 チャンネル下の高濃度層を、フィールド
酸化膜上からフィールドイオン注入同時にイオン注入で
形成することを特徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31066591A JPH05152324A (ja) | 1991-11-26 | 1991-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31066591A JPH05152324A (ja) | 1991-11-26 | 1991-11-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152324A true JPH05152324A (ja) | 1993-06-18 |
Family
ID=18007985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31066591A Pending JPH05152324A (ja) | 1991-11-26 | 1991-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103128228A (zh) * | 2011-11-30 | 2013-06-05 | 山东省源通机械股份有限公司 | 湿型铸造中废砂的再生综合利用方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199376A (ja) * | 1984-10-19 | 1986-05-17 | Sharp Corp | 半導体装置の製造方法 |
| JPS61229352A (ja) * | 1985-02-12 | 1986-10-13 | エスジェーエス―トムソン ミクロエレクトロニクス ソシエテ アノニム | 集積回路型ダイナミツクメモリ及びその製造方法 |
| JPH02133929A (ja) * | 1988-11-15 | 1990-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH03222480A (ja) * | 1990-01-29 | 1991-10-01 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH05114725A (ja) * | 1991-06-25 | 1993-05-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1991
- 1991-11-26 JP JP31066591A patent/JPH05152324A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199376A (ja) * | 1984-10-19 | 1986-05-17 | Sharp Corp | 半導体装置の製造方法 |
| JPS61229352A (ja) * | 1985-02-12 | 1986-10-13 | エスジェーエス―トムソン ミクロエレクトロニクス ソシエテ アノニム | 集積回路型ダイナミツクメモリ及びその製造方法 |
| JPH02133929A (ja) * | 1988-11-15 | 1990-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH03222480A (ja) * | 1990-01-29 | 1991-10-01 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH05114725A (ja) * | 1991-06-25 | 1993-05-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103128228A (zh) * | 2011-11-30 | 2013-06-05 | 山东省源通机械股份有限公司 | 湿型铸造中废砂的再生综合利用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1228178A (en) | Cmos integrated circuit technology | |
| US6362038B1 (en) | Low and high voltage CMOS devices and process for fabricating same | |
| JPS59138379A (ja) | 半導体装置の製造方法 | |
| JPH06112483A (ja) | Ｓｏｉ基板を用いた半導体装置の製造方法 | |
| US5106768A (en) | Method for the manufacture of CMOS FET by P+ maskless technique | |
| JPS61242064A (ja) | 相補型半導体装置の製造方法 | |
| JPS63219152A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0240947A (ja) | 半導体装置の製造方法 | |
| JPH1065019A (ja) | Ｃｍｏｓデバイスの製造方法 | |
| JP2727552B2 (ja) | 半導体装置の製造方法 | |
| JPH05152324A (ja) | 半導体装置の製造方法 | |
| JPH03214740A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH1027855A (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH023270A (ja) | Ｈｃｔ半導体装置の製造方法 | |
| JPH08227936A (ja) | 半導体装置及びその製造方法 | |
| JPH06267974A (ja) | 半導体素子の製造方法 | |
| JPH039558A (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JPH03204968A (ja) | 半導体装置の製造方法 | |
| JPH053210A (ja) | 半導体装置の製造方法 | |
| JPH02181963A (ja) | 半導体装置の製造方法 | |
| JPH023915A (ja) | 半導体装置の製造方法 | |
| JPS63153862A (ja) | 半導体装置の製造方法 |