JPH05151012A - テスト回路 - Google Patents
テスト回路Info
- Publication number
- JPH05151012A JPH05151012A JP3311204A JP31120491A JPH05151012A JP H05151012 A JPH05151012 A JP H05151012A JP 3311204 A JP3311204 A JP 3311204A JP 31120491 A JP31120491 A JP 31120491A JP H05151012 A JPH05151012 A JP H05151012A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- test mode
- serial
- parallel converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】テスト回路においてシリアルパラレル変換器を
有することによりテストピンを少なくし、制御部を有す
ることにより1テストが終了する前に他のテストを開始
することができる。 【構成】テストピンよりのデータをシリアルパラレル変
換器に入力しその出力群をデコーダーでテストモード選
択信号に変換し、そのテストモード選択信号とシリアル
パラレル変換器よりのON/OFF信号とクロックによ
りテストモードを決定する構成となっている。
有することによりテストピンを少なくし、制御部を有す
ることにより1テストが終了する前に他のテストを開始
することができる。 【構成】テストピンよりのデータをシリアルパラレル変
換器に入力しその出力群をデコーダーでテストモード選
択信号に変換し、そのテストモード選択信号とシリアル
パラレル変換器よりのON/OFF信号とクロックによ
りテストモードを決定する構成となっている。
Description
【0001】
【産業上の利用分野】本発明はテスト回路に関し特にL
SIのテスト回路に関する。
SIのテスト回路に関する。
【0002】
【従来の技術】図3に従来のテスト回路を示す。従来テ
スト回路はテストピン1〜nの入力をデコーダー2でデ
コードしてテストモード1〜mのいづれか1つのテスト
モードに設定していた。
スト回路はテストピン1〜nの入力をデコーダー2でデ
コードしてテストモード1〜mのいづれか1つのテスト
モードに設定していた。
【0003】
【発明が解決しようとする課題】この従来のテスト回路
ではテストモードが多くなるとテストピンが多くなり、
又、1つのテストモードでテスト中はそのテストが終了
するまで他のテストモードでのテストを行なうことが出
来ないという問題点があった。
ではテストモードが多くなるとテストピンが多くなり、
又、1つのテストモードでテスト中はそのテストが終了
するまで他のテストモードでのテストを行なうことが出
来ないという問題点があった。
【0004】
【課題を解決するための手段】本発明のテスト回路はテ
ストピンよりのデータをパラレルに変換するシリアルパ
ラレル変換器と前記シリアルパラレル変換器の出力群デ
コードするデコーダーとデコーダーの出力群とシリアル
パラレル変換器のON/OFF信号とCK信号によりテ
ストモードを制御する制御部を有するテスト回路におい
てシフトレジスタと制御部を備えている。
ストピンよりのデータをパラレルに変換するシリアルパ
ラレル変換器と前記シリアルパラレル変換器の出力群デ
コードするデコーダーとデコーダーの出力群とシリアル
パラレル変換器のON/OFF信号とCK信号によりテ
ストモードを制御する制御部を有するテスト回路におい
てシフトレジスタと制御部を備えている。
【0005】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例である。テストピンよりの
データをシリアルパラレル変換器1に入力しシリアルパ
ラレル変換する。変換された信号の内最下位のON/O
FF信号6以外デコーダー2に入力されどのテストモー
ドを制御するかを選択するテストモード選択信号7を出
力する。
る。図1は本発明の一実施例である。テストピンよりの
データをシリアルパラレル変換器1に入力しシリアルパ
ラレル変換する。変換された信号の内最下位のON/O
FF信号6以外デコーダー2に入力されどのテストモー
ドを制御するかを選択するテストモード選択信号7を出
力する。
【0006】図2は図1に示す制御部の一部を示す回路
図である。テストモード選択信号7は制御部3に入力さ
れシリアルパラレル変換器1のON/OFF信号6がO
Nであればテストモード選択信号7により選択されたテ
ストモードをCK信号9のタイミングでアクティブす
る。
図である。テストモード選択信号7は制御部3に入力さ
れシリアルパラレル変換器1のON/OFF信号6がO
Nであればテストモード選択信号7により選択されたテ
ストモードをCK信号9のタイミングでアクティブす
る。
【0007】シリアルパラレル変換器1よりのON/O
FF信号6がOFFであれば、テストモード選択信号7
により選択されたテストモードをCK信号9のタイミン
グでノーアクテイブにする。テストモード選択信号7に
より選択されていないテストモードはCK信号9が入力
されてもCK信号9が入力される前の状態を保持してい
る。
FF信号6がOFFであれば、テストモード選択信号7
により選択されたテストモードをCK信号9のタイミン
グでノーアクテイブにする。テストモード選択信号7に
より選択されていないテストモードはCK信号9が入力
されてもCK信号9が入力される前の状態を保持してい
る。
【0008】
【発明の効果】以上説明したように本発明は、テストピ
ンよりのデータをパラレルに変換するシリアルパラレル
変換器とその出力をデコードするデコーダーとデコーダ
ーの出力とシリアルパラレル変換器のON/OFF信号
とCK信号によりテストモードを制御する制御部を有す
る構成にしたのでテストピンが少ない。又、1つのテス
トモードでテスト中にそのテストが終了する前に他のテ
ストモードでのテストを開始することができ、最近のL
SIの大規模化に伴なうテスト時間の長大化に対して、
テスト時間短縮に有効なテスト回路になる。
ンよりのデータをパラレルに変換するシリアルパラレル
変換器とその出力をデコードするデコーダーとデコーダ
ーの出力とシリアルパラレル変換器のON/OFF信号
とCK信号によりテストモードを制御する制御部を有す
る構成にしたのでテストピンが少ない。又、1つのテス
トモードでテスト中にそのテストが終了する前に他のテ
ストモードでのテストを開始することができ、最近のL
SIの大規模化に伴なうテスト時間の長大化に対して、
テスト時間短縮に有効なテスト回路になる。
【図1】本発明の実施例のブロック図。
【図2】制御部の1テストモードあたりの回路図。
【図3】従来のテスト回路の回路図。
1 シフトレジスタ 2 デコーダー 3 制御部 4 フリップフロップ 5 テストピン 6 ON/OFF信号 7 テストモード選択信号 8 テストモード 9 CK信号
Claims (1)
- 【請求項1】 シリアルなテストモード信号をパラレル
に変換するシリアルパラレル変換器と、前記シリアルパ
ラレル変換器の第1出力群からの信号をデコードするデ
コーダーと、前記シリアルパラレル変換器の第2出力に
応じて活性が制御され前記デコーダーの出力に対応した
テストモードを出力する制御部とを有することを特徴と
するテスト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3311204A JP2972417B2 (ja) | 1991-11-27 | 1991-11-27 | テスト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3311204A JP2972417B2 (ja) | 1991-11-27 | 1991-11-27 | テスト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05151012A true JPH05151012A (ja) | 1993-06-18 |
JP2972417B2 JP2972417B2 (ja) | 1999-11-08 |
Family
ID=18014359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3311204A Expired - Lifetime JP2972417B2 (ja) | 1991-11-27 | 1991-11-27 | テスト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2972417B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434480B1 (ko) * | 1997-08-11 | 2004-07-16 | 삼성전자주식회사 | 적은 테스트 핀수를 갖는 마이크로 콘트롤러 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0313876A (ja) * | 1989-06-12 | 1991-01-22 | Nec Corp | モード設定回路 |
-
1991
- 1991-11-27 JP JP3311204A patent/JP2972417B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0313876A (ja) * | 1989-06-12 | 1991-01-22 | Nec Corp | モード設定回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434480B1 (ko) * | 1997-08-11 | 2004-07-16 | 삼성전자주식회사 | 적은 테스트 핀수를 갖는 마이크로 콘트롤러 |
Also Published As
Publication number | Publication date |
---|---|
JP2972417B2 (ja) | 1999-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2550837B2 (ja) | スキャンパスのテスト制御回路 | |
JPH05151012A (ja) | テスト回路 | |
JP2002005994A (ja) | 半導体装置のテスト回路 | |
JP2003255025A (ja) | 半導体集積回路 | |
JP2000259559A (ja) | シリアルインタフェース回路 | |
JPH0450657Y2 (ja) | ||
JPH11296400A (ja) | モード設定回路 | |
JPH10290156A (ja) | 多段カウンタの試験回路 | |
JPH07113660B2 (ja) | モード設定回路 | |
JP3532652B2 (ja) | バウンダリ・スキャン・テスト回路 | |
JPH03222539A (ja) | スタートビット検出回路 | |
JPH11142478A (ja) | 半導体集積回路およびその使用方法 | |
JPH0326976A (ja) | 半導体集積回路のテスト装置 | |
JPH065099A (ja) | 半導体集積回路装置の試験回路 | |
JPH04181186A (ja) | 集積回路のテストモード設定回路 | |
JPH03214329A (ja) | 集積回路装置のテスト回路 | |
JP2003076576A (ja) | 半導体装置 | |
JPH03171234A (ja) | クロック同期式記憶回路 | |
JP2001099895A (ja) | Lsiシミュレーション回路およびlsiシュミレーション方法 | |
Phillips | The Sound Statement | |
JPH1078886A (ja) | テスト装置 | |
JPH02239467A (ja) | 記録密度切替回路 | |
JPH08273393A (ja) | 半導体集積回路 | |
JPH02284520A (ja) | 半導体集積回路 | |
JPH103401A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |