JPH05143483A - リセツト制御システム - Google Patents
リセツト制御システムInfo
- Publication number
- JPH05143483A JPH05143483A JP3303684A JP30368491A JPH05143483A JP H05143483 A JPH05143483 A JP H05143483A JP 3303684 A JP3303684 A JP 3303684A JP 30368491 A JP30368491 A JP 30368491A JP H05143483 A JPH05143483 A JP H05143483A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reset
- target
- initiator
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ＳＣＳＩインタフェース等において、周辺装
置に接続されたターゲットのうちの必要なもののみをリ
セットすることのできるようにする。 【構成】 それぞれのデバイス装置２５1 、２５2 のタ
ーゲット２４1 、２４2 に対応させてターゲットリセッ
ト制御部３７1 、３７2 と遅延回路としてのカウンタ３
６1 、３６2 を配置している。ホスト装置２２から出力
される指定情報信号は、イニシェータ２１からイニシェ
ータリセット制御部２８に伝えられ、両ターゲットリセ
ット制御部３７1 、３７2 に伝えられる。これらの制御
部３７1 、３７2 はカウンタ３６1 、３６2 のカウント
終了時点でリセットする対象を判別し、ターゲット２４
1 、２４2 のいずれをリセットするかの制御を行う。
置に接続されたターゲットのうちの必要なもののみをリ
セットすることのできるようにする。 【構成】 それぞれのデバイス装置２５1 、２５2 のタ
ーゲット２４1 、２４2 に対応させてターゲットリセッ
ト制御部３７1 、３７2 と遅延回路としてのカウンタ３
６1 、３６2 を配置している。ホスト装置２２から出力
される指定情報信号は、イニシェータ２１からイニシェ
ータリセット制御部２８に伝えられ、両ターゲットリセ
ット制御部３７1 、３７2 に伝えられる。これらの制御
部３７1 、３７2 はカウンタ３６1 、３６2 のカウント
終了時点でリセットする対象を判別し、ターゲット２４
1 、２４2 のいずれをリセットするかの制御を行う。
Description
【０００１】
【産業上の利用分野】本発明はＳＣＳＩインターフェイ
ス等のインタフェースのリセットを行うためのリセット
制御システムに関する。
ス等のインタフェースのリセットを行うためのリセット
制御システムに関する。
【０００２】
【従来の技術】図３は、ＳＣＳＩ（Small Computer Sys
tem Interface ）インターフェイスのリセットを行うた
めの従来のリセット制御システムを説明するためのもの
である。ＳＣＳＩインターフェイスのイニシェータ制御
を行う複数の制御部（以下本明細書ではイニシェータと
呼ぶことにする。）１１1 〜１１N は、対応するそれぞ
れの情報処理装置（以下本明細書ではホスト装置と呼ぶ
ことにする。）１２1 〜１２N からイニシェータ制御信
号１３1 〜１３N を受けて制御されるようになってい
る。それぞれのイニシェータ１１1 〜１１N とＳＣＳＩ
インターフェイスのターゲット制御を行う制御部（以下
本明細書ではターゲットと呼ぶことにする。）１４1 〜
１４N との間には、これらの制御を行うためのＳＣＳＩ
インターフェイス信号１５が伝達されるようになってい
る。このＳＣＳＩインターフェイス信号１５には、ター
ゲット１４1 〜１４N のリセットを行うためのリセット
信号１６が含まれている。それぞれのターゲット１４1
〜１４N は、周辺装置（以下本明細書ではデバイス装置
と呼ぶことにする。）１７1 〜１７N を制御信号１８1
〜１８N によって制御するようになっている。
tem Interface ）インターフェイスのリセットを行うた
めの従来のリセット制御システムを説明するためのもの
である。ＳＣＳＩインターフェイスのイニシェータ制御
を行う複数の制御部（以下本明細書ではイニシェータと
呼ぶことにする。）１１1 〜１１N は、対応するそれぞ
れの情報処理装置（以下本明細書ではホスト装置と呼ぶ
ことにする。）１２1 〜１２N からイニシェータ制御信
号１３1 〜１３N を受けて制御されるようになってい
る。それぞれのイニシェータ１１1 〜１１N とＳＣＳＩ
インターフェイスのターゲット制御を行う制御部（以下
本明細書ではターゲットと呼ぶことにする。）１４1 〜
１４N との間には、これらの制御を行うためのＳＣＳＩ
インターフェイス信号１５が伝達されるようになってい
る。このＳＣＳＩインターフェイス信号１５には、ター
ゲット１４1 〜１４N のリセットを行うためのリセット
信号１６が含まれている。それぞれのターゲット１４1
〜１４N は、周辺装置（以下本明細書ではデバイス装置
と呼ぶことにする。）１７1 〜１７N を制御信号１８1
〜１８N によって制御するようになっている。
【０００３】このような従来のリセット制御システム
で、ホスト装置１２1〜１２N のうちの任意のものの制
御によって任意のイニシェータ１１が任意のターゲット
１４をリセットするためにリセット信号１６を送出する
と、ＳＣＳＩインターフェイスに接続されているすべて
のターゲット１４1〜１４N またはイニシェータ１１1
〜１１N のリセットが行われていた。
で、ホスト装置１２1〜１２N のうちの任意のものの制
御によって任意のイニシェータ１１が任意のターゲット
１４をリセットするためにリセット信号１６を送出する
と、ＳＣＳＩインターフェイスに接続されているすべて
のターゲット１４1〜１４N またはイニシェータ１１1
〜１１N のリセットが行われていた。
【０００４】
【発明が解決しようとする課題】このように従来のリセ
ット制御システムでは、ＳＣＳＩインターフェイスに接
続されている各ターゲット１４1 〜１４N およびイニシ
ェータ１１1 〜１１N は、リセット信号１６のみによっ
て各ターゲット１４1 〜１４N またはデバイス装置１７
1 〜１７N およびイニシェータ１１1 〜１１N のリセッ
トを行っていた。このため、任意の本体装置１２は任意
のイニシェータ１１によって任意のターゲット１４のみ
を指定してこのターゲット１４およびこれに対応するデ
バイス装置１７のリセットを行うことができず、リセッ
トを行う必要のない他のターゲット１４またはデバイス
装置１７およびイニシェータ１１をもリセットしてい
た。
ット制御システムでは、ＳＣＳＩインターフェイスに接
続されている各ターゲット１４1 〜１４N およびイニシ
ェータ１１1 〜１１N は、リセット信号１６のみによっ
て各ターゲット１４1 〜１４N またはデバイス装置１７
1 〜１７N およびイニシェータ１１1 〜１１N のリセッ
トを行っていた。このため、任意の本体装置１２は任意
のイニシェータ１１によって任意のターゲット１４のみ
を指定してこのターゲット１４およびこれに対応するデ
バイス装置１７のリセットを行うことができず、リセッ
トを行う必要のない他のターゲット１４またはデバイス
装置１７およびイニシェータ１１をもリセットしてい
た。
【０００５】このため、あるイニシェータ１１とターゲ
ット１４の間でデータの転送が行われているときに、い
ずれかのイニシェータ１１、デバイス装置１７またはタ
ーゲット１４のいずれかに障害が発生し、ＳＣＳＩイン
ターフェイス信号１５中の図示しないリクエスト信号と
アクノリッジ信号のハンドシェイクが成立しなくなった
ような場合には、障害が発生したターゲット１４および
デバイス装置１７のリセットが行われ、このとき障害が
発生していない他のターゲット１４、デバイス装置１７
およびイニシェータ１１をもリセットしてしまうことに
なった。この結果として、ある正常なイニシェータ１１
と正常なターゲット１４との間でデータ転送を行う設定
が既に行われていた場合には、このリセットによってこ
の設定自体もリセットされることになった。したがっ
て、これらの間でデータの転送を行う場合には、データ
の転送のための設定を再度行う必要があるといった問題
があった。
ット１４の間でデータの転送が行われているときに、い
ずれかのイニシェータ１１、デバイス装置１７またはタ
ーゲット１４のいずれかに障害が発生し、ＳＣＳＩイン
ターフェイス信号１５中の図示しないリクエスト信号と
アクノリッジ信号のハンドシェイクが成立しなくなった
ような場合には、障害が発生したターゲット１４および
デバイス装置１７のリセットが行われ、このとき障害が
発生していない他のターゲット１４、デバイス装置１７
およびイニシェータ１１をもリセットしてしまうことに
なった。この結果として、ある正常なイニシェータ１１
と正常なターゲット１４との間でデータ転送を行う設定
が既に行われていた場合には、このリセットによってこ
の設定自体もリセットされることになった。したがっ
て、これらの間でデータの転送を行う場合には、データ
の転送のための設定を再度行う必要があるといった問題
があった。
【０００６】そこで本発明の目的は、必要なターゲット
のみをリセットすることのできるリセット制御システム
を提供することにある。
のみをリセットすることのできるリセット制御システム
を提供することにある。
【０００７】
【課題を解決するための手段】請求項１記載の発明で
は、リセットの対象となるそれぞれの周辺装置ごとに配
置されインタフェースのターゲット制御を行うターゲッ
トと、前記したインタフェースのイニシェータ制御を行
うイニシェータと、このイニシェータの制御を行うホス
ト装置と、このホスト装置から出力されるターゲットと
周辺装置をリセットするための指定情報信号とイニシェ
ータから出力されるインタフェース制御信号としてのイ
ニシェータ間インタフェース制御信号とにより制御され
るイニシェータリセット制御部と、このイニシェータリ
セット制御部から出力されるインタフェース制御信号と
してのイニシェータ・ターゲット間インタフェース制御
信号の一部を構成するリセット信号を任意の時間遅延さ
せるためにターゲットにそれぞれ対応して配置された遅
延手段と、これら遅延手段にそれぞれ対応して配置さ
れ、対応した遅延手段から出力される信号をトリガにし
てイニシェータ・ターゲット間インタフェース制御信号
の中からリセット信号を除いた制御信号が自己に対応す
るターゲットをリセットさせるものであるかを判別し、
その結果を対応するこのターゲットに出力するターゲッ
トリセット制御手段とをリセット制御システムに具備さ
せる。
は、リセットの対象となるそれぞれの周辺装置ごとに配
置されインタフェースのターゲット制御を行うターゲッ
トと、前記したインタフェースのイニシェータ制御を行
うイニシェータと、このイニシェータの制御を行うホス
ト装置と、このホスト装置から出力されるターゲットと
周辺装置をリセットするための指定情報信号とイニシェ
ータから出力されるインタフェース制御信号としてのイ
ニシェータ間インタフェース制御信号とにより制御され
るイニシェータリセット制御部と、このイニシェータリ
セット制御部から出力されるインタフェース制御信号と
してのイニシェータ・ターゲット間インタフェース制御
信号の一部を構成するリセット信号を任意の時間遅延さ
せるためにターゲットにそれぞれ対応して配置された遅
延手段と、これら遅延手段にそれぞれ対応して配置さ
れ、対応した遅延手段から出力される信号をトリガにし
てイニシェータ・ターゲット間インタフェース制御信号
の中からリセット信号を除いた制御信号が自己に対応す
るターゲットをリセットさせるものであるかを判別し、
その結果を対応するこのターゲットに出力するターゲッ
トリセット制御手段とをリセット制御システムに具備さ
せる。
【０００８】このリセット制御システムはＳＣＳＩイン
タフェースにおける周辺装置のリセットの制御に特に有
効である。遅延手段は、例えばリセット信号を所定の時
間カウントするカウンタで構成することができる。
タフェースにおける周辺装置のリセットの制御に特に有
効である。遅延手段は、例えばリセット信号を所定の時
間カウントするカウンタで構成することができる。
【０００９】このような本発明のリセット制御システム
によれば、各周辺装置に対応させてターゲットリセット
制御部を配置し、遅延手段から出力される信号をトリガ
としてイニシェータリセット制御部から出力されるイニ
シェータ・ターゲット間インタフェース制御信号のうち
のリセット信号を除いた信号部分を調べて、ホスト装置
２２が指定した指定情報信号に対応するターゲットのみ
をリセットできるようにしている。
によれば、各周辺装置に対応させてターゲットリセット
制御部を配置し、遅延手段から出力される信号をトリガ
としてイニシェータリセット制御部から出力されるイニ
シェータ・ターゲット間インタフェース制御信号のうち
のリセット信号を除いた信号部分を調べて、ホスト装置
２２が指定した指定情報信号に対応するターゲットのみ
をリセットできるようにしている。
【００１０】
【実施例】以下実施例につき本発明を詳細に説明する。
【００１１】図１は本発明の一実施例におけるリセット
制御システムの回路構成を表わしたものである。本実施
例のリセット制御システムで、ＳＣＳＩインターフェイ
スのイニシェータ制御を行う制御部としてのイニシェー
タ２１は、情報処理装置としてのホスト装置２２からホ
スト信号（以下、ＨＯＳＴ信号* と称する。ただし、こ
の明細書で記号“* ”は、負論理の信号状態であること
を示している。）２３を受けて制御されるようになって
いる。このリセット制御システムは、ＳＣＳＩインター
フェイスのターゲット制御を行う制御部としての第１の
ターゲット２４ 1 と第２のターゲット２４2 の２つのタ
ーゲットを備えている。各ターゲット２４1 、２４
2 は、それぞれ周辺装置としての第１または第２のデバ
イス装置２５ 1 、２５2 をＤＡＩＦ信号２６1とＤＢＩ
Ｆ信号２６2 によって制御するようになっている。
制御システムの回路構成を表わしたものである。本実施
例のリセット制御システムで、ＳＣＳＩインターフェイ
スのイニシェータ制御を行う制御部としてのイニシェー
タ２１は、情報処理装置としてのホスト装置２２からホ
スト信号（以下、ＨＯＳＴ信号* と称する。ただし、こ
の明細書で記号“* ”は、負論理の信号状態であること
を示している。）２３を受けて制御されるようになって
いる。このリセット制御システムは、ＳＣＳＩインター
フェイスのターゲット制御を行う制御部としての第１の
ターゲット２４ 1 と第２のターゲット２４2 の２つのタ
ーゲットを備えている。各ターゲット２４1 、２４
2 は、それぞれ周辺装置としての第１または第２のデバ
イス装置２５ 1 、２５2 をＤＡＩＦ信号２６1とＤＢＩ
Ｆ信号２６2 によって制御するようになっている。
【００１２】ホスト装置２２は、イニシェータ２１へリ
セットを行うターゲットを指定する情報を送信するため
の信号としてのＨＤＡＴＡ信号２７を出力するようにな
っており、これはイニシェータリセット制御部２８に供
給されるようになっている。このイニシェータリセット
制御部２８は、ホスト装置２２とイニシェータ２１によ
ってＳＣＳＩインターフェイスの制御を行うためのもの
である。イニシェータ２１とイニシェータリセット制御
部２８の間には、これらを制御するためのＳＣＳＩイン
タフェース制御信号（以下、イニシェータ間ＳＣＳＩイ
ンタフェース信号と称する。）３１が伝送されるように
なっている。このイニシェータ間ＳＣＳＩインタフェー
ス信号３１は、リセット信号（以下、ＩＲＳＴ信号* と
称する。）３２と、データ信号（以下、ＩＤＡＴＡ信号
と称する。）３３と、これらの信号３２、３３以外のＳ
ＣＳＩインタフェース制御信号（以下ＩＯＴＨＥＲ信号
* と称する。）３４とで構成されている。
セットを行うターゲットを指定する情報を送信するため
の信号としてのＨＤＡＴＡ信号２７を出力するようにな
っており、これはイニシェータリセット制御部２８に供
給されるようになっている。このイニシェータリセット
制御部２８は、ホスト装置２２とイニシェータ２１によ
ってＳＣＳＩインターフェイスの制御を行うためのもの
である。イニシェータ２１とイニシェータリセット制御
部２８の間には、これらを制御するためのＳＣＳＩイン
タフェース制御信号（以下、イニシェータ間ＳＣＳＩイ
ンタフェース信号と称する。）３１が伝送されるように
なっている。このイニシェータ間ＳＣＳＩインタフェー
ス信号３１は、リセット信号（以下、ＩＲＳＴ信号* と
称する。）３２と、データ信号（以下、ＩＤＡＴＡ信号
と称する。）３３と、これらの信号３２、３３以外のＳ
ＣＳＩインタフェース制御信号（以下ＩＯＴＨＥＲ信号
* と称する。）３４とで構成されている。
【００１３】イニシェータリセット制御部２８は、第１
および第２のカウンタ３６1 、３６ 2 の２つのカウンタ
と、これらに対応して配置された第１および第２のター
ゲットリセット制御部３７1 、３７2 の２つのターゲッ
トリセット制御部と接続されている。ここで、イニシェ
ータリセット制御部２８と第１および第２のカウンタ３
６1 、３６2 ならびに第１および第２のターゲットリセ
ット制御部３７1 、３７2 の間には、これらを制御する
ためのＳＣＳＩインタフェース制御信号としてのイニシ
ェータ・ターゲット間ＳＣＳＩインタフェース信号３８
が送受されるようになっている。
および第２のカウンタ３６1 、３６ 2 の２つのカウンタ
と、これらに対応して配置された第１および第２のター
ゲットリセット制御部３７1 、３７2 の２つのターゲッ
トリセット制御部と接続されている。ここで、イニシェ
ータリセット制御部２８と第１および第２のカウンタ３
６1 、３６2 ならびに第１および第２のターゲットリセ
ット制御部３７1 、３７2 の間には、これらを制御する
ためのＳＣＳＩインタフェース制御信号としてのイニシ
ェータ・ターゲット間ＳＣＳＩインタフェース信号３８
が送受されるようになっている。
【００１４】このイニシェータ・ターゲット間ＳＣＳＩ
インタフェース信号３８は、リセット信号（以下、ＩＴ
ＲＳＴ信号* と称する。）４１と、データ信号（以下、
ＩＴＤＡＴＡ信号と称する。）４２と、これら両信号４
１、４２を除いた制御信号（以下、ＩＴＯＴＨＥＲ信号
* と称する。）４３によって構成されている。また、第
１のカウンタ３６1 から第１のターゲットリセット制御
部３７1 には、信号（以下ＴＡＣＲＳＴ信号* ）４５1
が送出され、第２のカウンタ３６2 から第２のターゲッ
トリセット制御部３７2 には、信号（以下ＴＢＣＲＳＴ
信号* ）４５2 が送出されるようになっている。
インタフェース信号３８は、リセット信号（以下、ＩＴ
ＲＳＴ信号* と称する。）４１と、データ信号（以下、
ＩＴＤＡＴＡ信号と称する。）４２と、これら両信号４
１、４２を除いた制御信号（以下、ＩＴＯＴＨＥＲ信号
* と称する。）４３によって構成されている。また、第
１のカウンタ３６1 から第１のターゲットリセット制御
部３７1 には、信号（以下ＴＡＣＲＳＴ信号* ）４５1
が送出され、第２のカウンタ３６2 から第２のターゲッ
トリセット制御部３７2 には、信号（以下ＴＢＣＲＳＴ
信号* ）４５2 が送出されるようになっている。
【００１５】第１のターゲットリセット制御部３７1 と
第１のターゲット２４1 の間には、これらを制御するた
めのＳＣＳＩインタフェース制御信号として第１のター
ゲット間ＳＣＳＩインタフェース制御信号５１1 が送受
されるようになっている。この第１のターゲット間ＳＣ
ＳＩインタフェース制御信号５１1 は、リセット信号
（以下、ＴＡＲＳＴ信号* と称する。）５２1 と、デー
タ信号（以下、ＴＡＤＡＴＡ信号* と称する。）５３1
と、これら両信号５２1 、５３1 を除いた制御信号（以
下、ＴＡＯＴＨＥＲ信号* と称する。）５４1 によって
構成されている。
第１のターゲット２４1 の間には、これらを制御するた
めのＳＣＳＩインタフェース制御信号として第１のター
ゲット間ＳＣＳＩインタフェース制御信号５１1 が送受
されるようになっている。この第１のターゲット間ＳＣ
ＳＩインタフェース制御信号５１1 は、リセット信号
（以下、ＴＡＲＳＴ信号* と称する。）５２1 と、デー
タ信号（以下、ＴＡＤＡＴＡ信号* と称する。）５３1
と、これら両信号５２1 、５３1 を除いた制御信号（以
下、ＴＡＯＴＨＥＲ信号* と称する。）５４1 によって
構成されている。
【００１６】また、第２のターゲットリセット制御部３
７2 と第２のターゲット２４2 の間には、これらを制御
するためのＳＣＳＩインタフェース制御信号として第２
のターゲット間ＳＣＳＩインタフェース制御信号５１2
が送受されるようになっている。この第２のターゲット
間ＳＣＳＩインタフェース制御信号５１2 は、リセット
信号（以下、ＴＢＲＳＴ信号* と称する。）５２2 と、
データ信号（以下、ＴＢＤＡＴＡ信号* と称する。）５
３2 と、これら両信号５２2 、５３2 を除いた制御信号
（以下、ＴＢＯＴＨＥＲ信号* と称する。）５４2 によ
って構成されている。
７2 と第２のターゲット２４2 の間には、これらを制御
するためのＳＣＳＩインタフェース制御信号として第２
のターゲット間ＳＣＳＩインタフェース制御信号５１2
が送受されるようになっている。この第２のターゲット
間ＳＣＳＩインタフェース制御信号５１2 は、リセット
信号（以下、ＴＢＲＳＴ信号* と称する。）５２2 と、
データ信号（以下、ＴＢＤＡＴＡ信号* と称する。）５
３2 と、これら両信号５２2 、５３2 を除いた制御信号
（以下、ＴＢＯＴＨＥＲ信号* と称する。）５４2 によ
って構成されている。
【００１７】図２は、このような構成のリセット制御シ
ステムの動作を説明するためのタイミング図である。図
１に示したホスト装置２２と第１のデバイス装置２５1
の間でデータ転送が行われているものとする。この状態
でイニシェータ２１、第１のターゲット２４1 あるいは
第１のデバイス装置２５1 のいずれかで障害が発生し、
ＳＣＳＩインタフェース上のデータ転送のタイミングを
司るＳＣＳＩインタフェース信号中のリクエスト信号と
アクノリッジ信号のハンドシェイクが成立しなくなった
とする。このとき、ホスト装置２２がイニシェータ２１
または第１のターゲット２４1 および第１のデバイス装
置２５1 をリセットする場合の動作について説明を行
う。
ステムの動作を説明するためのタイミング図である。図
１に示したホスト装置２２と第１のデバイス装置２５1
の間でデータ転送が行われているものとする。この状態
でイニシェータ２１、第１のターゲット２４1 あるいは
第１のデバイス装置２５1 のいずれかで障害が発生し、
ＳＣＳＩインタフェース上のデータ転送のタイミングを
司るＳＣＳＩインタフェース信号中のリクエスト信号と
アクノリッジ信号のハンドシェイクが成立しなくなった
とする。このとき、ホスト装置２２がイニシェータ２１
または第１のターゲット２４1 および第１のデバイス装
置２５1 をリセットする場合の動作について説明を行
う。
【００１８】まず、ホスト装置２２は図２（ｂ）のＨＤ
ＡＴＡ信号２７を用いてイニシェータリセット制御部２
８に対して、第１のターゲット２４1 を指定する情報を
送信する（同図（ｂ）の斜線で示した部分）。次にホス
ト装置２２はＨＯＳＴ信号* ２３（図２（ａ））を用い
てイニシェータ２１に対しＳＣＳＩインタフェースのリ
セットを行う情報を送信する。イニシェータ２１はこの
ＨＯＳＴ信号* ２３によってＩＲＳＴ信号* ３２（図２
（ｃ））を有効にし、図２（ｄ）に示すＩＤＡＴＡ信号
３３と図２（ｅ）に示すＩＯＴＨＥＲ信号* ３４を無効
にする。
ＡＴＡ信号２７を用いてイニシェータリセット制御部２
８に対して、第１のターゲット２４1 を指定する情報を
送信する（同図（ｂ）の斜線で示した部分）。次にホス
ト装置２２はＨＯＳＴ信号* ２３（図２（ａ））を用い
てイニシェータ２１に対しＳＣＳＩインタフェースのリ
セットを行う情報を送信する。イニシェータ２１はこの
ＨＯＳＴ信号* ２３によってＩＲＳＴ信号* ３２（図２
（ｃ））を有効にし、図２（ｄ）に示すＩＤＡＴＡ信号
３３と図２（ｅ）に示すＩＯＴＨＥＲ信号* ３４を無効
にする。
【００１９】この後、イニシェータリセット制御部２８
はＩＲＳＴ信号*３２が有効になったのを確認し、図２
（ｈ）に示すＩＴＲＳＴ信号*４１を有効にする。この
とき、第１のターゲットリセット制御部３７1および第
２のターゲットリセット制御部３７2 は、ＩＴＲＳＴ信
号* ４１が有効になったことを確認した後、図２（ｆ）
に示すＩＴＤＡＴＡ信号４２および図２（ｇ）に示すＩ
ＴＯＴＨＥＲ信号* ４３を無効にする。また、イニシェ
ータリセット制御部２８もＩＴＲＳＴ信号* ４１が有効
になった後、ＩＴＯＴＨＥＲ信号* ４３を無効にし、Ｉ
ＴＤＡＴＡ信号４２の出力をＩＤＡＴＡ信号３３からデ
ータ信号に切り換え、ＨＤＡＴＡ信号２７から送信され
た情報を出力する。第１および第２のカウンタ３６1 、
３６2 は、ＩＴＲＳＴ信号* ４１を任意の時間カウント
し、図２（ｉ）に示したＴＡＣＲＳＴ信号* ４５1 およ
び図２（ｎ）に示したＴＢＣＲＳＴ信号* ４５2 を有効
にする。
はＩＲＳＴ信号*３２が有効になったのを確認し、図２
（ｈ）に示すＩＴＲＳＴ信号*４１を有効にする。この
とき、第１のターゲットリセット制御部３７1および第
２のターゲットリセット制御部３７2 は、ＩＴＲＳＴ信
号* ４１が有効になったことを確認した後、図２（ｆ）
に示すＩＴＤＡＴＡ信号４２および図２（ｇ）に示すＩ
ＴＯＴＨＥＲ信号* ４３を無効にする。また、イニシェ
ータリセット制御部２８もＩＴＲＳＴ信号* ４１が有効
になった後、ＩＴＯＴＨＥＲ信号* ４３を無効にし、Ｉ
ＴＤＡＴＡ信号４２の出力をＩＤＡＴＡ信号３３からデ
ータ信号に切り換え、ＨＤＡＴＡ信号２７から送信され
た情報を出力する。第１および第２のカウンタ３６1 、
３６2 は、ＩＴＲＳＴ信号* ４１を任意の時間カウント
し、図２（ｉ）に示したＴＡＣＲＳＴ信号* ４５1 およ
び図２（ｎ）に示したＴＢＣＲＳＴ信号* ４５2 を有効
にする。
【００２０】第１のターゲットリセット制御部３７1 お
よび第２のターゲットリセット制御部３７2 は、ＴＡＣ
ＲＳＴ信号* ４５1 およびＴＢＣＲＳＴ信号* ４５2 が
有効になったのを確認したとき、ＩＴＤＡＴＡ信号４２
の情報をサンプリングする。このとき、この情報は第１
のターゲット２４1 を指定する情報である。そこで第１
のターゲットリセット制御部３７1 は、図２（ｊ）に示
したＴＡＲＳＴ信号* ５２1 を有効にし、図２（ｋ）に
示したＴＡＤＡＴＡ信号* ５３1 と同図（ｌ）に示した
ＴＡＯＴＨＥＲ信号* ５４1 を無効にする。また、第１
のターゲット２４1 も、ＴＡＲＳＴ信号* ５２1が有効
になったことを確認した後、ＴＡＤＡＴＡ信号* ５３1
とＴＡＯＴＨＥＲ信号* ５４1 を無効にする。このよう
にして第１のターゲット２４1 がリセットされ、図２
（ｍ）に示すＤＡＩＦ信号２６1 により第１のデバイス
装置２５1 がリセットされる。
よび第２のターゲットリセット制御部３７2 は、ＴＡＣ
ＲＳＴ信号* ４５1 およびＴＢＣＲＳＴ信号* ４５2 が
有効になったのを確認したとき、ＩＴＤＡＴＡ信号４２
の情報をサンプリングする。このとき、この情報は第１
のターゲット２４1 を指定する情報である。そこで第１
のターゲットリセット制御部３７1 は、図２（ｊ）に示
したＴＡＲＳＴ信号* ５２1 を有効にし、図２（ｋ）に
示したＴＡＤＡＴＡ信号* ５３1 と同図（ｌ）に示した
ＴＡＯＴＨＥＲ信号* ５４1 を無効にする。また、第１
のターゲット２４1 も、ＴＡＲＳＴ信号* ５２1が有効
になったことを確認した後、ＴＡＤＡＴＡ信号* ５３1
とＴＡＯＴＨＥＲ信号* ５４1 を無効にする。このよう
にして第１のターゲット２４1 がリセットされ、図２
（ｍ）に示すＤＡＩＦ信号２６1 により第１のデバイス
装置２５1 がリセットされる。
【００２１】これに対して、第２のターゲットリセット
制御部３７2 では、ＩＴＤＡＴＡ信号４２の情報が第２
のターゲット２４2 を指定するものではないため、図２
（ｏ）に示すＴＢＲＳＴ信号* ５２2 を有効にしない。
このため、第２のターゲット２４2 はリセットされな
い。また、第２のターゲット２４2 がリセットされない
ので、第２のデバイス装置２５2 もリセットされない。
制御部３７2 では、ＩＴＤＡＴＡ信号４２の情報が第２
のターゲット２４2 を指定するものではないため、図２
（ｏ）に示すＴＢＲＳＴ信号* ５２2 を有効にしない。
このため、第２のターゲット２４2 はリセットされな
い。また、第２のターゲット２４2 がリセットされない
ので、第２のデバイス装置２５2 もリセットされない。
【００２２】なお、図２にはＴＢＤＡＴＡ信号* ５３2
（（ｐ））と、ＴＢＯＴＨＥＲ信号 * ５４2 （（ｑ））
およびＤＢＩＦ信号２６2 （ｒ））についての波形も表
わしている。
（（ｐ））と、ＴＢＯＴＨＥＲ信号 * ５４2 （（ｑ））
およびＤＢＩＦ信号２６2 （ｒ））についての波形も表
わしている。
【００２３】以上、第１のターゲット２４1 と第１のデ
バイス装置２５1 がリセットされる場合を示したが、同
様の状況の下で第２のターゲット２４2 と第２のデバイ
ス装置２５2 がリセットされる場合も同様であり、この
場合には第１のデバイス装置２５1 のリセットは行われ
ないことになる。
バイス装置２５1 がリセットされる場合を示したが、同
様の状況の下で第２のターゲット２４2 と第２のデバイ
ス装置２５2 がリセットされる場合も同様であり、この
場合には第１のデバイス装置２５1 のリセットは行われ
ないことになる。
【００２４】
【発明の効果】このように本発明によれば、イニシェー
タとターゲット間のデータ転送時に、リクエスト信号と
アクノリッジ信号のハンドシェークが成り立たなくなっ
たような場合でも、インタフェースの仕様を変えること
なく任意のターゲットのみをリセットすることができる
という効果がある。
タとターゲット間のデータ転送時に、リクエスト信号と
アクノリッジ信号のハンドシェークが成り立たなくなっ
たような場合でも、インタフェースの仕様を変えること
なく任意のターゲットのみをリセットすることができる
という効果がある。
【図１】本発明の一実施例におけるリセット制御システ
ムの回路構成を表わしたブロック図である。
ムの回路構成を表わしたブロック図である。
【図２】本実施例のシステムの動作を説明するためのタ
イミング図である。
イミング図である。
【図３】従来のリセット制御システムの回路構成を表わ
したブロック図である。
したブロック図である。
【符号の説明】 ２１ イニシェータ ２２ ホスト装置 ２３ ホスト信号 ２４1 第１のターゲット ２４2 第２のターゲット ２５1 第１のデバイス装置 ２５2 第２のデバイス装置 ２６1 ＤＡＩＦ信号 ２６2 ＤＢＩＦ信号 ２７ ＨＤＡＴＡ信号 ２８ イニシェータリセット制御部 ３１ イニシェータ間ＳＣＳＩインタフェース信号 ３２ ＩＲＳＴ信号* （リセット信号） ３６1 第１のカウンタ ３６2 第２のカウンタ ３７1 第１のターゲットリセット制御部 ３７2 第２のターゲットリセット制御部 ３８ イニシェータ・ターゲット間ＳＣＳＩインタフェ
ース信号 ４１ ＩＴＲＳＴ信号* （リセット信号） ４２ ＩＴＤＡＴＡ信号 ４５1 ＡＣＲＳＴ信号* ４５2 ＴＢＣＲＳＴ信号* ５１1 第１のターゲット間ＳＣＳＩインタフェース制
御信号 ５１2 第２のターゲット間ＳＣＳＩインタフェース制
御信号 ５２1 ＴＡＲＳＴ信号* （リセット信号） ５２2 ＴＢＲＳＴ信号* （リセット信号）
ース信号 ４１ ＩＴＲＳＴ信号* （リセット信号） ４２ ＩＴＤＡＴＡ信号 ４５1 ＡＣＲＳＴ信号* ４５2 ＴＢＣＲＳＴ信号* ５１1 第１のターゲット間ＳＣＳＩインタフェース制
御信号 ５１2 第２のターゲット間ＳＣＳＩインタフェース制
御信号 ５２1 ＴＡＲＳＴ信号* （リセット信号） ５２2 ＴＢＲＳＴ信号* （リセット信号）
Claims (3)
- 【請求項１】 リセットの対象となるそれぞれの周辺装
置ごとに配置されインタフェースのターゲット制御を行
うターゲットと、 前記インタフェースのイニシェータ制御を行うイニシェ
ータと、 このイニシェータの制御を行うホスト装置と、 このホスト装置から出力される前記ターゲットと周辺装
置をリセットするための指定情報信号と前記イニシェー
タから出力されるインタフェース制御信号としてのイニ
シェータ間インタフェース制御信号とにより制御される
イニシェータリセット制御部と、 このイニシェータリセット制御部から出力されるインタ
フェース制御信号としてのイニシェータ・ターゲット間
インタフェース制御信号の一部を構成するリセット信号
を任意の時間遅延させるために前記ターゲットにそれぞ
れ対応して配置された遅延手段と、 これら遅延手段にそれぞれ対応して配置され、対応した
遅延手段から出力される信号をトリガにして前記イニシ
ェータ・ターゲット間インタフェース制御信号の中から
リセット信号を除いた制御信号が自己に対応するターゲ
ットをリセットさせるものであるかを判別し、その結果
を対応するこのターゲットに出力するターゲットリセッ
ト制御手段とを具備することを特徴とするリセット制御
システム。 - 【請求項２】 前記インタフェースはスモール・コンピ
ュータ・システム・インタフェースであることを特徴と
する請求項１記載のリセット制御システム。 - 【請求項３】 前記遅延手段は前記リセット信号を所定
の時間カウントするカウンタであることを特徴とする請
求項１記載のリセット制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303684A JPH05143483A (ja) | 1991-11-20 | 1991-11-20 | リセツト制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303684A JPH05143483A (ja) | 1991-11-20 | 1991-11-20 | リセツト制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143483A true JPH05143483A (ja) | 1993-06-11 |
Family
ID=17923996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3303684A Pending JPH05143483A (ja) | 1991-11-20 | 1991-11-20 | リセツト制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143483A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6519713B1 (en) | 1999-01-18 | 2003-02-11 | Nec Corporation | Magnetic disk drive and SCSI system employing the same |
-
1991
- 1991-11-20 JP JP3303684A patent/JPH05143483A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6519713B1 (en) | 1999-01-18 | 2003-02-11 | Nec Corporation | Magnetic disk drive and SCSI system employing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
| JPH0981508A (ja) | 通信方法及び装置 | |
| WO2015162774A1 (ja) | 計算機、計算機のｉ／ｏスイッチの制御方法 | |
| JPH05143483A (ja) | リセツト制御システム | |
| JP3088341B2 (ja) | バス上の高速データ転送方式 | |
| KR100244471B1 (ko) | 다이렉트 메모리 엑세스 제어기 및 그 제어방법 | |
| JPH04140876A (ja) | データ処理システム | |
| JPH03252750A (ja) | 割り込み制御回路 | |
| JPH10312354A (ja) | 割り込み処理システム | |
| JPS5979333A (ja) | インタ−フエ−ス方式 | |
| JPS5998232A (ja) | デ−タバスの優先度制御方式 | |
| JPH064456A (ja) | データ転送制御装置 | |
| JPH05235912A (ja) | 二重化処理装置 | |
| JPS63208148A (ja) | チヤネル制御装置 | |
| JPH0452848A (ja) | ホスト・アダプタ | |
| JPH0683752A (ja) | ホスト装置に接続される複合記憶装置 | |
| JPH0628301A (ja) | ダイレクトメモリアクセス回路 | |
| JPH0520250A (ja) | データ処理装置 | |
| JPH03105656A (ja) | バス制御方式 | |
| JPS6155769A (ja) | バス制御方式 | |
| JPH02214960A (ja) | 入出力システム | |
| JPH04277844A (ja) | キャッシュメモリ制御回路 | |
| JPH09326158A (ja) | コンピュータ周辺機器の作動表示装置 | |
| JPH0240752A (ja) | 装置情報転送方式 | |
| JPH05113838A (ja) | 接続装置 |