WO2015162774A1 - 計算機、計算機のｉ／ｏスイッチの制御方法 - Google Patents

計算機、計算機のｉ／ｏスイッチの制御方法 Download PDF

Info

Publication number
WO2015162774A1
WO2015162774A1 PCT/JP2014/061650 JP2014061650W WO2015162774A1 WO 2015162774 A1 WO2015162774 A1 WO 2015162774A1 JP 2014061650 W JP2014061650 W JP 2014061650W WO 2015162774 A1 WO2015162774 A1 WO 2015162774A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
pci express
computer
switches
management controller
Prior art date
Application number
PCT/JP2014/061650
Other languages
English (en)
French (fr)
Inventor
覚 上村
功 大原
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to US15/122,546 priority Critical patent/US10073801B2/en
Priority to JP2016514656A priority patent/JP6175186B2/ja
Priority to PCT/JP2014/061650 priority patent/WO2015162774A1/ja
Publication of WO2015162774A1 publication Critical patent/WO2015162774A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Definitions

  • the present invention relates to a computer and a method for controlling a computer I / O switch.
  • Patent Document 1 JP 2009-282773 A. This publication describes “a data transfer system that can provide an optimum route for use in a system including a PCI Express switch” (see summary).
  • Patent Document 1 describes a computer in which each port of an I / O controller is connected to an I / O device via an I / O switch, according to the number of I / O devices connected to each port of the I / O controller. It is not assumed that the throughput of each port of the I / O controller varies and the throughput of the I / O controller decreases.
  • the present invention controls a connection state between each port of an I / O controller and an I / O switch, improves a bias in throughput between each port of the I / O controller, and improves the throughput.
  • a method of controlling a computer I / O switch is provided.
  • a computer includes one or more I / O switches, one or more I / O devices connected to the one or more I / O switches, a management controller, and a plurality of ports.
  • the management controller stores configuration management information for managing the connection state with one or more I / O switches and the number of virtual switches in association with each other.
  • the management controller detects the connection state with one or more I / O switches, refers to the configuration management information, and acquires the number of virtual switches associated with the detected connection state with the I / O switch.
  • the management controller sets the acquired number of virtual switches for each connected I / O switch among one or more I / O switches.
  • Each port of the I / O controller is connected to one or more I / O devices via the set virtual switch.
  • FIG. 3 is a diagram illustrating a configuration of a computer according to the first embodiment.
  • FIG. 6 is a diagram illustrating a first modification example of the configuration of the computer according to the first embodiment.
  • FIG. 10 is a diagram illustrating a second modification example of the configuration of the computer according to the first embodiment.
  • 1 is a diagram illustrating a configuration of a PCI Express I / F adapter in Embodiment 1.
  • FIG. It is a figure which shows the structure of the management controller in Example 1.
  • FIG. 3 is a flowchart illustrating a setting process of a PCI Express Switch and a multiplexer according to the first embodiment. It is a figure which shows the structure of the input table in Example 1.
  • FIG. It is a figure which shows the structure of the expectation value table in Example 1.
  • FIG. 6 is a diagram illustrating a configuration of a computer according to a second embodiment.
  • FIG. 10 is a diagram illustrating a first modification example of the configuration of the computer according to the second embodiment. It is a figure which shows the 2nd example of a change of the structure of the computer in Example 2.
  • FIG. It is a figure which shows the structure of the management controller in Example 2.
  • FIG. 10 is a flowchart illustrating a setting process of PCI Express Switch in the second embodiment. It is a figure which shows the structure of the input table in Example 2.
  • FIG. It is a figure which shows the structure of the expectation value table in Example 2.
  • FIG. 10 is a flowchart illustrating a setting process of PCI Express Switch in the second embodiment. It is a figure which shows the structure of the input table in Example 2.
  • FIG. It is a figure which shows the structure of the expectation value table in Example 2.
  • FIG. 10 is a flowchart illustrating a setting process of PCI Express Switch in the second embodiment. It is a
  • FIG. 1 is a diagram showing the configuration of a computer.
  • the computer is, for example, a server device or a storage device.
  • the computer includes an I / O controller (Input / Output Controller) 100, a PCI Express I / F (interface) adapter 101 / 106-108, a management controller 110, and I / O devices 111-126.
  • the PCI Express I / F adapter 101 is a master, and the PCI Express I / F adapters 106 to 108 are slaves. In the configuration of the computer, some or all of the PCI Express I / F adapters 106 to 108 and the I / O devices 111 to 126 may not be included.
  • the I / O devices 111 to 126 are each connected to a network such as a SAN (Storage Area Network), and are connected to an external device such as a storage device or a server device via the network.
  • the computer is connected to an external device via the I / O devices 111 to 126 and the network, and transmits / receives information (for example, input / output command / response to input / output command).
  • the I / O controller 100 includes a CPU, a memory, and a plurality of root ports (RP) 140 to 143.
  • the I / O controller 100 will be described as having four root ports: RP-A140, RP-B141, RP-C142, and RP-D143.
  • the PCI Express I / F adapter 101 includes MUX B102, MUX C103, MUX D104, which is a multiplexer (MUX, multiplexer switch), a PCI Express Switch 105, and external ports 144 to 146.
  • MUX B102 MUX C103
  • MUX D104 which is a multiplexer (MUX, multiplexer switch)
  • PCI Express Switch 105 PCI Express Switch 105
  • the RP-A 140 of the I / O controller 100 is connected to the PCI Express Switch 105 through a signal line 150.
  • the RP-B 141 is connected to the MUX B102 via the signal line 150.
  • the MUX B102 is connected to the PCI Express Switch 105 and the external port 144 through the signal line 150, respectively.
  • the RP-C 142 is connected to the MUX C103 via the signal line 150.
  • the MUX C103 is connected to the PCI Express Switch 105 and the external port 145 through the signal line 150, respectively.
  • the RP-D 143 is connected to the MUX D104 via the signal line 150.
  • the MUX D104 is connected to the PCI Express Switch 105 and the external port 146 through signal lines 150, respectively.
  • the PCI Express Switch 105 can be connected to the I / O devices 111 to 126, respectively.
  • the external ports 144, 145, and 146 connected to the MUX B102, MUX C103, and MUX D104 are connected to the PCI Express I / F adapters 106, 107, and 108, respectively.
  • the external port 144 to 146 of the PCI Express I / F adapter 101 and the external port of the PCI Express I / F adapter 106 to 108 are connected by a signal line 150, and the connection can be arbitrarily changed. It is.
  • the computer shown in FIG. 1 has a configuration including PCI Express I / F adapters 101 and 106-108. Assuming that up to four I / O devices can be connected to each PCI Express I / F adapter 101.106 to 108, the computer shown in FIG. 1 can connect 16 I / O devices 111 to 126. .
  • the management controller 110 is connected to the PCI Express I / F adapter 101 with MUX B102, MUX C103, MUX D104, and PCI Express Switch 105 via the control signal line 151.
  • the management controller 110 is connected to the PCI Express I / F adapters 106, 107, and 108 via the external ports 144, 145, and 146 of the PCI Express I / F adapter 101 and the control signal lines 152, 153, and 154. And the control signal line 155.
  • the signal lines 150 or the control signal lines 151 to 155 can be connected to each other, but the signal line 150 and the control signal lines 151 to 155 are not connected.
  • the signal line 150 is a cable or wiring on a printed circuit board that transmits information (for example, input / output command / response to input / output command) between the I / O controller 100 and the I / O devices 111 to 126.
  • the control signal lines 151 to 155 are signal lines for transmitting control information between the management controller 110 and the MUX B102, MUX C103, MUX D104, and each PCI Express Switch 105.
  • FIG. 2 is a diagram illustrating a first modification of the configuration of the computer. A configuration different from that of the computer shown in FIG. 1 will be described for the computer shown in FIG.
  • the PCI Express I / F adapter 106 of the computer shown in FIG. 2 is not connected to the external port 144 of the PCI Express I / F adapter 101, and the external ports 145 and 146 are connected to the signal line 150 and the control signal lines 153 and 154. Connected with. Further, the PCI Express I / F adapter 101 is not connected to the PCI Express I / F adapters 107 and 108. Assuming that up to four I / O devices can be connected to each PCI Express I / F adapter 101, 106, the computer shown in FIG. 2 can connect eight I / O devices 111-118.
  • FIG. 3 is a diagram showing a second modification of the computer configuration. A different configuration of the computer shown in FIG. 3 compared to the computer shown in FIG. 1 will be described.
  • the external ports 144, 145, and 146 of the PCI Express I / F adapter 101 of the computer shown in FIG. 3 are not connected to any of the PCI Express I / F adapters 106, 107, and 108. Assuming that up to four I / O devices can be connected to the PCI Express I / F adapter 101, the computer shown in FIG. 3 can connect four I / O devices 111 to 114.
  • FIG. 4 is a diagram showing a configuration of the PCI Express I / F adapter 106.
  • the PCI Express I / F adapter 106 has four external ports 201 to 204, and each is connected to the PCI Express Switch 105 via a signal line 150.
  • the PCI Express Switch 105 can be connected to the I / O devices 115 to 118, respectively.
  • the external port 204 which is one of the four external ports, and the PCI Express Switch 105 are connected by a control signal line 155.
  • the management controller 110 is connected to the PCI Express Switch 105 of the PCI Express I / F adapter 106 via the control signal lines 152 and 155.
  • the management controller 110 is connected to the PCI Express Switch 105 of the PCI Express I / F adapter 106 via the control signal lines 153 and 155.
  • the configuration of the PCI Express I / F adapters 107 and 108 is the same as that of the PCI Express I / F adapter 106.
  • the PCI Express I / F adapter 107 can be connected to the I / O devices 119 to 122, respectively.
  • the PCI Express I / F adapter 108 can be connected to the I / O devices 123 to 126, respectively.
  • FIG. 5 is a diagram showing the configuration of the management controller 110.
  • the management controller 110 is, for example, a BMC (Baseboard Management Controller) or a service processor (Service Processor: SVP).
  • the management controller 110 has a CPU 501 and a memory 502.
  • the CPU 501 includes a detection unit 503, a MUX control unit 504 that controls the multiplexers 102 to 104, and a switch control unit 505 that controls the PCI Express switch 105.
  • the detection unit 503, the MUX control unit 504, and the switch control unit 505 may each be hardware, or may be realized by software executed by the CPU 501.
  • the memory 502 includes an input table 506 and an expected value table 507.
  • FIG. 7 is a diagram showing the configuration of the input table 506.
  • the input table 506 is configuration setting information indicating the configuration of the computer.
  • the input table 506 manages input data (input information, input data) 701, a configuration setting value 702, a VMODE setting value 703, and a MUX setting value 704 in association with each other.
  • the value of each item of the input table 506 varies depending on the configuration of the computer.
  • the management controller 110 For each item of RP-A, RP-B, RP-C, and RP-D in the input data 701, the management controller 110 is connected to each PCI Express Switch 105 of the PCI Express I / F adapter 101 / 106-108. This is connection state information indicating whether or not there is. For example, “P (Present)” is recorded when connected, and “A (Absent)” is recorded when not connected.
  • the management controller 110 is connected to each PCI Express Switch 105 of the PCI Express I / F adapter 101, 106, 107, and 108 via control signal lines 151 to 155.
  • information indicating connection such as “P” is recorded.
  • the management controller 110 is connected to each PCI Express Switch 105 of the PCI Express I / F adapter 101/106 via control signal lines 151/153/155.
  • the management controller 110 is not connected to the PCI Express Switch 105 via the external ports 144 and 146.
  • “P”, “A”, “P”, and “A” are recorded in the RP-A, RP-B, RP-C, and RP-D items of the input data 701, respectively.
  • the management controller 110 is connected to the PCI Express Switch 105 of the PCI Express I / F adapter 101 via the control signal line 151.
  • the management controller 110 is not connected to each PCI Express Switch 105 of the PCI Express I / F adapters 106 to 108.
  • “P”, “A”, “A”, and “A” are recorded in the RP-A, RP-B, RP-C, and RP-D items of the input data 701, respectively.
  • FIG. 8 is a diagram showing the configuration of the expected value table 507.
  • the expected value table 507 is configuration management information that manages input data (input information, input data) 801, configuration setting values 802, VMODE setting values 803, and MUX setting values 804 in association with each other. Values are input in advance in each item of the expected value table 507. Unlike the input table 506, the items in the expected value table 507 are not updated even if the computer configuration changes.
  • FIG. 6 is a flowchart showing a setting process of the PCI Express Switch 105 and the multiplexers 102 to 104.
  • step 600 the management controller 110 starts setting processing of the PCI Express Switch 105 and the multiplexers 102 to 104.
  • the start timing is, for example, when the computer is started, when the management controller 110 detects a change in the configuration of the computer, or when the management controller 110 receives a setting processing start request from a user, a management computer, or the like. .
  • step 601 the detection unit 503 of the management controller 110 determines whether the PCI Express I / F adapters 101, 106, 107, and 108 are connected to the PCI Express Switch 105 via the control signal lines 151 to 155, respectively. To detect. Based on the detection result, the management controller 110 adds the PCI Express I / F adapters 101, 106, and 107 to the RP-A, RP-B, RP-C, and RP-D items of the input data 701 in the input table 506. Stores connection status information indicating whether or not each PCI Express Switch 105 is connected. As described above with reference to FIG. 7, the management controller 110 records, for example, “P (Present)” when connected, and records, for example, “A (Abent)” when not connected.
  • step 602 the detection unit 503 of the management controller 110 compares the stored connection state information of the input data 701 with the input data 801 of the expected value table 507 to determine whether there is a configuration error.
  • step 603 when the detection unit 503 of the management controller 110 determines that there is no configuration error, the processing of step 604 is executed. If the management controller 110 determines that there is a configuration error, the process ends in step 606.
  • the case of a configuration error in the first embodiment is a case where the management controller 110 and the PCI Express Switch 105 of the PCI Express I / F adapter 101 are not connected.
  • the case where there is no configuration error in the first embodiment is a case where the management controller 110 and the PCI Express Switch 105 of the PCI Express I / F adapter 101 are connected.
  • step 601 the management controller 110 detects that it is not connected to the PCI Express Switch 105 of the PCI Express I / F adapter 101, and the RP-A item of the input data 701 is detected. Stores connection state information indicating that the connection is not established.
  • step 602 the management controller 110 compares the connection state information of the input data 701 with the input data 801 of the expected value table 507 and detects a match. The management controller 110 detects a match with any of “# 9 to # 16” having connection state information indicating that the RP-A item of the input data 801 of the expected value table 507 is not connected. A configuration setting value 802 associated with the input data 801 is acquired. The management controller 110 acquires the configuration setting value 802 of “Error” in “# 9 to # 16”, and determines in step 603 that there is a configuration error.
  • step 604 the detection unit 503 of the management controller 110 associates with the input data 801 that matches the connection status information of the input data 701 in the expected value table 507.
  • 802 .VMODE setting value 803 and MUX setting value 804 are acquired and recorded in the configuration setting value 702, VMODE setting value 703 and MUX setting value 704 of the input table 506.
  • step 605 the switch control unit 505 of the management controller 110 sets virtual switches in the PCI Express Switch 105 on the PCI Express I / F adapters 101 and 106 to 108 according to the value recorded in the VMODE setting value 703 of the input table 506. do.
  • the VMODE setting values 703 and 803 indicate the number of virtual switches set in step 605.
  • the MUX control unit 504 of the management controller 110 sets MUX B102, MUX C103, and MUX D104 on the PCI Express I / F adapter 101 according to the value recorded in the MUX setting value 704 of the input table 506.
  • the management controller 110 ends the process.
  • the management controller 110 causes the items of RP-A, RP-B, RP-C, and RP-D of the input data 701 to be “P” or the like. , Information indicating connection is recorded.
  • step 604 the detection unit 503 sets “4to16” as the configuration setting value 802 of “# 1” associated with the input data 801 that matches the input data 701 in the expected value table 507, the VMODE setting value (the number of virtual switches) ) “1” as 803, “MUX B: EX, MUX C: EX, MUX D: EX” as MUX setting value 804, and configuration setting value 702, VMODE setting value 703, MUX setting value of input table 506 Record in 704 respectively.
  • step 605 the switch control unit 505 follows the value “1” recorded in the VMODE setting value (number of virtual switches) 703 of the input table 506, in the PCI Express Switch on each of the PCI Express I / F adapters 101 and 106 to 108.
  • 1 virtual switch (Virtual Switch) is set to exist.
  • the switch control unit 505 transmits a request for setting the number of virtual switches to one to the PCI Express Switch 105 on each PCI Express I / F adapter 101.
  • the PCI Express Switch 105 on each PCI Express I / F adapter 101 / 106-108 is set to have one virtual switch, for example, to create / delete a virtual switch.
  • the MUX control unit 504 follows the values “MUX B: EX, MUX C: EX, MUX D: EX” recorded in the MUX setting value 704 of the input table 506, and the MUX B102 / MUX on the PCI Express I / F adapter 101.
  • Set MUX C103 and MUX D104 Specifically, the MUX control unit 504 transmits requests to connect to the external ports 144, 145, and 146 to the MUX B102, MUX C103, and MUX D104, respectively.
  • the MUX B102, MUX C103, and MUX D104 are set to connect to the external ports 144, 145, and 146, respectively, according to the received request.
  • the corresponding multiplexer is connected to the external port, and if it is “IN”, the corresponding multiplexer is a PCI Express I / F adapter.
  • a request from the MUX control unit 504 is transmitted so as to connect to the PCI Express Switch 105 on the terminal 101, and each multiplexer is set.
  • the RP-A140, RP-B141, RP-C142, and RP-D143 of the I / O controller 100 are PCI on the PCI Express I / F adapters 101, 106, 107, and 108, respectively. It connects to the I / O devices 111 to 126 via one virtual switch of the Express Switch 105.
  • the number of root ports to which the PCI Express Switch 105 on each PCI Express I / F adapter 101, 106 to 108 is connected is the same.
  • the computer shown in FIG. 1 connects 16 I / O devices 111 to 126. can do. Therefore, the number of root ports and the number of connectable I / O devices are 4 and 16, respectively, and the number of connectable I / O devices with respect to the number of root ports is the configuration setting value 702 of the input table 506. The value recorded in “4to16” is obtained.
  • the configuration setting values 702 and 802 indicate “number of root ports to number of connectable I / O devices”, that is, the number of connectable I / O devices with respect to the number of root ports.
  • the management controller 110 causes the items of RP-A, RP-B, RP-C, and RP-D of the input data 701 to be “P”. “A”, “P”, and “A” are recorded respectively.
  • step 604 the detection unit 503 sets “4to8” as the configuration setting value 802 of “# 6” associated with the input data 801 that matches the input data 701 in the expected value table 507, the VMODE setting value (the number of virtual switches) ) “2” as 803 and “MUX B: IN, MUX C: EX, MUX D: EX” as the MUX setting value 804 are acquired and the configuration setting value 702, VMODE setting value 703, and MUX setting value of the input table 506 are obtained. Record in 704 respectively.
  • step 605 the switch control unit 505 follows the value “2” recorded in the VMODE setting value (number of virtual switches) 703 in the input table 506, and sets 2 in the PCI Express Switch 105 on each PCI Express I / F adapter 101/106. Configure so that there are two virtual switches.
  • the MUX control unit 504 follows the values “MUX B: IN, MUX C: EX, MUX D: EX” recorded in the MUX setting value 704 of the input table 506, and the MUX B102 on the PCI Express I / F adapter 101. Set MUX C103 and MUX D104. Specifically, the MUX control unit 504 connects the MUX B102 to the PCI Express Switch 105 on the PCI Express I / F adapter 101, and requests the MUX C103 / MUX D104 to connect to the external ports 145 and 146, respectively. Send.
  • the MUX B 102 connects to the PCI Express Switch 105 on the PCI Express I / F adapter 101 in accordance with the received request.
  • the MUX C103 and MUX D104 connect to the external ports 145 and 146, respectively, according to the received request.
  • the RP-A 140 and RP-B 141 of the I / O controller 100 are connected to the I / O device 111 via two virtual switches of the PCI Express Switch 105 of the PCI Express I / F adapter 101. Connect with ⁇ 114. Further, the RP-C 142 and RP-D 143 of the I / O controller 100 are connected to the I / O devices 115 to 118 via the two virtual switches of the PCI Express I / F adapter 106. The number of root ports to which the PCI Express Switch 105 on the PCI Express I / F adapters 101 and 106 are connected is the same.
  • the computer shown in FIG. 2 connects eight I / O devices 111 to 118. be able to. Accordingly, the number of root ports and the number of connectable I / O devices are 4 and 8, respectively, and the number of connectable I / O devices with respect to the number of root ports is the configuration setting value 702 of the input table 506. The value recorded in “4 to 8” is obtained.
  • the management controller 110 causes the items of RP-A, RP-B, RP-C, and RP-D of the input data 701 to be “P”. “A”, “A”, and “A” are recorded respectively.
  • the detection unit 503 sets “4to4” as the configuration setting value 802 of “# 8” associated with the input data 801 that matches the input data 701 in the expected value table 507, and the VMODE setting value (number of virtual switches).
  • step 605 the switch control unit 505 follows the value “4” recorded in the VMODE setting value (number of virtual switches) 703 of the input table 506, and four virtual switches in the PCI Express Switch on the PCI Express I / F adapter 101. Is set to exist.
  • the MUX control unit 504 follows the values “MUX B: IN, MUX C: IN, MUX D: IN” recorded in the MUX setting value 704 of the input table 506 according to the MUX B102 / MUX B102 on the PCI Express I / F adapter 101.
  • Set MUX C103 and MUX D104 Specifically, the MUX control unit 504 transmits a request to connect the MUX B102, MUX C103, and MUX D104 to the PCI Express Switch 105 on the PCI Express I / F adapter 101.
  • the MUX B102 / MUX C103 / MUX D104 connects to the PCI Express Switch 105 on the PCI Express I / F adapter 101 in accordance with the received request.
  • the RP-A140, RP-B141, RP-C142, and RP-D143 of the I / O controller 100 have four virtual switches of the PCI Express I / F adapter 101 and the PCI Express Switch105. Via the I / O devices 111 to 114. The number of root ports connected to the PCI Express Switch 105 on the PCI Express I / F adapter 101 is four.
  • the computer shown in FIG. 3 can be connected to four I / O devices 111 to 114. it can. Therefore, the number of root ports and the number of connectable I / O devices are 4 and 4, respectively, and the number of connectable I / O devices with respect to the number of root ports is the configuration setting value 702 of the input table 506. The value recorded in “4 to 4” is obtained.
  • the computer according to the second embodiment is configured such that the PCI Express I / F adapters 106 to 109 and the root ports 140 to 143 of the I / O controller 100 are connected without passing through the multiplexers 102 to 104 and the external ports 144 to 146. .
  • FIG. 9 is a diagram illustrating a configuration of a computer according to the second embodiment.
  • the configuration of the PCI Express I / F adapter 109 is the same as that of the PCI Express I / F adapter 106.
  • the PCI Express I / F adapter 109 can be connected to the I / O devices 111 to 114, respectively.
  • the PCI Express I / F adapter 109 does not need the multiplexers 102 to 104 inside.
  • the root ports 140, 141, 142, and 143 are connected to the PCI Express Switch 105 of the PCI Express I / F adapter 109, 106, 107, and 108 through the signal line 150.
  • the PCI Express Switch 105 can be connected to the I / O devices 111 to 126.
  • the computer has an I / O controller 100, a PCI Express I / F adapter 106-109, a management controller 910, and I / O devices 111-126. In the configuration of the computer, some or all of the PCI Express I / F adapters 106 to 109 and the I / O devices 111 to 126 may not be included.
  • the computer is connected to an external device via the I / O devices 111 to 126 and the network, and transmits / receives information (for example, input / output command / response to input / output command).
  • PCI Express I / F adapters 106 to 109 each include a PCI Express Switch 105. Assuming that up to four I / O devices can be connected to each PCI Express I / F adapter 106-109, the computer shown in FIG. 9 can connect 16 I / O devices 111-126.
  • the management controller 910 is connected to the PCI Express Switch 105 of each PCI Express I / F adapter 106 to 109 via control signal lines 151 to 155.
  • the signal lines 150 or the control signal lines 151 to 155 can be connected to each other, but the signal line 150 and the control signal lines 151 to 155 are not connected.
  • the signal line 150 is a cable or wiring on a printed circuit board that transmits information (for example, input / output command / response to input / output command) between the I / O controller 100 and the I / O devices 111 to 126.
  • the control signal lines 151 to 155 are signal lines for transmitting control information between the management controller 910 and each PCI Express Switch 105.
  • FIG. 10 is a diagram illustrating a first modification of the configuration of the computer according to the second embodiment.
  • the computer shown in FIG. 10 will be described with respect to a different configuration compared to the computer shown in FIG. Neither the I / O controller 100 nor the management controller 910 of the computer shown in FIG. 10 is connected to the PCI Express I / F adapters 107 and 108.
  • the RP-A 140 and the RP-B 141 are connected to the PCI Express Switch 105 of the PCI Express I / F adapter 109 through the signal line 150.
  • the RP-C 142 and RP-D 143 are connected to the PCI Express Switch 105 of the PCI Express I / F adapter 106 through a signal line 150.
  • the management controller 910 is connected to the PCI Express Switch 105 of the PCI Express I / F adapter 109 via the control signal lines 151 and 155.
  • the management controller 910 is connected to the PCI Express Switch 105 of the PCI Express I / F adapter 106 through the control signal lines 153 and 155. Assuming that up to four I / O devices can be connected to each PCI Express I / F adapter 106/109, the computer shown in FIG. 10 can connect eight I / O devices 111-118.
  • FIG. 11 is a diagram illustrating a second modification example of the configuration of the computer according to the second embodiment.
  • the computer shown in FIG. 11 will be described with respect to a different configuration compared to the computer shown in FIG. Neither the I / O controller 100 nor the management controller 910 of the computer shown in FIG. 11 is connected to the PCI Express I / F adapters 106, 107, and 108.
  • RP-A140, RP-B141, RP-C142, and RP-D143 are connected to the PCI Express Switch 105 of the PCI Express I / F adapter 109 via the signal line 150.
  • the management controller 910 is connected to the PCI Express Switch 105 of the PCI Express I / F adapter 109 via the control signal lines 151 and 155. Assuming that up to four I / O devices can be connected to the PCI Express I / F adapter 109, the computer shown in FIG. 11 can connect four I / O devices 111 to 114.
  • the I / O controller 100 and the management controller 910 are connected between the PCI Express I / F adapters 106 to 109.
  • the connection between the signal line 150 and the control signal lines 151 to 154 may be changed.
  • the computer is not limited to the configuration shown in FIGS.
  • FIG. 12 is a diagram showing a configuration of the management controller 910.
  • the management controller 910 is, for example, a BMC (Baseboard Management Controller) or a service processor (Service Processor: SVP).
  • the management controller 910 has a CPU 1301 and a memory 1302.
  • the CPU 1301 includes a detection unit 503 and a switch control unit 505 that controls the PCI Express switch 105.
  • Each of the detection unit 503 and the switch control unit 505 may be hardware, or may be realized by software executed by the CPU 1301.
  • the memory 1302 has an input table 1306 and an expected value table 1307.
  • FIG. 14 is a diagram showing the configuration of the input table 1306.
  • the input table 1306 is configuration setting information indicating the configuration of the computer.
  • the input table 1306 manages input data 701, configuration setting values 702, and VMODE setting values 703 in association with each other. The value of each item of the input table 1306 changes depending on the configuration of the computer.
  • the management controller 910 is connected to each PCI Express Switch 105 of the PCI Express I / F adapters 106 to 109 via the control signal lines 151 to 155.
  • information indicating connection such as “P” is recorded.
  • the management controller 910 is connected to each PCI Express Switch 105 of the PCI Express I / F adapter 109 and 106 through control signal lines 151, 153, and 155.
  • the management controller 910 is not connected to each PCI Express Switch 105 of the PCI Express I / F adapter 107 or 108.
  • “P”, “A”, “P”, and “A” are recorded in the RP-A, RP-B, RP-C, and RP-D items of the input data 701, respectively.
  • the management controller 910 is connected to the PCI Express Switch 105 of the PCI Express I / F adapter 109.
  • the management controller 910 is not connected to each PCI Express Switch 105 of the PCI Express I / F adapter 106-108.
  • “P”, “A”, “A”, and “A” are recorded in the RP-A, RP-B, RP-C, and RP-D items of the input data 701, respectively.
  • FIG. 15 is a diagram showing the configuration of the expected value table 1307.
  • the expected value table 1307 is configuration management information for managing the input data 801, the configuration setting value 802, and the VMODE setting value 803 in association with each other. Values are input in advance in each item of the expected value table 1307. Unlike the input table 1306, the items in the expected value table 1307 are not updated even if the computer configuration changes.
  • FIG. 13 is a flowchart showing a setting process of the PCI Express Switch 105.
  • step 1400 the management controller 910 starts the setting process of the PCI Express Switch 105.
  • This start timing is, for example, when the computer is started, when the management controller 910 detects a change in the configuration of the computer, or when the management controller 910 receives a setting processing start request from a user, a management computer, or the like. .
  • Step 1401 the detection unit 503 of the management controller 910 detects whether or not each PCI Express Switch 105 of the PCI Express I / F adapter 106 to 109 is connected via the control signal lines 151 to 155. Based on the detection result, the management controller 910 adds the PCI Express I / F adapter 109, 106, 107 to each item of RP-A, RP-B, RP-C, RP-D of the input data 701 of the input table 1306. Stores connection status information indicating whether or not each PCI Express Switch 105 is connected.
  • step 1402 the detection unit 503 of the management controller 910 compares the stored connection state information of the input data 701 with the input data 801 of the expected value table 1307 to determine whether there is a configuration error. If the detection unit 503 of the management controller 910 determines in step 1403 that there is no configuration error, the processing of step 1404 is executed. If the management controller 910 determines that there is a configuration error, the process ends in step 1406.
  • the case of a configuration error in the second embodiment is a case where the management controller 910 is not connected to any PCI Express Switch 105.
  • the case where there is no configuration error in the second embodiment is a case where the management controller 910 and at least one PCI Express Switch 105 are connected.
  • step 1404 the detection unit 503 of the management controller 910 searches the expected value table 1307 for the configuration setting value 802 associated with the input data 801 that matches the connection status information of the input data 701.
  • the VMODE setting value 803 is acquired and recorded in the configuration setting value 702 and the VMODE setting value 703 of the input table 1306.
  • step 1405 the switch control unit 505 of the management controller 910 sets the PCI Express Switch 105 on each PCI Express I / F adapter 106 to 109 according to the value recorded in the VMODE setting value 703 of the input table 1306.
  • step 1406 the management controller 910 ends the process.
  • the management controller 910 causes the items of RP-A, RP-B, RP-C, and RP-D of the input data 701 to be “P”. Etc., information indicating connection is recorded.
  • the detection unit 503 sets “4to16” as the configuration setting value 802 of “# 1” associated with the input data 801 that matches the input data 701 in the expected value table 1307, the VMODE setting value (the number of virtual switches) ) “1” is acquired as 803 and recorded in the configuration setting value 702 and the VMODE setting value 703 of the input table 1306.
  • step 1405 the switch control unit 505 follows the value “1” recorded in the VMODE setting value (number of virtual switches) 703 in the input table 1306, and sets 1 in the PCI Express Switch 105 on each PCI Express I / F adapter 106 to 109.
  • One virtual switch (Virtual Switch) is set to exist.
  • the switch control unit 505 transmits a request for setting the number of virtual switches to one to the PCI Express Switch 105 on each of the PCI Express I / F adapters 106 to 109.
  • the PCI Express Switch 105 on each PCI Express I / F adapter 106 to 109 is set to have one virtual switch, for example, to create or delete a virtual switch.
  • RP-A140, RP-B141, RP-C142, and RP-D143 of the I / O controller 100 are PCI Express Switch 105 on the PCI Express I / F adapters 106 to 109, respectively.
  • the I / O devices 111 to 126 are connected through one virtual switch.
  • the number of root ports to which the PCI Express Switch 105 on each PCI Express I / F adapter 106 to 109 is connected is the same.
  • the computer shown in FIG. 1 must connect 16 I / O devices 111-126. Can do. Accordingly, the number of root ports and the number of connectable I / O devices are 4 and 16, respectively, and the number of connectable I / O devices with respect to the number of root ports is the configuration setting value 702 of the input table 1306. The value recorded in “4to16” is obtained.
  • the management controller 910 causes the items of RP-A, RP-B, RP-C, and RP-D of the input data 701 to be “P”. “A”, “P”, and “A” are recorded respectively.
  • the detection unit 503 sets “4to8” as the configuration setting value 802 of “# 6” associated with the input data 801 that matches the input data 701 in the expected value table 1307 and “2” as the VMODE setting value 803. Are recorded in the configuration setting value 702 and the VMODE setting value 703 of the input table 506, respectively.
  • step 1405 the switch control unit 505, according to the value “2” recorded in the VMODE setting value 703 of the input table 1306, there are two virtual switches in the PCI Express Switch 105 on each PCI Express I / F adapter 109/106.
  • the RP-A 140 and RP-B 141 of the I / O controller 100 are connected to the I / O device 111 via two virtual switches of the PCI Express Switch 105 of the PCI Express I / F adapter 109. Connect with ⁇ 114. Further, the RP-C 142 and RP-D 143 of the I / O controller 100 are connected to the I / O devices 115 to 118 via two virtual switches of PCI Express Switch 105 of the PCI Express I / F adapter 106. The number of root ports to which the PCI Express Switch 105 on the PCI Express I / F adapter 109 or 106 is connected is the same.
  • the computer shown in FIG. 10 must connect eight I / O devices 111 to 118. Can do. Therefore, the number of root ports and the number of connectable I / O devices are 4 and 8, respectively, and the number of connectable I / O devices with respect to the number of root ports is the configuration setting value 702 of the input table 1306. The value recorded in “4 to 8” is obtained.
  • the management controller 910 causes the items of RP-A, RP-B, RP-C, and RP-D of the input data 701 to be “P”. “A”, “A”, and “A” are recorded respectively.
  • the detection unit 503 sets “4to4” as the configuration setting value 802 of “# 8” associated with the input data 801 that matches the input data 701 in the expected value table 1307 and “4” as the VMODE setting value 803. Are recorded in the configuration setting value 702 and the VMODE setting value 703 of the input table 1306, respectively.
  • step 1405 the switch control unit 505 follows the value “4” recorded in the VMODE setting value 703 of the input table 1306 so that there are four virtual switches in the PCI Express Switch 105 on the PCI Express I / F adapter 109. Set.
  • RP-A140, RP-B141, RP-C142, and RP-D143 of the I / O controller 100 include four virtual switches of PCI Express I / F adapter 109 and PCI Express Switch105. Via the I / O devices 111 to 114. The number of root ports connected to the PCI Express Switch 105 on the PCI Express I / F adapter 109 is four.
  • the computer shown in FIG. 11 can connect four I / O devices 111 to 114. Accordingly, the number of root ports and the number of connectable I / O devices are 4 and 4, respectively, and the number of connectable I / O devices with respect to the number of root ports is the configuration setting value 702 of the input table 1306. The value recorded in “4 to 4” is obtained.
  • the root ports 140 to 143 of the I / O controller 100 are connected via the PCI Express Switch 105 according to the number of the PCI Express Switch 105 to which the I / O controller 100 is connected.
  • the PCI Express Switch 105 or the multiplexers 102 to 104 can be automatically set so that the maximum number of I / O devices to be obtained is the same. Therefore, the throughput can be improved while improving the throughput bias between the root ports or between the I / O devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

　計算機において、Ｉ／Ｏコントローラの各ポートとＩ／Ｏスイッチとの接続状態を制御し、Ｉ／Ｏコントローラの各ポート間におけるスループットの偏りを改善して、スループットを向上する。　計算機は、Ｉ／Ｏスイッチと、Ｉ／Ｏスイッチと接続するＩ／Ｏデバイスと、マネジメントコントローラと、複数のポートを有するＩ／Ｏコントローラと、を備える。マネジメントコントローラは、Ｉ／Ｏスイッチとの接続状態を検出して、Ｉ／Ｏスイッチとの接続状態と仮想スイッチの数とを対応づけて管理する構成管理情報を参照して、検出したＩ／Ｏスイッチとの接続状態と対応づけられた仮想スイッチの数を取得する。マネジメントコントローラは、接続するＩ／Ｏスイッチ毎に、取得した数の仮想スイッチを設定する。Ｉ／Ｏコントローラの各ポートは、設定された仮想スイッチを介して、Ｉ／Ｏデバイスと接続する。

Description

計算機、計算機のＩ／Ｏスイッチの制御方法
　本発明は、計算機、計算機のＩ／Ｏスイッチの制御方法に関する。
　本技術分野の背景技術として、特開２００９－２８２７７３号公報（特許文献１）がある。この公報には、「ＰＣＩ　Ｅｘｐｒｅｓｓスイッチを含むシステムにおいて、用途に最適な経路を提供することを可能にしたデータ転送システム」が記載されている（要約参照）。
特開２００９－２８２７７３号公報
　特許文献１は、Ｉ／Ｏコントローラの各ポートがＩ／Ｏスイッチを介してＩ／Ｏデバイスと接続する計算機において、Ｉ／Ｏコントローラの各ポートに接続するＩ／Ｏデバイスの台数に応じて、Ｉ／Ｏコントローラの各ポート間でスループットがばらつき、Ｉ／Ｏコントローラのスループットが低下することまで想定していない。
　そこで、本発明は、Ｉ／Ｏコントローラの各ポートとＩ／Ｏスイッチとの接続状態を制御し、Ｉ／Ｏコントローラの各ポート間におけるスループットの偏りを改善して、スループットを向上する計算機、また計算機のＩ／Ｏスイッチの制御方法を提供する。
　上記課題を解決するために、本発明の計算機は、１以上のＩ／Ｏスイッチと、前記１以上のＩ／Ｏスイッチと接続する１以上のＩ／Ｏデバイスと、マネジメントコントローラと、複数のポートを有するＩ／Ｏコントローラと、を備える。マネジメントコントローラは、１以上のＩ／Ｏスイッチとの接続状態と仮想スイッチの数とを対応づけて管理する構成管理情報を記憶する。マネジメントコントローラは、１以上のＩ／Ｏスイッチとの接続状態を検出し、構成管理情報を参照して、検出したＩ／Ｏスイッチとの接続状態と対応づけられた仮想スイッチの数を取得する。マネジメントコントローラは、１以上のＩ／Ｏスイッチのうち、接続するＩ／Ｏスイッチ毎に、取得した数の仮想スイッチを設定する。Ｉ／Ｏコントローラの各ポートは、設定された仮想スイッチを介して、１以上のＩ／Ｏデバイスと接続する。
　本発明によれば、Ｉ／Ｏコントローラの各ポート間におけるスループットの偏りを改善し、スループットを向上することができる。上記した以外の課題、構成及び効果は、以下の発明を実施するための形態の説明により明らかにされる。
実施例１における計算機の構成を示す図である。 実施例１における計算機の構成の第１の変更例を示す図である。 実施例１における計算機の構成の第２の変更例を示す図である。 実施例１におけるＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタの構成を示す図である。 実施例１におけるマネジメントコントローラの構成を示す図である。 実施例１におけるＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈとマルチプレクサの設定処理を示すフローチャートである。 実施例１におけるインプットテーブルの構成を示す図である。 実施例１における期待値テーブルの構成を示す図である。 実施例２における計算機の構成を示す図である。 実施例２における計算機の構成の第１の変更例を示す図である。 実施例２における計算機の構成の第２の変更例を示す図である。 実施例２におけるマネジメントコントローラの構成を示す図である。 実施例２におけるＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈの設定処理を示すフローチャートである。 実施例２におけるインプットテーブルの構成を示す図である。 実施例２における期待値テーブルの構成を示す図である。
　以下、実施例について図面を用いて説明する。
　図１は、計算機の構成を示す図である。計算機は、例えばサーバ装置や記憶装置である。計算機は、Ｉ／Ｏコントローラ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ　Ｃｏｎｔｒｏｌｌｅｒ）１００、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆ（ｉｎｔｅｒｆａｃｅ）アダプタ１０１・１０６～１０８、マネジメントコントローラ１１０、Ｉ／Ｏデバイス１１１～１２６を有する。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１はマスターであり、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０８はスレーブである。計算機の構成において、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０８とＩ／Ｏデバイス１１１～１２６のうち、一部または全部が含まれていなくても良い。
　Ｉ／Ｏデバイス１１１～１２６は、それぞれＳＡＮ（Ｓｔｏｒａｇｅ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）などのネットワークと接続されており、ネットワークを介して記憶装置やサーバ装置等の外部機器と接続している。計算機は、Ｉ／Ｏデバイス１１１～１２６やネットワークを介して外部機器と接続し、情報（例えば入出力命令・入出力命令に対する応答等）を送受信する。
　Ｉ／Ｏコントローラ１００は、ＣＰＵとメモリと複数のルートポート（Ｒｏｏｔ　Ｐｏｒｔ：ＲＰ）１４０～１４３を有する。以下の実施例において、Ｉ／Ｏコントローラ１００は、ＲＰ－Ａ１４０・ＲＰ－Ｂ１４１・ＲＰ－Ｃ１４２・ＲＰ－Ｄ１４３の４つのルートポートを有するとして説明する。
　ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１は、マルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ：ＭＵＸ、マルチプレクサスイッチ）であるＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４と、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｔｉｃｈ（スイッチ）１０５と、外部ポート１４４～１４６を備える。
　Ｉ／Ｏコントローラ１００のＲＰ－Ａ１４０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と、信号線１５０で接続される。ＲＰ－Ｂ１４１は、ＭＵＸ　Ｂ１０２と、信号線１５０で接続される。ＭＵＸ　Ｂ１０２は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と外部ポート１４４にそれぞれ信号線１５０で接続する。
　同様に、ＲＰ－Ｃ１４２は、ＭＵＸ　Ｃ１０３と、信号線１５０で接続される。ＭＵＸ　Ｃ１０３は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と外部ポート１４５にそれぞれ信号線１５０で接続される。ＲＰ－Ｄ１４３は、ＭＵＸ　Ｄ１０４と、信号線１５０で接続される。ＭＵＸ　Ｄ１０４は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と外部ポート１４６にそれぞれ信号線１５０で接続される。
　ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５は、Ｉ／Ｏデバイス１１１～１２６とそれぞれ接続可能である。ＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４に接続される外部ポート１４４・１４５・１４６は、それぞれＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６・１０７・１０８と接続する。ここで、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１の外部ポート１４４～１４６と、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０８の外部ポートとの間は、信号線１５０で接続されており、任意に接続変更が可能である。
　例えば、図１に示す計算機は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６～１０８を有する構成である。各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６～１０８にＩ／Ｏデバイスを４台まで接続可能であるとすると、図１に示す計算機は１６台のＩ／Ｏデバイス１１１～１２６を接続することができる。
　また、マネジメントコントローラ１１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１のＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４・ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と、制御信号線１５１で接続する。マネジメントコントローラ１１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１の外部ポート１４４・１４５・１４６を介して、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６・１０７・１０８の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と、制御信号線１５２・１５３・１５４及び制御信号線１５５でそれぞれ接続する。
　信号線１５０どうし、または制御信号線１５１～１５５どうしは互いに接続可能であるが、信号線１５０と制御信号線１５１～１５５は接続されない。信号線１５０は、Ｉ／Ｏコントローラ１００とＩ／Ｏデバイス１１１～１２６との間で、情報（例えば入出力命令・入出力命令に対する応答等）を伝送するケーブルまたはプリント基板上の配線である。制御信号線１５１～１５５は、マネジメントコントローラ１１０と、ＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４・各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５との間で、制御情報を伝送する信号線である。
　図２は、計算機の構成の第１の変更例を示す図である。図２に示す計算機について、図１に示す計算機と比較して異なる構成を説明する。図２に示す計算機のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１の外部ポート１４４とは接続しておらず、外部ポート１４５・１４６と信号線１５０・制御信号線１５３・１５４で接続している。また、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０７・１０８と接続していない。各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６にＩ／Ｏデバイスを４台まで接続可能であるとすると、図２に示す計算機は８台のＩ／Ｏデバイス１１１～１１８を接続することができる。
　図３は、計算機の構成の第２の変更例を示す図である。図３に示す計算機について、図１に示す計算機と比較して異なる構成を説明する。図３に示す計算機のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１の外部ポート１４４・１４５・１４６は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６・１０７・１０８のいずれにも接続していない。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１にＩ／Ｏデバイスを４台まで接続可能であるとすると、図３に示す計算機は４台のＩ／Ｏデバイス１１１～１１４を接続することができる。
　図１に示す計算機の構成から、図２または図３に示す計算機の構成へ変更するには、例えば外部ポート１４４・１４５・１４６とＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６・１０７・１０８との間の信号線１５０・制御信号線１５１～１５４の接続を変更すれば良い。なお、計算機の構成は、図１～図３に示す構成のみに限定されるものではない。
　図４は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６の構成を示す図である。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６は、４つの外部ポート２０１～２０４を有しており、それぞれＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５に、信号線１５０で接続する。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５は、Ｉ／Ｏデバイス１１５～１１８とそれぞれ接続可能である。
　また、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６において、４つの外部ポートのうちの１つである外部ポート２０４とＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５とは、制御信号線１５５で接続される。例えば、図１に示す計算機の構成の場合、マネジメントコントローラ１１０は、制御信号線１５２・１５５を介して、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と接続する。例えば、図２に示す計算機の構成の場合、マネジメントコントローラ１１０は、制御信号線１５３・１５５を介して、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と接続する。
　ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０７・１０８の構成も、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６と同様である。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０７は、Ｉ／Ｏデバイス１１９～１２２とそれぞれ接続可能である。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０８は、Ｉ／Ｏデバイス１２３～１２６とそれぞれ接続可能である。
　図５は、マネジメントコントローラ１１０の構成を示す図である。マネジメントコントローラ１１０は、例えばＢＭＣ（Ｂａｓｅｂｏａｒｄ　Ｍａｎａｇｅｍｅｎｔ　Ｃｏｎｔｒｏｌｌｅｒ）やサービスプロセッサ（Ｓｅｒｖｉｃｅ　Ｐｒｏｃｅｓｓｏｒ：ＳＶＰ）である。マネジメントコントローラ１１０は、ＣＰＵ５０１とメモリ５０２とを有する。ＣＰＵ５０１は、検出部５０３、マルチプレクサ１０２～１０４を制御するＭＵＸ制御部５０４、ＰＣＩ　Ｅｘｐｒｅｓｓ　ｓｗｉｔｃｈ１０５を制御するスイッチ制御部５０５を有する。検出部５０３・ＭＵＸ制御部５０４・スイッチ制御部５０５は、それぞれハードウェアであっても良いし、ＣＰＵ５０１で実行されるソフトウェアにより実現されても良い。メモリ５０２は、インプットテーブル５０６と期待値テーブル５０７とを有する。
　図７は、インプットテーブル５０６の構成を示す図である。インプットテーブル５０６は、計算機の構成を示す構成設定情報である。インプットテーブル５０６は、インプットデータ（入力情報、Ｉｎｐｕｔ　Ｄａｔａ）７０１と、構成設定値７０２と、ＶＭＯＤＥ設定値７０３と、ＭＵＸ設定値７０４と、を対応づけて管理している。インプットテーブル５０６の各項目は、計算機の構成により、その値が変わる。
　インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの各項目は、マネジメントコントローラ１１０が、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６～１０８の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５とそれぞれ接続しているか否かを示す接続状態情報である。接続している場合は例えば「Ｐ（Ｐｒｅｓｅｎｔ）」が記録されており、接続していない場合は例えば「Ａ（Ａｂｓｅｎｔ）」が記録される。
　図１に示す計算機の構成の場合、マネジメントコントローラ１１０は、それぞれＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６・１０７・１０８の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と、制御信号線１５１～１５５で接続している。この場合、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、「Ｐ」等、接続していることを示す情報がそれぞれ記録される。
　図２に示す計算機の構成の場合、マネジメントコントローラ１１０は、それぞれＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と、制御信号線１５１・１５３・１５５で接続している。マネジメントコントローラ１１０は、外部ポート１４４・１４６を介して、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と接続してはいない。この場合、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、例えば「Ｐ」・「Ａ」・「Ｐ」・「Ａ」がそれぞれ記録される。
　図３に示す計算機の構成の場合、マネジメントコントローラ１１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と、制御信号線１５１で接続している。マネジメントコントローラ１１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０８の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と接続していない。この場合、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、例えば「Ｐ」・「Ａ」・「Ａ」・「Ａ」がそれぞれ記録される。
　図８は、期待値テーブル５０７の構成を示す図である。期待値テーブル５０７は、インプットデータ（入力情報、Ｉｎｐｕｔ　Ｄａｔａ）８０１と、構成設定値８０２と、ＶＭＯＤＥ設定値８０３と、ＭＵＸ設定値８０４と、を対応づけて管理する構成管理情報である。期待値テーブル５０７の各項目には、値があらかじめ入力されている。期待値テーブル５０７の各項目は、インプットテーブル５０６と異なり、計算機の構成が変化しても、値は更新されない。
　図６は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５とマルチプレクサ１０２～１０４の設定処理を示すフローチャートである。
　ステップ６００において、マネジメントコントローラ１１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５とマルチプレクサ１０２～１０４の設定処理を開始する。この開始するタイミングは例えば、計算機を起動したときや、マネジメントコントローラ１１０が計算機の構成変更を検出したときや、マネジメントコントローラ１１０がユーザや管理計算機等から設定処理の開始要求を受信したとき等である。
　ステップ６０１において、マネジメントコントローラ１１０の検出部５０３は、制御信号線１５１～１５５を介して、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６・１０７・１０８の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５とそれぞれ接続しているか否かを検出する。マネジメントコントローラ１１０は、検出結果を基に、インプットテーブル５０６のインプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの各項目に、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６・１０７・１０８の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５とそれぞれ接続しているか否かを示す接続状態情報を格納する。図７の説明で上述したとおり、マネジメントコントローラ１１０は、接続している場合は例えば「Ｐ（Ｐｒｅｓｅｎｔ）」を記録し、接続していない場合は例えば「Ａ（Ａｂｓｅｎｔ）」を記録する。
　ステップ６０２において、マネジメントコントローラ１１０の検出部５０３は、格納したインプットデータ７０１の接続状態情報と期待値テーブル５０７のインプットデータ８０１とを比較して、構成エラーかどうか判定する。ステップ６０３において、マネジメントコントローラ１１０の検出部５０３は、構成エラーでないと判定した場合は、ステップ６０４の処理を実行する。マネジメントコントローラ１１０は、構成エラーであると判定した場合は、ステップ６０６で処理を終了する。
　ここで、実施例１において構成エラーである場合とは、マネジメントコントローラ１１０とＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５とが接続していない場合である。実施例１において構成エラーでない場合とは、マネジメントコントローラ１１０とＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５とが接続している場合である。
　実施例１において構成エラーである場合、ステップ６０１において、マネジメントコントローラ１１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と接続していないことを検出して、インプットデータ７０１のＲＰ－Ａの項目には、接続していないことを示す接続状態情報を格納する。ステップ６０２において、マネジメントコントローラ１１０は、インプットデータ７０１の接続状態情報と期待値テーブル５０７のインプットデータ８０１とを比較して一致するものを検出する。マネジメントコントローラ１１０は、期待値テーブル５０７のインプットデータ８０１のＲＰ－Ａの項目が接続していないことを示す接続状態情報を有する「＃９～＃１６」のいずれかとの一致を検出し、一致したインプットデータ８０１に対応づけられた構成設定値８０２を取得する。マネジメントコントローラ１１０は、「＃９～＃１６」における「Ｅｒｒｏｒ」の構成設定値８０２を取得し、ステップ６０３において、構成エラーであると判定する。
　構成エラーではないと判定した場合、ステップ６０４において、マネジメントコントローラ１１０の検出部５０３は、期待値テーブル５０７で、インプットデータ７０１の接続状態情報と一致するインプットデータ８０１と対応づけられた、構成設定値８０２・ＶＭＯＤＥ設定値８０３・ＭＵＸ設定値８０４を取得して、インプットテーブル５０６の構成設定値７０２・ＶＭＯＤＥ設定値７０３・ＭＵＸ設定値７０４に記録する。
　ステップ６０５において、マネジメントコントローラ１１０のスイッチ制御部５０５は、インプットテーブル５０６のＶＭＯＤＥ設定値７０３に記録した値に従い、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６～１０８上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５に仮想スイッチの設定をする。ＶＭＯＤＥ設定値７０３・８０３は、ステップ６０５で設定される仮想スイッチの数を示す。
　また、マネジメントコントローラ１１０のＭＵＸ制御部５０４は、インプットテーブル５０６のＭＵＸ設定値７０４に記録した値に従い、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４を設定する。ステップ６０６において、マネジメントコントローラ１１０は、処理を終了する。
　例えば、図１に示す計算機の構成の場合、上述したように、マネジメントコントローラ１１０により、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、「Ｐ」等、接続していることを示す情報がそれぞれ記録される。ステップ６０４において、検出部５０３は、期待値テーブル５０７で、インプットデータ７０１と一致するインプットデータ８０１と対応づけられた「＃１」の構成設定値８０２として「４to１６」、ＶＭＯＤＥ設定値（仮想スイッチ数）８０３として「１」、ＭＵＸ設定値８０４として「ＭＵＸ　Ｂ：ＥＸ，ＭＵＸ　Ｃ：ＥＸ，ＭＵＸ　Ｄ：ＥＸ」を取得して、インプットテーブル５０６の構成設定値７０２・ＶＭＯＤＥ設定値７０３・ＭＵＸ設定値７０４にそれぞれ記録する。
　ステップ６０５において、スイッチ制御部５０５は、インプットテーブル５０６のＶＭＯＤＥ設定値（仮想スイッチ数）７０３に記録した値「１」に従い、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６～１０８上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ内に１つの仮想スイッチ（Ｖｉｒｔｕａｌ　Ｓｗｉｃｈ）が存在するように設定する。具体的には、スイッチ制御部５０５は、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６～１０８上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５に、仮想スイッチ数を１つとする要求を送信する。各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６～１０８上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５は、受信した要求にしたがい、例えば仮想スイッチを生成・削除する等、仮想スイッチが１つとなるよう設定する。
　また、ＭＵＸ制御部５０４は、インプットテーブル５０６のＭＵＸ設定値７０４に記録した値「ＭＵＸ　Ｂ：ＥＸ，ＭＵＸ　Ｃ：ＥＸ，ＭＵＸ　Ｄ：ＥＸ」に従い、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４を設定する。具体的には、ＭＵＸ制御部５０４は、ＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４に、それぞれ外部ポート１４４・１４５・１４６と接続する要求を送信する。ＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４は、受信した要求にしたがい、それぞれ外部ポート１４４・１４５・１４６と接続するよう設定する。
　インプットテーブル５０６のＭＵＸ設定値７０４に記録した値が、「ＥＸ」である場合には対応するマルチプレクサは外部ポートと接続し、「ＩＮ」である場合には対応するマルチプレクサはＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と接続するように、ＭＵＸ制御部５０４の要求が送信され、また各マルチプレクサで設定がされる。
　図１に示す計算機の構成の場合、Ｉ／Ｏコントローラ１００のＲＰ－Ａ１４０・ＲＰ－Ｂ１４１・ＲＰ－Ｃ１４２・ＲＰ－Ｄ１４３は、それぞれＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６・１０７・１０８上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の１つの仮想スイッチを介して、Ｉ／Ｏデバイス１１１～１２６と接続する。各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６～１０８上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５が接続するルートポートの数は１つで同じである。
　上述したとおり、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６～１０８にＩ／Ｏデバイスを４台まで接続可能であるとすると、図１に示す計算機は１６台のＩ／Ｏデバイス１１１～１２６を接続することができる。したがって、ルートポートの数と接続可能なＩ／Ｏデバイスの数は、それぞれ４台と１６台となり、ルートポートの数に対する接続可能なＩ／Ｏデバイスの数は、インプットテーブル５０６の構成設定値７０２に記録した値「４to１６」となる。構成設定値７０２・８０２は、「ルートポートの数to接続可能なＩ／Ｏデバイスの数」、すなわちルートポートの数に対する接続可能なＩ／Ｏデバイスの数を示す。
　次に、図２に示す計算機の構成の場合、上述したように、マネジメントコントローラ１１０により、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、「Ｐ」・「Ａ」・「Ｐ」・「Ａ」がそれぞれ記録される。ステップ６０４において、検出部５０３は、期待値テーブル５０７で、インプットデータ７０１と一致するインプットデータ８０１と対応づけられた「＃６」の構成設定値８０２として「４to８」、ＶＭＯＤＥ設定値（仮想スイッチ数）８０３として「２」、ＭＵＸ設定値８０４として「ＭＵＸ　Ｂ：ＩＮ，ＭＵＸ　Ｃ：ＥＸ，ＭＵＸ　Ｄ：ＥＸ」を取得して、インプットテーブル５０６の構成設定値７０２・ＶＭＯＤＥ設定値７０３・ＭＵＸ設定値７０４にそれぞれ記録する。
　ステップ６０５において、スイッチ制御部５０５は、インプットテーブル５０６のＶＭＯＤＥ設定値（仮想スイッチ数）７０３に記録した値「２」に従い、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５内に２つの仮想スイッチが存在するように設定する。
　また、ＭＵＸ制御部５０４は、インプットテーブル５０６のＭＵＸ設定値７０４に記録した値「ＭＵＸ　Ｂ：ＩＮ，ＭＵＸ　Ｃ：ＥＸ，ＭＵＸ　Ｄ：ＥＸ」に従い、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４を設定する。具体的には、ＭＵＸ制御部５０４は、ＭＵＸ　Ｂ１０２にはＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と接続し、ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４には、それぞれ外部ポート１４５・１４６と接続する要求を送信する。ＭＵＸ　Ｂ１０２は、受信した要求にしたがい、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と接続する。ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４は、受信した要求にしたがい、それぞれ外部ポート１４５・１４６と接続する。
　図２に示す計算機の構成の場合、Ｉ／Ｏコントローラ１００のＲＰ－Ａ１４０・ＲＰ－Ｂ１４１は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の２つの仮想スイッチを介して、Ｉ／Ｏデバイス１１１～１１４と接続する。また、Ｉ／Ｏコントローラ１００のＲＰ－Ｃ１４２・ＲＰ－Ｄ１４３は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６の２つの仮想スイッチを介して、Ｉ／Ｏデバイス１１５～１１８と接続する。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５が接続するルートポートの数は２つで同じである。
　また、上述したとおり、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１・１０６にＩ／Ｏデバイスを４台まで接続可能であるとすると、図２に示す計算機は８台のＩ／Ｏデバイス１１１～１１８を接続することができる。したがって、ルートポートの数と接続可能なＩ／Ｏデバイスの数は、それぞれ４台と８台となり、ルートポートの数に対する接続可能なＩ／Ｏデバイスの数は、インプットテーブル５０６の構成設定値７０２に記録した値「４to８」となる。
　次に、図３に示す計算機の構成の場合、上述したように、マネジメントコントローラ１１０により、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、「Ｐ」・「Ａ」・「Ａ」・「Ａ」がそれぞれ記録される。ステップ６０４において、検出部５０３は、期待値テーブル５０７で、インプットデータ７０１と一致するインプットデータ８０１と対応づけられた「＃８」の構成設定値８０２として「４to４」、ＶＭＯＤＥ設定値（仮想スイッチ数）８０３として「４」、ＭＵＸ設定値８０４として「ＭＵＸ　Ｂ：ＩＮ，ＭＵＸ　Ｃ：ＩＮ，ＭＵＸ　Ｄ：ＩＮ」を取得して、インプットテーブル５０６の構成設定値７０２・ＶＭＯＤＥ設定値７０３・ＭＵＸ設定値７０４にそれぞれ記録する。
　ステップ６０５において、スイッチ制御部５０５は、インプットテーブル５０６のＶＭＯＤＥ設定値（仮想スイッチ数）７０３に記録した値「４」に従い、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ内に４つの仮想スイッチが存在するように設定する。
　また、ＭＵＸ制御部５０４は、インプットテーブル５０６のＭＵＸ設定値７０４に記録した値「ＭＵＸ　Ｂ：ＩＮ，ＭＵＸ　Ｃ：ＩＮ，ＭＵＸ　Ｄ：ＩＮ」に従い、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４を設定する。具体的には、ＭＵＸ制御部５０４は、ＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と接続する要求を送信する。ＭＵＸ　Ｂ１０２・ＭＵＸ　Ｃ１０３・ＭＵＸ　Ｄ１０４は、受信した要求にしたがい、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と接続する。
　図３に示す計算機の構成の場合、Ｉ／Ｏコントローラ１００のＲＰ－Ａ１４０・ＲＰ－Ｂ１４１・ＲＰ－Ｃ１４２・ＲＰ－Ｄ１４３は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の４つの仮想スイッチを介して、Ｉ／Ｏデバイス１１１～１１４と接続する。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５が接続するルートポートの数は４つである。
　また、上述したとおり、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１にＩ／Ｏデバイスを４台まで接続可能であるとすると、図３に示す計算機は４台のＩ／Ｏデバイス１１１～１１４と接続することができる。したがって、ルートポートの数と接続可能なＩ／Ｏデバイスの数は、それぞれ４台と４台となり、ルートポートの数に対する接続可能なＩ／Ｏデバイスの数は、インプットテーブル５０６の構成設定値７０２に記録した値「４to４」となる。
　したがって、Ｉ／Ｏデバイスの接続の最大数に応じた適切なスループットを得ることができるように、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５とマルチプレクサ１０２～１０４の設定が実行されるため、スケールアウトに適した計算機を提供できる。
　以下、実施例１と同様の構成要素には同じ符号をつけて、説明を省略する。実施例２の計算機は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９とＩ／Ｏコントローラ１００のルートポート１４０～１４３とが、マルチプレクサ１０２～１０４・外部ポート１４４～１４６を介さずに接続する構成である。
　図９は、実施例２における計算機の構成を示す図である。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９の構成は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６と同様である。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９は、Ｉ／Ｏデバイス１１１～１１４とそれぞれ接続可能である。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０１と異なり、内部にマルチプレクサ１０２～１０４がなくても良い。
　ルートポート１４０・１４１・１４２・１４３は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９・１０６・１０７・１０８のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と、信号線１５０で接続する。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５はＩ／Ｏデバイス１１１～１２６に接続可能である。
　計算機は、Ｉ／Ｏコントローラ１００、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９、マネジメントコントローラ９１０、Ｉ／Ｏデバイス１１１～１２６を有する。計算機の構成において、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９とＩ／Ｏデバイス１１１～１２６のうち、一部または全部が含まれていなくても良い。計算機は、Ｉ／Ｏデバイス１１１～１２６やネットワークを介して外部機器と接続し、情報（例えば入出力命令・入出力命令に対する応答等）を送受信する。
　ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９は、それぞれＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｔｉｃｈ１０５を備える。各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９にＩ／Ｏデバイスを４台まで接続可能であるとすると、図９に示す計算機は１６台のＩ／Ｏデバイス１１１～１２６を接続することができる。
　マネジメントコントローラ９１０は、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と、制御信号線１５１～１５５で接続する。
　信号線１５０どうし、または制御信号線１５１～１５５どうしは互いに接続可能であるが、信号線１５０と制御信号線１５１～１５５は接続されない。信号線１５０は、Ｉ／Ｏコントローラ１００とＩ／Ｏデバイス１１１～１２６との間で、情報（例えば入出力命令・入出力命令に対する応答等）を伝送するケーブルまたはプリント基板上の配線である。制御信号線１５１～１５５は、マネジメントコントローラ９１０と各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５との間で、制御情報を伝送する信号線である。
　図１０は、実施例２における計算機の構成の第１の変更例を示す図である。図１０に示す計算機について、図９に示す計算機と比較して、異なる構成について説明する。図１０に示す計算機のＩ／Ｏコントローラ１００とマネジメントコントローラ９１０のいずれも、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０７・１０８と接続していない。ＲＰ－Ａ１４０・ＲＰ－Ｂ１４１は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と、信号線１５０で接続する。ＲＰ－Ｃ１４２・ＲＰ－Ｄ１４３は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と、信号線１５０で接続する。
　マネジメントコントローラ９１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と、制御信号線１５１・１５５で接続する。マネジメントコントローラ９１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と、制御信号線１５３・１５５で接続する。各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６・１０９にＩ／Ｏデバイスを４台まで接続可能であるとすると、図１０に示す計算機は８台のＩ／Ｏデバイス１１１～１１８を接続することができる。
　図１１は、実施例２における計算機の構成の第２の変更例を示す図である。図１１に示す計算機について、図９に示す計算機と比較して、異なる構成について説明する。図１１に示す計算機のＩ／Ｏコントローラ１００とマネジメントコントローラ９１０のいずれも、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６・１０７・１０８と接続していない。
　ＲＰ－Ａ１４０・ＲＰ－Ｂ１４１・ＲＰ－Ｃ１４２・ＲＰ－Ｄ１４３は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と、信号線１５０で接続する。マネジメントコントローラ９１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５と、制御信号線１５１・１５５で接続する。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９にＩ／Ｏデバイスを４台まで接続可能であるとすると、図１１に示す計算機は４台のＩ／Ｏデバイス１１１～１１４を接続することができる。
　図９に示す計算機の構成から、図１０または図１１に示す計算機の構成へ変更するには、Ｉ／Ｏコントローラ１００とマネジメントコントローラ９１０に対し、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９との間の信号線１５０・制御信号線１５１～１５４の接続を変更すれば良い。なお、計算機は、図９～図１１に示す構成のみに限定されるものではない。
　図１２は、マネジメントコントローラ９１０の構成を示す図である。マネジメントコントローラ９１０は、例えばＢＭＣ（Ｂａｓｅｂｏａｒｄ　Ｍａｎａｇｅｍｅｎｔ　Ｃｏｎｔｒｏｌｌｅｒ）やサービスプロセッサ（Ｓｅｒｖｉｃｅ　Ｐｒｏｃｅｓｓｏｒ：ＳＶＰ）である。マネジメントコントローラ９１０は、ＣＰＵ１３０１とメモリ１３０２とを有する。ＣＰＵ１３０１は、検出部５０３、ＰＣＩ　Ｅｘｐｒｅｓｓ　ｓｗｉｔｃｈ１０５を制御するスイッチ制御部５０５を有する。検出部５０３・スイッチ制御部５０５は、それぞれハードウェアであっても良いし、ＣＰＵ１３０１で実行されるソフトウェアにより実現されても良い。メモリ１３０２は、インプットテーブル１３０６と期待値テーブル１３０７とを有する。
　図１４は、インプットテーブル１３０６の構成を示す図である。インプットテーブル１３０６は、計算機の構成を示す構成設定情報である。インプットテーブル１３０６は、インプットデータ７０１と、構成設定値７０２と、ＶＭＯＤＥ設定値７０３と、を対応づけて管理している。インプットテーブル１３０６の各項目は、計算機の構成により、その値が変わる。
　図９に示す計算機の構成の場合、マネジメントコントローラ９１０は、それぞれＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と、制御信号線１５１～１５５で接続している。この場合、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、「Ｐ」等、接続していることを示す情報がそれぞれ記録される。
　図１０に示す計算機の構成の場合、マネジメントコントローラ９１０は、それぞれＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９・１０６の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と、制御信号線１５１・１５３・１５５で接続している。マネジメントコントローラ９１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０７・１０８の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と接続していない。この場合、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、例えば「Ｐ」・「Ａ」・「Ｐ」・「Ａ」がそれぞれ記録される。
　図１１に示す計算機の構成の場合、マネジメントコントローラ９１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と接続している。マネジメントコントローラ９１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０８の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５と接続していない。この場合、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、例えば「Ｐ」・「Ａ」・「Ａ」・「Ａ」がそれぞれ記録される。
　図１５は、期待値テーブル１３０７の構成を示す図である。期待値テーブル１３０７は、インプットデータ８０１と、構成設定値８０２と、ＶＭＯＤＥ設定値８０３と、を対応づけて管理する構成管理情報である。期待値テーブル１３０７の各項目には、値があらかじめ入力されている。期待値テーブル１３０７の各項目は、インプットテーブル１３０６と異なり、計算機の構成が変化しても、値は更新されない。
　図１３は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の設定処理を示すフローチャートである。
　ステップ１４００において、マネジメントコントローラ９１０は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の設定処理を開始する。この開始するタイミングは例えば、計算機を起動したときや、マネジメントコントローラ９１０が計算機の構成変更を検出したときや、マネジメントコントローラ９１０がユーザや管理計算機等から設定処理の開始要求を受信したとき等である。
　ステップ１４０１において、マネジメントコントローラ９１０の検出部５０３は、制御信号線１５１～１５５を介して、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５とそれぞれ接続しているか否かを検出する。マネジメントコントローラ９１０は、検出結果を基に、インプットテーブル１３０６のインプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの各項目に、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９・１０６・１０７・１０８の各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５とそれぞれ接続しているか否かを示す接続状態情報を格納する。
　ステップ１４０２において、マネジメントコントローラ９１０の検出部５０３は、格納したインプットデータ７０１の接続状態情報と期待値テーブル１３０７のインプットデータ８０１とを比較して、構成エラーかどうか判定する。ステップ１４０３において、マネジメントコントローラ９１０の検出部５０３は、構成エラーでないと判定した場合は、ステップ１４０４の処理を実行する。マネジメントコントローラ９１０は、構成エラーであると判定した場合は、ステップ１４０６で処理を終了する。
　ここで、実施例２において構成エラーである場合とは、マネジメントコントローラ９１０が、いずれのＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５とも接続していない場合である。実施例２において構成エラーでない場合とは、マネジメントコントローラ９１０と、少なくとも１以上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｃｈ１０５とが接続している場合である。
　構成エラーではないと判定した場合、ステップ１４０４において、マネジメントコントローラ９１０の検出部５０３は、期待値テーブル１３０７で、インプットデータ７０１の接続状態情報と一致するインプットデータ８０１と対応づけられた構成設定値８０２・ＶＭＯＤＥ設定値８０３を取得して、インプットテーブル１３０６の構成設定値７０２・ＶＭＯＤＥ設定値７０３に記録する。
　ステップ１４０５において、マネジメントコントローラ９１０のスイッチ制御部５０５は、インプットテーブル１３０６のＶＭＯＤＥ設定値７０３に記録した値に従い、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５を設定する。ステップ１４０６において、マネジメントコントローラ９１０は、処理を終了する。
　ここで、図９に示す計算機の構成の場合、上述したように、マネジメントコントローラ９１０により、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、「Ｐ」等、接続していることを示す情報がそれぞれ記録される。ステップ１４０４において、検出部５０３は、期待値テーブル１３０７で、インプットデータ７０１と一致するインプットデータ８０１と対応づけられた「＃１」の構成設定値８０２として「４to１６」、ＶＭＯＤＥ設定値（仮想スイッチ数）８０３として「１」を取得して、インプットテーブル１３０６の構成設定値７０２・ＶＭＯＤＥ設定値７０３にそれぞれ記録する。
　ステップ１４０５において、スイッチ制御部５０５は、インプットテーブル１３０６のＶＭＯＤＥ設定値（仮想スイッチ数）７０３に記録した値「１」に従い、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５内に１つの仮想スイッチ（Ｖｉｒｔｕａｌ　Ｓｗｉｃｈ）が存在するように設定する。具体的には、スイッチ制御部５０５は、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５に、仮想スイッチ数を１つとする要求を送信する。各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５は、受信した要求にしたがい、例えば仮想スイッチを生成・削除する等、仮想スイッチが１つとなるよう設定する。
　図９に示す計算機の構成の場合、Ｉ／Ｏコントローラ１００のＲＰ－Ａ１４０・ＲＰ－Ｂ１４１・ＲＰ－Ｃ１４２・ＲＰ－Ｄ１４３は、それぞれ各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の１つの仮想スイッチを介して、Ｉ／Ｏデバイス１１１～１２６と接続する。各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５が接続するルートポートの数は１つで同じである。
　上述したとおり、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６～１０９にＩ／Ｏデバイスを４台まで接続可能であるとすると、図１に示す計算機は１６台のＩ／Ｏデバイス１１１～１２６を接続することができる。したがって、ルートポートの数と接続可能なＩ／Ｏデバイスの数は、それぞれ４台と１６台となり、ルートポートの数に対する接続可能なＩ／Ｏデバイスの数は、インプットテーブル１３０６の構成設定値７０２に記録した値「４to１６」となる。
　次に、図１０に示す計算機の構成の場合、上述したように、マネジメントコントローラ９１０により、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、「Ｐ」・「Ａ」・「Ｐ」・「Ａ」がそれぞれ記録される。ステップ１４０４において、検出部５０３は、期待値テーブル１３０７で、インプットデータ７０１と一致するインプットデータ８０１と対応づけられた「＃６」の構成設定値８０２として「４to８」、ＶＭＯＤＥ設定値８０３として「２」を取得して、インプットテーブル５０６の構成設定値７０２・ＶＭＯＤＥ設定値７０３にそれぞれ記録する。
　ステップ１４０５において、スイッチ制御部５０５は、インプットテーブル１３０６のＶＭＯＤＥ設定値７０３に記録した値「２」に従い、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９・１０６上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５内に２つの仮想スイッチが存在するように設定する。
　図１０に示す計算機の構成の場合、Ｉ／Ｏコントローラ１００のＲＰ－Ａ１４０・ＲＰ－Ｂ１４１は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の２つの仮想スイッチを介して、Ｉ／Ｏデバイス１１１～１１４と接続する。また、Ｉ／Ｏコントローラ１００のＲＰ－Ｃ１４２・ＲＰ－Ｄ１４３は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０６のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の２つの仮想スイッチを介して、Ｉ／Ｏデバイス１１５～１１８と接続する。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９・１０６上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５が接続するルートポートの数は２つで同じである。
　上述したとおり、各ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９・１０６にＩ／Ｏデバイスを４台まで接続可能であるとすると、図１０に示す計算機は８台のＩ／Ｏデバイス１１１～１１８を接続することができる。したがって、ルートポートの数と接続可能なＩ／Ｏデバイスの数は、それぞれ４台と８台となり、ルートポートの数に対する接続可能なＩ／Ｏデバイスの数は、インプットテーブル１３０６の構成設定値７０２に記録した値「４to８」となる。
　次に、図１１に示す計算機の構成の場合、上述したように、マネジメントコントローラ９１０により、インプットデータ７０１のＲＰ－Ａ・ＲＰ－Ｂ・ＲＰ－Ｃ・ＲＰ－Ｄの項目には、「Ｐ」・「Ａ」・「Ａ」・「Ａ」がそれぞれ記録される。ステップ１４０４において、検出部５０３は、期待値テーブル１３０７で、インプットデータ７０１と一致するインプットデータ８０１と対応づけられた「＃８」の構成設定値８０２として「４to４」、ＶＭＯＤＥ設定値８０３として「４」を取得して、インプットテーブル１３０６の構成設定値７０２・ＶＭＯＤＥ設定値７０３にそれぞれ記録する。
　ステップ１４０５において、スイッチ制御部５０５は、インプットテーブル１３０６のＶＭＯＤＥ設定値７０３に記録した値「４」に従い、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５内に４つの仮想スイッチが存在するように設定する。
　図１１に示す計算機の構成の場合、Ｉ／Ｏコントローラ１００のＲＰ－Ａ１４０・ＲＰ－Ｂ１４１・ＲＰ－Ｃ１４２・ＲＰ－Ｄ１４３は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の４つの仮想スイッチを介して、Ｉ／Ｏデバイス１１１～１１４と接続する。ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９上のＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５が接続するルートポートの数は４つである。
　上述したとおり、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ１０９にＩ／Ｏデバイスを４台まで接続可能であるとすると、図１１に示す計算機は４台のＩ／Ｏデバイス１１１～１１４を接続することができる。したがって、ルートポートの数と接続可能なＩ／Ｏデバイスの数は、それぞれ４台と４台となり、ルートポートの数に対する接続可能なＩ／Ｏデバイスの数は、インプットテーブル１３０６の構成設定値７０２に記録した値「４to４」となる。
　したがって、Ｉ／Ｏデバイスの接続の最大数に応じた適切なスループットを得ることができるように、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の設定が実行されるため、スケールアウトに適した計算機を提供できる。
　実施例１及び実施例２に示すように、Ｉ／Ｏコントローラ１００が接続するＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５の数に応じて、Ｉ／Ｏコントローラ１００の各ルートポート１４０～１４３がＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５を介して接続し得るＩ／Ｏデバイスの最大数が同じになるように、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ１０５またはマルチプレクサ１０２～１０４の設定を自動で行うことができる。そのため、各ルートポート間または各Ｉ／Ｏデバイス間におけるスループットの偏りを改善しつつ、スループットを向上することができる。
１００　Ｉ／Ｏコントローラ、１０１　ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ、１０２～１０４　マルチプレクサ、１０５　ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈ、１０６～１０９　ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｉ／Ｆアダプタ、１１０　マネジメントコントローラ、１１１～１２６　　Ｉ／Ｏデバイス、９１０　マネジメントコントローラ

Claims (8)

  1. 　１以上のＩ／Ｏスイッチと、
    　前記１以上のＩ／Ｏスイッチと接続する１以上のＩ／Ｏデバイスと、
    　前記１以上のＩ／Ｏスイッチとの接続状態と仮想スイッチの数とを対応づけて管理する構成管理情報を記憶し、
    　　前記１以上のＩ／Ｏスイッチとの接続状態を検出し、前記構成管理情報を参照して、前記検出したＩ／Ｏスイッチとの接続状態と対応づけられた前記仮想スイッチの数を取得し、
    　　前記１以上のＩ／Ｏスイッチのうち、接続するＩ／Ｏスイッチ毎に、前記取得した数の仮想スイッチを設定するマネジメントコントローラと、
    　前記設定された仮想スイッチを介して、前記１以上のＩ／Ｏデバイスと接続する複数のポートを有するＩ／Ｏコントローラと、
    を備える計算機。
  2. 　請求項１記載の計算機であって、
    　各Ｉ／Ｏスイッチと接続する前記ポートの数は同じであることを特徴とする計算機。
  3. 　請求項２記載の計算機であって、
    　前記ポート及び前記Ｉ／Ｏスイッチと接続するマルチプレクサを有し、
    　前記マネジメントコントローラは、各Ｉ／Ｏスイッチと接続する前記ポートの数が同じとなるように、前記マルチプレクサと前記仮想スイッチとを設定することを特徴とする計算機。
  4. 　請求項３記載の計算機であって、
    　前記構成管理情報は、前記１以上のＩ／Ｏスイッチとの接続状態と、前記仮想スイッチの数と、前記マルチプレクサの設定と、を対応づけて管理し、
    　前記マネジメントコントローラは、前記１以上のＩ／Ｏスイッチとの接続状態を検出し、前記構成管理情報を参照して、前記検出したＩ／Ｏスイッチとの接続状態と対応づけられた前記仮想スイッチの数及び前記マルチプレクサの設定を取得し、
    　　前記取得した前記仮想スイッチの数及び前記マルチプレクサの設定に基づき、各Ｉ／Ｏスイッチと接続する前記ポートの数が同じとなるように、前記マルチプレクサと前記仮想スイッチとを設定することを特徴とする計算機。
  5. 　１以上のＩ／Ｏスイッチと、前記１以上のＩ／Ｏスイッチと接続する１以上のＩ／Ｏデバイスと、マネジメントコントローラと、Ｉ／Ｏコントローラと、を備える計算機のＩ／Ｏスイッチの制御方法であって、
    　前記マネジメントコントローラにより、前記１以上のＩ／Ｏスイッチとの接続状態を検出するステップと、
    　前記マネジメントコントローラにより、前記１以上のＩ／Ｏスイッチとの接続状態と仮想スイッチの数とを対応づけて管理する構成管理情報を参照して、前記検出したＩ／Ｏスイッチとの接続状態と対応づけられた前記仮想スイッチの数を取得するステップと、
    　前記マネジメントコントローラにより、前記１以上のＩ／Ｏスイッチのうち、接続するＩ／Ｏスイッチ毎に、前記取得した数の仮想スイッチを設定し、
    　　前記設定された仮想スイッチを介して、前記Ｉ／Ｏコントローラの各ポートが前記１以上のＩ／Ｏデバイスと接続するステップと、
    を備えるＩ／Ｏスイッチの制御方法。
  6. 　請求項５記載のＩ／Ｏスイッチの制御方法であって、
    　前記Ｉ／Ｏコントローラは複数のポートを有し、
    　各Ｉ／Ｏスイッチと接続する前記ポートの数が同じであることを特徴とするＩ／Ｏスイッチの制御方法。
  7. 　請求項６記載のＩ／Ｏスイッチの制御方法であって、
    　前記ポート及び前記Ｉ／Ｏスイッチと接続するマルチプレクサを有し、
    　前記マネジメントコントローラにより、各Ｉ／Ｏスイッチと接続する前記ポートの数が同じとなるように、前記マルチプレクサと前記仮想スイッチとを設定するステップを、
    さらに有することを特徴とするＩ／Ｏスイッチの制御方法。
  8. 　請求項７記載のＩ／Ｏスイッチの制御方法であって、
    　前記構成管理情報は、前記１以上のＩ／Ｏスイッチとの接続状態と、前記仮想スイッチの数と、前記マルチプレクサの設定と、を対応づけて管理し、
    　前記マネジメントコントローラは、前記１以上のＩ／Ｏスイッチとの接続状態を検出し、前記構成管理情報を参照して、前記検出したＩ／Ｏスイッチとの接続状態と対応づけられた前記仮想スイッチの数及び前記マルチプレクサの設定を取得し、
    　　前記仮想スイッチの数及び前記マルチプレクサの設定に基づき、各Ｉ／Ｏスイッチと接続する前記ポートの数が同じとなるように、前記マルチプレクサと前記仮想スイッチとを設定することを特徴とするＩ／Ｏスイッチの制御方法。
PCT/JP2014/061650 2014-04-25 2014-04-25 計算機、計算機のｉ／ｏスイッチの制御方法 WO2015162774A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/122,546 US10073801B2 (en) 2014-04-25 2014-04-25 Computer and method of controlling I/O switch of computer
JP2016514656A JP6175186B2 (ja) 2014-04-25 2014-04-25 計算機、計算機のｉ／ｏスイッチの制御方法
PCT/JP2014/061650 WO2015162774A1 (ja) 2014-04-25 2014-04-25 計算機、計算機のｉ／ｏスイッチの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/061650 WO2015162774A1 (ja) 2014-04-25 2014-04-25 計算機、計算機のｉ／ｏスイッチの制御方法

Publications (1)

Publication Number Publication Date
WO2015162774A1 true WO2015162774A1 (ja) 2015-10-29

Family

ID=54331961

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/061650 WO2015162774A1 (ja) 2014-04-25 2014-04-25 計算機、計算機のｉ／ｏスイッチの制御方法

Country Status (3)

Country Link
US (1) US10073801B2 (ja)
JP (1) JP6175186B2 (ja)
WO (1) WO2015162774A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020119498A (ja) * 2019-01-28 2020-08-06 廣達電腦股▲ふん▼有限公司Ｑｕａｎｔａ Ｃｏｍｐｕｔｅｒ Ｉｎｃ． フレキシブルなｐｃｉｅトポロジー
CN113612704A (zh) * 2021-07-13 2021-11-05 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于拟态交换机的combo接口及拟态交换机

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108983666B (zh) * 2018-07-27 2019-11-08 青岛海信日立空调系统有限公司 控制电路及控制方法
US11481296B2 (en) * 2018-09-10 2022-10-25 International Business Machines Corporation Detecting configuration errors in multiport I/O cards with simultaneous multi-processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175913A (ja) * 2008-01-23 2009-08-06 Hitachi Ltd 計算機システム、管理サーバ、および、不一致接続構成検知方法
WO2011151930A1 (ja) * 2010-06-01 2011-12-08 株式会社日立製作所 Ｉ／ｏデバイス管理方法、計算機システム及びｉ／ｏデバイス管理プログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW547713U (en) * 2002-06-05 2003-08-11 C One Technology Corp Multi-functional electronic card with multi-I/O interface
US7415551B2 (en) * 2003-08-18 2008-08-19 Dell Products L.P. Multi-host virtual bridge input-output resource switch
US7356636B2 (en) * 2005-04-22 2008-04-08 Sun Microsystems, Inc. Virtualized PCI switch
JP5111236B2 (ja) 2008-05-22 2013-01-09 株式会社日立製作所 データ転送システム
JP5069732B2 (ja) * 2009-10-05 2012-11-07 株式会社日立製作所 計算機装置、計算機システム、アダプタ承継方法
US8767529B2 (en) * 2011-09-12 2014-07-01 International Business Machines Corporation High availability distributed fabric protocol (DFP) switching network architecture
US8806025B2 (en) * 2012-06-25 2014-08-12 Advanced Micro Devices, Inc. Systems and methods for input/output virtualization

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175913A (ja) * 2008-01-23 2009-08-06 Hitachi Ltd 計算機システム、管理サーバ、および、不一致接続構成検知方法
WO2011151930A1 (ja) * 2010-06-01 2011-12-08 株式会社日立製作所 Ｉ／ｏデバイス管理方法、計算機システム及びｉ／ｏデバイス管理プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020119498A (ja) * 2019-01-28 2020-08-06 廣達電腦股▲ふん▼有限公司Ｑｕａｎｔａ Ｃｏｍｐｕｔｅｒ Ｉｎｃ． フレキシブルなｐｃｉｅトポロジー
CN113612704A (zh) * 2021-07-13 2021-11-05 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于拟态交换机的combo接口及拟态交换机

Also Published As

Publication number Publication date
JP6175186B2 (ja) 2017-08-02
US10073801B2 (en) 2018-09-11
JPWO2015162774A1 (ja) 2017-04-13
US20170091134A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
TWI423039B (zh) 伺服器系統與其操作方法
US9858238B2 (en) Dual mode USB and serial console port
US10127170B2 (en) High density serial over LAN management system
US10515040B2 (en) Data bus host and controller switch
JP5844303B2 (ja) ポートのルーティング属性を自己設定する、シリアル接続ｓｃｓｉエキスパンダのための方法および構造
US9866548B2 (en) Authentication-free configuration for service controllers
US7694029B2 (en) Detecting miscabling in a storage area network
US7490176B2 (en) Serial attached SCSI backplane and detection system thereof
JP6175186B2 (ja) 計算機、計算機のｉ／ｏスイッチの制御方法
US11736741B2 (en) Ultra high-speed low-latency network storage
US20120239789A1 (en) Storage device, controller, and address management method
JP2013084266A (ja) サーバー及びそのシリアルインタフェース切換回路
US20150186317A1 (en) Method and apparatus for detecting the initiator/target orientation of a smart bridge
US9081614B2 (en) Managing shared resources in a multi-computer system with failover support
CN107818061B (zh) 关联外围设备的数据总线和管理总线
WO2022100311A1 (zh) 一种服务器的peci信号互联方法、系统、设备以及介质
US20210126969A1 (en) San advisory based on latency
US20130151813A1 (en) Switch system for dual central processing units
CN109697180B (zh) 硬件资源扩充系统
TWI831190B (zh) 資料中心安全控制模組及其控制方法
TWI768378B (zh) 主機板及切換訊號來源的方法
TWI658367B (zh) 硬體資源擴充系統
US20150074303A1 (en) Virtual Media apparatus of a Server and Access Method Thereof
TW201510929A (zh) 圖像輸出控制系統及方法
TW201027326A (en) Main board system and setting method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14890310

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016514656

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15122546

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14890310

Country of ref document: EP

Kind code of ref document: A1