JPH0513585A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPH0513585A
JPH0513585A JP15891691A JP15891691A JPH0513585A JP H0513585 A JPH0513585 A JP H0513585A JP 15891691 A JP15891691 A JP 15891691A JP 15891691 A JP15891691 A JP 15891691A JP H0513585 A JPH0513585 A JP H0513585A
Authority
JP
Japan
Prior art keywords
layer
metal
contact hole
polyimide
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15891691A
Other languages
English (en)
Inventor
Yoshimichi Hasegawa
好道 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP15891691A priority Critical patent/JPH0513585A/ja
Publication of JPH0513585A publication Critical patent/JPH0513585A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 ポリイミドとレジストなどのマスク部材を併
用する場合、マスク部材だけを除去する製造方法を提供
することにより、ポリイミドによる下地金属の絶縁性を
維持し、半導体装置の配線不良をなくす。 【構成】 配線金属2により段差が生じた基板1の表面
をポリイミド層3で平坦化する工程と、コンタクトホー
ル3cに少なくとも2種類の金属材を積層させて埋め込
み、配線金属2と接続した金属層4を形成する工程と、
コンタクトホール3c上の金属層4の上面にマスク部材
5を形設し、コンタクトホール3cの周囲に配置された
金属層4の上層部4bをイオンミリングで除去する工程
と、マスク部材5をアッシングで除去した後、コンタク
トホール3c上の金属層4をマスクとしてコンタクトホ
ール3cの周囲に配置された金属層4の下層部4aを異
方性エッチングで除去する工程とを含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はポリイミドを用いた多層
配線構造を有する化合物半導体装置の製造方法に関す
る。
【0002】
【従来の技術】イオンミリング法は、リフトオフ法と比
べて、配線幅の限界、削り取られた金属による汚染を回
避できる点で集積度の高い化合物半導体装置を作製する
方法として有用である。しかし、イオンミリング法は不
活性ガスイオンの衝撃により不要金属を物理的に削り取
る方法なので、不要金属が削り取られた後の基板表面に
は高段差が生じ、この高段差の谷部に残存した不要金属
が原因となって配線不良を誘発することがある。
【0003】そこで、このような配線不良を防止する為
に、ポリイミドを用いて基板表面に層間絶縁膜を形成
し、残存した不要金属と配線金属との間の配線不良を防
止していた。
【0004】
【発明が解決しようとする課題】しかし、ポリイミドは
化学的合成により作られる材料なので、その基本的性質
はマスクとして多用されるレジストに類似している。そ
の為、レジストとポリイミドを併用して半導体装置を作
製する場合、後にレジストをアッシングで除去する際
に、除去されてはならないポリイミドまでが同時に除去
され、上述した配線不良が生じるという問題があった。
【0005】そこで本発明は、ポリイミドとレジストな
どのマスク部材を併用する場合、マスク部材だけを除去
する製造方法を提供することにより、ポリイミドによる
下地金属の絶縁性を維持し、半導体装置の配線不良をな
くすことを目的とする。
【0006】
【課題を解決するための手段】上記課題を達成するため
に、本発明は配線金属により段差が生じた化合物半導体
の基板表面にポリイミド材を塗付することにより、この
基板表面をポリイミド層で平坦化する工程と、このポリ
イミド層にコンタクトホール(ビアホール)を形成する
ことにより、上記配線金属の一部をポリイミド層から露
出させる工程と、コンタクトホールに少なくとも2種類
の金属材を積層させて埋め込み、配線金属と接続した金
属層をポリイミド層上に形成する工程と、コンタクトホ
ール上の金属層の上面にマスク部材を形設し、当該マス
ク部材を用いてコンタクトホールの周囲に配置された金
属層の上層部をイオンミリングで除去する工程と、マス
ク部材をアッシングで除去した後、コンタクトホール上
の金属層をマスクとしてコンタクトホールの周囲に配置
された金属層の下層部を異方性エッチングで除去する工
程とを含む。
【0007】
【作用】本発明に係る半導体装置の製造方法は、マスク
部材をアッシングで除去する時に金属層の下層部により
ポリイミド層が保護されるため、ポリイミド層はマスク
部材と同時に除去されない。したがって、配線金属はポ
リイミド層により絶縁された状態が維持される。
【0008】
【実施例】以下、本発明の一実施例について、添付図面
を参照して説明する。なお、説明において同一要素には
同一符号を用い、重複する説明は省略する。図1および
図2は実施例に係る半導体装置の製造方法を示す工程図
である。
【0009】まず、化合物半導体基板1の上面に第1配
線層2を形成する(同図(a))。第1配線層2は例え
ばイオンミリング法により500オングストロームの膜
厚で形成できる。次に、化合物半導体基板1の表面に感
光性ポリイミド材を第1配線層2の膜厚の2倍以上の厚
さで塗付し、第1配線層2による表面上の段差をポリイ
ミド層3により平坦化する。このポリイミド層3に公知
の露光・現像を施すことにより、ポリイミド層3にコン
タクトホール3cを形設する(同図(b))。その後、
ポリイミド層3を200℃以上の温度でハードベークす
る。
【0010】次に、少なくとも2種類の金属からなる金
属層4をコンタクトホール3cおよびポリイミド層3上
に形成し、第1配線層2に接続する金属層4をポリイミ
ド層3の上面に導く(同図(c))。この金属層4はコ
ンタクトホール3c上に積層されるので、その表面には
コンタクトホール3cの形状に類似した窪み4cが生じ
る。金属層4としてはTi層4aを下層部、Au層4b
を上層部に使用できる。この場合、後述する金属層4の
異方性エッチングとして、フッ素系ガスを用いたドライ
エッチングを使用する為、Ti層4aの膜厚は1000
オングストローム以下であることが望ましく、イオンミ
リングのストッパ層として機能させるためにTi層4a
の膜厚は少なくとも500オングストローム以上である
ことが望ましい。なお、Au層4bの膜厚は必要となる
配線抵抗値、電流密度から決定する。
【0011】次に、金属層4の窪み4cにフォトリソグ
ラフィ技術でレジスト部材(マスク部材)5を形成し
(同図(d))、このレジスト部材5をマスクとして、
金属層4のAu層4bのみをイオンミリング法で除去す
る(同図(e))。イオンミリングの条件としては、例
えばArイオンの加速電圧600V、イオン電流100
mA、イオンの入射角15度を適用できる。Tiのイオ
ンミリングレートはAuより3倍以上高いので、金属層
4からAuのみを除去することが容易である。このイオ
ンミリングにより、コンタクトホール3c上の金属層4
は略台形状になり、ポリイミド層3はTi層4aのみに
被覆された状態になる。
【0012】その後、レジスト部材5にO2 アッシング
を施し、レジスト部材5を除去する。この場合、ポリイ
ミド層3の全面はTi層4aにより保護されているの
で、何等損傷を受けず、エッチングされることはない。
さらに、Au層4bをマスクとして、コンタクトホール
3cの周囲に位置するTi層4aをフッ素系ガスを用い
たドライエッチングで除去する。この場合、下地のポリ
イミド層3はフッ素系ガスに対して化学的に安定状態に
あるので、エッチングされることはほとんどない。な
お、ポリイミド層3の上面には例えば第2の配線層が形
成され、多層配線構造が構築される。
【0013】このように、本実施例に係る化合物半導体
装置の製造方法によると、イオンミリング法を用いて不
要金属を除去するため、配線幅が狭く、集積度の高い半
導体装置のパターニングが可能になる。
【0014】また、イオンミリング法を適用した結果と
して高段差が生じた基板表面に対し、耐熱性、絶縁性の
高いポリイミド層をレジスト層と併用できるので、フォ
トリソグラフィ技術による配線形成が可能になり、半導
体装置を容易に作製することができる。
【0015】
【発明の効果】以上説明したように、本発明はマスク部
材をアッシングで除去する際に、金属層の一部によって
ポリイミド層が保護されるので、基板上に形成された配
線金属の絶縁状態が維持され、配線不良を確実に防止す
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る化合物半導体装置の製
造方法を示す工程図(a)〜(c)である。
【図2】本発明の一実施例に係る化合物半導体装置の製
造方法を示す工程図(d)〜(f)である。
【符号の説明】
1…化合物半導体基板 2…第1配線層 3…ポリイミド層 4…金属層 5…レジスト部材(マスク部材)

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 ポリイミド層を用いた多層配線構造を有
    する化合物半導体装置の製造方法において、 配線金属により段差が生じた化合物半導体の基板表面に
    ポリイミド材を塗付することにより、前記基板表面をポ
    リイミド層で平坦化する工程と、 前記ポリイミド層にコンタクトホールを形成することに
    より、前記配線金属の一部を前記ポリイミド層から露出
    させる工程と、 前記コンタクトホールに少なくとも2種類の金属材を積
    層させて埋め込み、前記配線金属と接続した金属層を前
    記ポリイミド層上に形成する工程と、 前記コンタクトホール上の金属層の上面にマスク部材を
    形設し、当該マスク部材を用いて前記コンタクトホール
    の周囲に配置された金属層の上層部をイオンミリングで
    除去する工程と、 前記マスク部材をアッシングで除去した後、前記コンタ
    クトホール上の金属層をマスクとして前記コンタクトホ
    ールの周囲に配置された金属層の下層部を異方性エッチ
    ングで除去する工程とを含む化合物半導体装置の製造方
    法。
JP15891691A 1991-06-28 1991-06-28 化合物半導体装置の製造方法 Pending JPH0513585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15891691A JPH0513585A (ja) 1991-06-28 1991-06-28 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15891691A JPH0513585A (ja) 1991-06-28 1991-06-28 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0513585A true JPH0513585A (ja) 1993-01-22

Family

ID=15682148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15891691A Pending JPH0513585A (ja) 1991-06-28 1991-06-28 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0513585A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0652590B1 (en) * 1993-11-05 1999-01-13 Casio Computer Co., Ltd. Method of fabricating a semiconductor device with a bump electrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0652590B1 (en) * 1993-11-05 1999-01-13 Casio Computer Co., Ltd. Method of fabricating a semiconductor device with a bump electrode

Similar Documents

Publication Publication Date Title
JP2661652B2 (ja) 通気性耐エッチング層を有する集積回路装置及び製造方法
JPS6245043A (ja) 半導体構造における溝の充填方法
JPS63304644A (ja) ヴアイア・ホール形成方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JP3055176B2 (ja) 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法
JPH0513585A (ja) 化合物半導体装置の製造方法
JPS59155128A (ja) 半導体装置の製造方法
JPH01280316A (ja) ドライエッチング方法
JPH01208842A (ja) 半導体集積回路装置の製造方法
JPH0766178A (ja) 半導体装置の製造方法
JPH0231448A (ja) 半導体装置の製造方法
JPH05243217A (ja) 半導体装置の製造方法
JP3166912B2 (ja) 半導体装置の製造方法
JP2673042B2 (ja) 半導体装置の製造方法
JP2830636B2 (ja) 半導体装置の製造方法
KR950003224B1 (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
JPH0228324A (ja) 半導体装置の製造方法
JPS6322067B2 (ja)
JP2872298B2 (ja) 半導体装置の製造方法
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
JPS59163838A (ja) 半導体装置の製造方法
JPH02237137A (ja) 半導体装置の製造方法
JPS60136336A (ja) 半導体装置の製造方法
JPH0225251B2 (ja)
JPH02128449A (ja) 半導体装置の製造方法