JPH05134891A - テスト用プログラムモニタ装置 - Google Patents
テスト用プログラムモニタ装置Info
- Publication number
- JPH05134891A JPH05134891A JP3322463A JP32246391A JPH05134891A JP H05134891 A JPH05134891 A JP H05134891A JP 3322463 A JP3322463 A JP 3322463A JP 32246391 A JP32246391 A JP 32246391A JP H05134891 A JPH05134891 A JP H05134891A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- input
- test
- program
- management part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】複数のハ−ドウェア入出力装置に対する共通の
処理手順は1つにまとめて行うなどの処理変更を施すこ
とにより、他の処理に影響を与えないように保守性を良
くしたテスト用プログラムモニタ装置を提供する。 【構成】テスト用プログラムを複数の入出力装置に共通
する共通処理ステップと、個別の入出力装置に用いられ
る個別処理ステップとに分割し、各処理ステップはヘッ
ダテ−ブルを参照しながら実行するよう指示するテスト
用プログラム管理手段を設ける。
処理手順は1つにまとめて行うなどの処理変更を施すこ
とにより、他の処理に影響を与えないように保守性を良
くしたテスト用プログラムモニタ装置を提供する。 【構成】テスト用プログラムを複数の入出力装置に共通
する共通処理ステップと、個別の入出力装置に用いられ
る個別処理ステップとに分割し、各処理ステップはヘッ
ダテ−ブルを参照しながら実行するよう指示するテスト
用プログラム管理手段を設ける。
Description
【0001】
【産業上の利用分野】本発明は計算機におけるハ−ドウ
ェア入出力装置を試験するために用いられるテスト用プ
ログラム(以下、「TP」という)の実行状態を監視す
るテスト用プログラムモニタ装置に関する。
ェア入出力装置を試験するために用いられるテスト用プ
ログラム(以下、「TP」という)の実行状態を監視す
るテスト用プログラムモニタ装置に関する。
【0002】
【従来の技術】図6は従来のモニタ装置におけるテスト
用プログラムの処理手順を示したフロ−チャ−トであ
る。
用プログラムの処理手順を示したフロ−チャ−トであ
る。
【0003】従来のプログラム処理では、まず各種ハ−
ドウェア入出力装置に付随するパラメ−タ設定処理が行
われる(ステップ61)。ついでハ−ドウェアの初期化
処理(ステップ62)、実際にハ−ドウェアを試験する
試験処理(ステップ63)、ハ−ドウェアの状態を元に
戻す終了処理(ステップ64)が行われる。そして、こ
のようなステップ61からステップ64までの処理手順
が個々のハ−ドウェア入出力装置について各々実行され
る。
ドウェア入出力装置に付随するパラメ−タ設定処理が行
われる(ステップ61)。ついでハ−ドウェアの初期化
処理(ステップ62)、実際にハ−ドウェアを試験する
試験処理(ステップ63)、ハ−ドウェアの状態を元に
戻す終了処理(ステップ64)が行われる。そして、こ
のようなステップ61からステップ64までの処理手順
が個々のハ−ドウェア入出力装置について各々実行され
る。
【0004】
【発明が解決しようとする課題】しかしながら、図6に
示す一連のプログラム処理手順では、ハ−ドウェアの試
験自身に仕様変更があった場合に、複数のハ−ドウェア
入出力装置に対して複数のTPが存在するため同様の各
処理手順を複数回実行する必要があった。このためプロ
グラムソ−スコ−ドも膨大となり、しかも各処理手順に
追加変更が生じた場合には他の処理手順に対しても変更
が生じるなどの保守性が悪いという欠点があった。
示す一連のプログラム処理手順では、ハ−ドウェアの試
験自身に仕様変更があった場合に、複数のハ−ドウェア
入出力装置に対して複数のTPが存在するため同様の各
処理手順を複数回実行する必要があった。このためプロ
グラムソ−スコ−ドも膨大となり、しかも各処理手順に
追加変更が生じた場合には他の処理手順に対しても変更
が生じるなどの保守性が悪いという欠点があった。
【0005】本発明は複数のハ−ドウェア入出力装置に
対する共通の処理手順は1つにまとめて行う等の処理変
更を施すことにより、他の処理に影響を与えないように
保守性を良くしたテスト用プログラムモニタ装置を提供
することを目的とする。
対する共通の処理手順は1つにまとめて行う等の処理変
更を施すことにより、他の処理に影響を与えないように
保守性を良くしたテスト用プログラムモニタ装置を提供
することを目的とする。
【0006】
【課題を解決するための手段】本発明のモニタ装置は、
テスト用プログララムを複数の入出力装置に共通する共
通処理ステップと、個別の入出力装置に用いられる個別
処理ステップとに分割し、前記各処理ステップはヘッダ
テ−ブルを参照しながら実行するよう指示するテスト用
プログラム管理手段を設けたものである。
テスト用プログララムを複数の入出力装置に共通する共
通処理ステップと、個別の入出力装置に用いられる個別
処理ステップとに分割し、前記各処理ステップはヘッダ
テ−ブルを参照しながら実行するよう指示するテスト用
プログラム管理手段を設けたものである。
【0007】
【作用】本発明ではTPの処理構成が標準化され、その
標準構成として標準ヘッダテ−ブルが設けられている。
テスト用プログラム管理手段はこの標準ヘッダテ−ブル
を参照しながら各テスト用プログラムを入出力装置に対
して実行していく。
標準構成として標準ヘッダテ−ブルが設けられている。
テスト用プログラム管理手段はこの標準ヘッダテ−ブル
を参照しながら各テスト用プログラムを入出力装置に対
して実行していく。
【0008】
【実施例】図4は本発明にかかるテスト用プログラムモ
ニタ装置が機能するハ−ドウェア装置の全体構成を示し
たブロック図である。中央処理(プログラムの実行)機
能を持つプロセッサ41にディスク42、ディスプレイ
43、キ−ボ−ド44、メモリ45、タ−ゲット入出力
装置46がバス47を介して接続された構成となってい
る。
ニタ装置が機能するハ−ドウェア装置の全体構成を示し
たブロック図である。中央処理(プログラムの実行)機
能を持つプロセッサ41にディスク42、ディスプレイ
43、キ−ボ−ド44、メモリ45、タ−ゲット入出力
装置46がバス47を介して接続された構成となってい
る。
【0009】ディスク42はプログラムやデ−タ等を格
納する外部記憶機能を持っている。またディスプレイ4
3はプログラムの実行処理を表示する機能を有してい
る。キ−ボ−ド44はデ−タの入力機能を、またメモリ
45はプログラムや各種の演算処理結果を格納する主記
憶機能を持っている。タ−ゲット入出力(I/O)装置
46は、テスト用プログラムによってテストされる入出
力装置である。
納する外部記憶機能を持っている。またディスプレイ4
3はプログラムの実行処理を表示する機能を有してい
る。キ−ボ−ド44はデ−タの入力機能を、またメモリ
45はプログラムや各種の演算処理結果を格納する主記
憶機能を持っている。タ−ゲット入出力(I/O)装置
46は、テスト用プログラムによってテストされる入出
力装置である。
【0010】図5はタ−ゲット入出力装置に対する試験
形態を説明する図で、各々の試験処理単位を示してい
る。試験の処理単位としては、装置を試験する最小単位
の各テスト51と各テスト51の任意の集合体としてフ
ェ−ズ52との2種類で構成される。
形態を説明する図で、各々の試験処理単位を示してい
る。試験の処理単位としては、装置を試験する最小単位
の各テスト51と各テスト51の任意の集合体としてフ
ェ−ズ52との2種類で構成される。
【0011】図1はTPの動作する本発明の一実施例に
かかるTP専用モニタの概略構成を示したブロック図で
ある。TP専用モニタ10は外部に設けられるディスク
70、ディスプレイ80およびキ−ボ−ド90とそれぞ
れデ−タの授受を行うように構成される。TP専用モニ
タ10は、ス−パバイザ11、ファイル管理部12、フ
ァイルドライバ13、コマンドインタプリタ14、コン
ソ−ル管理部15、コンソ−ルドライバ16、プログラ
ム管理部17、TP管理部18から構成されている。
かかるTP専用モニタの概略構成を示したブロック図で
ある。TP専用モニタ10は外部に設けられるディスク
70、ディスプレイ80およびキ−ボ−ド90とそれぞ
れデ−タの授受を行うように構成される。TP専用モニ
タ10は、ス−パバイザ11、ファイル管理部12、フ
ァイルドライバ13、コマンドインタプリタ14、コン
ソ−ル管理部15、コンソ−ルドライバ16、プログラ
ム管理部17、TP管理部18から構成されている。
【0012】ス−パバイザ11はタスクの生成/管理/
削除およびハ−ドウェア資源管理機能を有している。フ
ァイル管理部12は任意のファイルフォ−マツトの情報
管理機能を有する。ファイルドライバ13は、ディスク
70との間でプログラムやデ−タ等の書き込みおよび読
みだしを実行する。コマンドインタプリタ14は各種コ
マンドの解析及び実行を行う。コンソ−ル管理部15は
入力あるいは出力デ−タのチェックを行う。コンソ−ル
ドライバ16はディスプレイ80およびキ−ボ−ド90
との間でデ−タの入出力動作を行う。プログラム管理部
17は各プログラム処理の状態情報を管理する。TP管
理部18は本発明により設けられたもので、後述するT
Pの実行管理を行う。
削除およびハ−ドウェア資源管理機能を有している。フ
ァイル管理部12は任意のファイルフォ−マツトの情報
管理機能を有する。ファイルドライバ13は、ディスク
70との間でプログラムやデ−タ等の書き込みおよび読
みだしを実行する。コマンドインタプリタ14は各種コ
マンドの解析及び実行を行う。コンソ−ル管理部15は
入力あるいは出力デ−タのチェックを行う。コンソ−ル
ドライバ16はディスプレイ80およびキ−ボ−ド90
との間でデ−タの入出力動作を行う。プログラム管理部
17は各プログラム処理の状態情報を管理する。TP管
理部18は本発明により設けられたもので、後述するT
Pの実行管理を行う。
【0013】図2は図1に示すTP管理部18とTPと
のインタフェ−スおよびTP独自の標準構成を示した図
である。TP管理部18はTPの標準構成20を参照し
ながら各種処理ステップを実行する。TPの標準構成2
0は標準ヘッダテ−ブル21、パラメ−タ入力処理2
2、フェ−ズ内共通/フェ−ズ内個別/テスト個別の各
入力処理を行うパラメ−タ入力処理22、ハ−ドウェア
入出力装置の初期化処理を行うイニシエ−タ処理23、
ハ−ドウェア入出力装置の終了処理を行うタ−ミネ−タ
処理24および実際の試験処理25から構成される。
のインタフェ−スおよびTP独自の標準構成を示した図
である。TP管理部18はTPの標準構成20を参照し
ながら各種処理ステップを実行する。TPの標準構成2
0は標準ヘッダテ−ブル21、パラメ−タ入力処理2
2、フェ−ズ内共通/フェ−ズ内個別/テスト個別の各
入力処理を行うパラメ−タ入力処理22、ハ−ドウェア
入出力装置の初期化処理を行うイニシエ−タ処理23、
ハ−ドウェア入出力装置の終了処理を行うタ−ミネ−タ
処理24および実際の試験処理25から構成される。
【0014】図3は標準ヘッダテ−ブルの構成を示した
図で、図5に示す試験形態、図2に示すTP独自の標準
構成および図1に示すTP管理部18が処理するための
情報等に伴うテ−ブルの構成を示している。標準ヘッダ
テ−ブルはTP管理部18が制御の受渡しを行うための
ポインタ(アドレス)情報を持っており、TP実行時に
TP管理部18がその情報を全て写し取り、TPの管理
情報とする。最上部のヘッダテ−ブル31はフェ−ズ定
義ポインタテ−ブルのポインタおよびTPのメモリマッ
プ用のマップテ−ブルポインタおよびTPの現状のバ−
ジョン番号を格納している。
図で、図5に示す試験形態、図2に示すTP独自の標準
構成および図1に示すTP管理部18が処理するための
情報等に伴うテ−ブルの構成を示している。標準ヘッダ
テ−ブルはTP管理部18が制御の受渡しを行うための
ポインタ(アドレス)情報を持っており、TP実行時に
TP管理部18がその情報を全て写し取り、TPの管理
情報とする。最上部のヘッダテ−ブル31はフェ−ズ定
義ポインタテ−ブルのポインタおよびTPのメモリマッ
プ用のマップテ−ブルポインタおよびTPの現状のバ−
ジョン番号を格納している。
【0015】フェ−ズ定義ポインタテ−ブル32はフェ
−ズの数および各フェ−ズ定数テ−ブルポインタをそれ
ぞれ格納している。さらにフェ−ズ定義テ−ブル33は
フェ−ズ数だけ存在し、テスト数、共通パラメ−タ入力
処理ポインタおよび各テスト定義テ−ブルのポインタデ
−タを持つ。テスト定義テ−ブル34は、テストのポイ
ンタおよびパラメ−タ有無の定義、個別パラメ−タの入
力処理ポインタ、会話有無定義、前会話デ−タテ−ブル
ポインタ、後会話デ−タテ−ブルポインタを有してい
る。マップテ−ブル35はTP処理タスクポインタ、T
P処理タスクIDのデ−タを有している。
−ズの数および各フェ−ズ定数テ−ブルポインタをそれ
ぞれ格納している。さらにフェ−ズ定義テ−ブル33は
フェ−ズ数だけ存在し、テスト数、共通パラメ−タ入力
処理ポインタおよび各テスト定義テ−ブルのポインタデ
−タを持つ。テスト定義テ−ブル34は、テストのポイ
ンタおよびパラメ−タ有無の定義、個別パラメ−タの入
力処理ポインタ、会話有無定義、前会話デ−タテ−ブル
ポインタ、後会話デ−タテ−ブルポインタを有してい
る。マップテ−ブル35はTP処理タスクポインタ、T
P処理タスクIDのデ−タを有している。
【0016】なおヘッダテ−ブル31内のバ−ジョン番
号がTP実行開始時にディスプレイに表示されるバ−ジ
ョンデ−タとして使われる。さらにテスト定義テ−ブル
24中の前/後会話デ−タテ−ブルはTP実行開始/終
了時のTP操作員に対する確認のための会話デ−タであ
る。マップテ−ブル35中のTP処理タスクポインタは
TP実行時のTPのメモリ上の割付けアドレスが格納さ
れる領域である。またTP処理タスクIDはTP実行時
のTP管理番号である。
号がTP実行開始時にディスプレイに表示されるバ−ジ
ョンデ−タとして使われる。さらにテスト定義テ−ブル
24中の前/後会話デ−タテ−ブルはTP実行開始/終
了時のTP操作員に対する確認のための会話デ−タであ
る。マップテ−ブル35中のTP処理タスクポインタは
TP実行時のTPのメモリ上の割付けアドレスが格納さ
れる領域である。またTP処理タスクIDはTP実行時
のTP管理番号である。
【0017】次にTPの動作を説明する。まず図4に示
すディスク42から図1に示すTP専用モニタ10が読
みだされ、メモリ45上に展開される。図4のキ−ボ−
ド44からTPの実行命令が入力されると、図1に示す
コンソ−ルドライバ16、コンソ−ル管理部15、コマ
ンドインタプリタ14、ス−パバイザ11およびプログ
ラム管理部17により実行命令が解析され、TP管理部
18にTPの実行指示を促す。
すディスク42から図1に示すTP専用モニタ10が読
みだされ、メモリ45上に展開される。図4のキ−ボ−
ド44からTPの実行命令が入力されると、図1に示す
コンソ−ルドライバ16、コンソ−ル管理部15、コマ
ンドインタプリタ14、ス−パバイザ11およびプログ
ラム管理部17により実行命令が解析され、TP管理部
18にTPの実行指示を促す。
【0018】TP管理部18は図2に示すTPの標準構
成20の全ての情報を読みだす。さらに、実行指示に従
い図3のヘッダテ−ブル31、フェ−ズ定義ポインタテ
−ブル32、フェ−ズ定義テ−ブル33、テスト定義テ
−ブル34およびマップテ−ブル35の情報を参照して
TPの標準構成20中のパラメ−タ入力処理22、イニ
シエ−タ処理23、タ−ミネ−タ処理24および試験処
理25を必要に応じて実行する。
成20の全ての情報を読みだす。さらに、実行指示に従
い図3のヘッダテ−ブル31、フェ−ズ定義ポインタテ
−ブル32、フェ−ズ定義テ−ブル33、テスト定義テ
−ブル34およびマップテ−ブル35の情報を参照して
TPの標準構成20中のパラメ−タ入力処理22、イニ
シエ−タ処理23、タ−ミネ−タ処理24および試験処
理25を必要に応じて実行する。
【0019】図5に示すタ−ゲット入出力装置へのフェ
−ズ52の実行を行う場合には、図3のヘッダテ−ブル
31中のフェ−ズテ−ブルポインタからフェ−ズ定義ポ
インタテ−ブル32を参照し、このフェ−ズ定義ポイン
タテ−ブル32により指定されたフェ−ズ定義ポインタ
を参照して、フェ−ズ定義テ−ブル33中の共通パラメ
−タ入力処理ポインタやテスト定義ポインタ等を参照
し、さらにテスト定義テ−ブル34中のテストポインタ
等を参照しながら実際のプログラムを処理する。
−ズ52の実行を行う場合には、図3のヘッダテ−ブル
31中のフェ−ズテ−ブルポインタからフェ−ズ定義ポ
インタテ−ブル32を参照し、このフェ−ズ定義ポイン
タテ−ブル32により指定されたフェ−ズ定義ポインタ
を参照して、フェ−ズ定義テ−ブル33中の共通パラメ
−タ入力処理ポインタやテスト定義ポインタ等を参照
し、さらにテスト定義テ−ブル34中のテストポインタ
等を参照しながら実際のプログラムを処理する。
【0020】これら一連の処理は全て図1に示すTP管
理部18が図2に示すTPの標準構成20とのソフトウ
エア割込みにより実行及び終了の指示および応答を行っ
ている。このように全てのTPの処理が図3に示すテ−
ブル31〜34を参照することにより行われている。
理部18が図2に示すTPの標準構成20とのソフトウ
エア割込みにより実行及び終了の指示および応答を行っ
ている。このように全てのTPの処理が図3に示すテ−
ブル31〜34を参照することにより行われている。
【0021】
【発明の効果】以上実施例に基づいて詳細に説明したよ
うに、本発明では各種TPの各処理の実行管理を一つの
TP専用モニタの機能で実現したため、各TP毎にTP
の各処理を実行する処理がなくなった。このためTPの
プログラムソ−スコ−ドを縮小することが可能となる。
またTP用にプログラム構成やデ−タ処理テ−ブルを標
準化し、かつ各TP処理時間およびTP処理とTP専用
モニタ間の独立化を実現したためTPの処理変更があっ
ても他の処理の変更が不要となるという利点がある。
うに、本発明では各種TPの各処理の実行管理を一つの
TP専用モニタの機能で実現したため、各TP毎にTP
の各処理を実行する処理がなくなった。このためTPの
プログラムソ−スコ−ドを縮小することが可能となる。
またTP用にプログラム構成やデ−タ処理テ−ブルを標
準化し、かつ各TP処理時間およびTP処理とTP専用
モニタ間の独立化を実現したためTPの処理変更があっ
ても他の処理の変更が不要となるという利点がある。
【図1】本発明の一実施例にかかるTP専用モニタの概
略構成を示すブロック図。
略構成を示すブロック図。
【図2】本発明のTP管理部とTPとのインタフェ−ス
およびTP独自の標準構成を示す図。
およびTP独自の標準構成を示す図。
【図3】本発明にかかる標準ヘッダテ−ブルの構成を示
す図。
す図。
【図4】本発明が機能するハ−ドウェアの全体構成を示
すブロック図。
すブロック図。
【図5】タ−ゲット入出力装置に対する試験形態を示す
図。
図。
【図6】従来の装置におけるテスト用プログラムの処理
手順を示すフロ−チャ−ト。
手順を示すフロ−チャ−ト。
10 TP専用モニタ 17 プログラム管理部 18 TP管理部
Claims (1)
- 【請求項1】入出力装置の試験を行うためのテスト用プ
ログラムの実行状態を監視するテスト用プログラムモニ
タ装置において、 前記テスト用プログラムを複数の入出力装置に共通する
共通処理ステップと、個別の入出力装置に用いられる個
別処理ステップとに分割し、 前記各処理ステップはヘッダテ−ブルを参照しながら実
行するよう指示するテスト用プログラム管理手段を設け
たことを特徴とするテスト用プログラムモニタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32246391A JP3182621B2 (ja) | 1991-11-11 | 1991-11-11 | テスト用プログラムモニタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32246391A JP3182621B2 (ja) | 1991-11-11 | 1991-11-11 | テスト用プログラムモニタ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05134891A true JPH05134891A (ja) | 1993-06-01 |
JP3182621B2 JP3182621B2 (ja) | 2001-07-03 |
Family
ID=18143934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32246391A Expired - Fee Related JP3182621B2 (ja) | 1991-11-11 | 1991-11-11 | テスト用プログラムモニタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3182621B2 (ja) |
-
1991
- 1991-11-11 JP JP32246391A patent/JP3182621B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3182621B2 (ja) | 2001-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1997010549A1 (fr) | Systeme de calcul electronique | |
JPH05134891A (ja) | テスト用プログラムモニタ装置 | |
US5812825A (en) | Integrated console and console apparatus and method for use thereof | |
JP2791193B2 (ja) | プラント制御装置 | |
JP2000330970A (ja) | シミュレーション装置及びシミュレーション方法 | |
JPH09330243A (ja) | 計算機システム | |
JPS63177231A (ja) | 並列プログラムデバグ方式 | |
JP2731572B2 (ja) | 論理シミュレーション方式 | |
JPH11143613A (ja) | アプリケーション構成自動設定システム | |
JPH1021191A (ja) | 情報処理装置のコマンド履歴管理装置 | |
JP2005135137A (ja) | 仮想計算機システム | |
JPS5826567B2 (ja) | 電子計算機システム | |
JPH0219937A (ja) | 電子計算機システム | |
JPH04367038A (ja) | 複数os操作方法 | |
JP2002288003A (ja) | シミュレーション方法およびシミュレーションプログラム | |
JPS62274438A (ja) | プログラム試験システム | |
JPH03130839A (ja) | オンラインシミュレーション方式 | |
JPH0375832A (ja) | 仮想計算機制御方式 | |
JPH09146794A (ja) | プログラムシミュレータ | |
JPH0589078A (ja) | ラボラトリオートメーシヨン支援装置 | |
JPH0830481A (ja) | 競合動作試験方式 | |
JPH10228434A (ja) | ネットワークを利用したハードウェア診断システム | |
JPH01189737A (ja) | 分散システム診断方法 | |
JPS62293445A (ja) | 入出力装置試験方式 | |
JPS60171546A (ja) | 入出力装置デバグ方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |