JPH0513423A

JPH0513423A - 半導体装置の製造方法

Info

Publication number: JPH0513423A
Application number: JP16297191A
Authority: JP
Inventors: Shunji Nakamura; 俊二中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-07-03
Filing date: 1991-07-03
Publication date: 1993-01-22

Abstract

(57)【要約】【目的】自己整合型のバイポーラトランジスタ等を作成
する半導体装置の製造方法に関し、他に影響を与えずに
ベース引出し層の抵抗を低減することができる半導体装
置の製造方法を提供することを目的とする。【構成】第１の絶縁膜１５，第１の導電体膜１６及び第
２の絶縁膜１７を貫通する第１の開口部１８の底部の半
導体基板１４上に側壁から離隔して第３の絶縁膜２１を
形成する工程と、高融点金属元素を含む第２の導電体膜
２２を選択的に形成し、第１の開口部１８の底部から、
側壁に露出する第１の導電体膜１６に到達するサイドウ
オールを形成する工程と、サイドウオールを第４の絶縁
膜２３により被覆し、第４の絶縁膜２３を側壁とする第
２の開口部２４を形成する工程と、第２の開口部２４を
介して下地の第３の絶縁膜２１をエッチング・除去する
工程とを含み構成する。

Description

【発明の詳細な説明】

【０００１】（目次）・産業上の利用分野・従来の技術・発明が解決しようとする課題・課題を解決するための手段・作用・実施例・発明の効果

【０００２】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、自己整合型のバイポーラト
ランジスタ等を作成する半導体装置の製造方法に関す
る。

【０００３】

【従来の技術】図９（ａ）〜（ｃ），図１０（ｄ）〜
（ｆ）は、特願昭６１−２５０３０号に記載する従来例
の、自己整合型のバイポーラトランジスタの製造方法に
ついて説明する断面図である。

【０００４】図９（ａ）は、第１の絶縁膜２／第１の半
導体膜３／第２の絶縁膜４を貫通して第１の開口部５が
形成された後の状態を示す。この第１の開口部５の底部
の一導電型の半導体基板１にバイポーラトランジスタを
形成する。なお、第１の半導体膜３中には外部ベース領
域層を形成するための反対導電型不純物が導入されてい
る。

【０００５】まず、この様な状態で、選択ＣＶＤ法によ
り第２の半導体膜６を形成する。このとき、半導体基板
１及び第１の半導体膜３の表面から第２の半導体膜６が
成長するので、第１の開口部５の底部と側壁にのみ選択
的に形成される（図９（ｂ））。

【０００６】次いで、異方性エッチングを行い、第１の
開口部５底部の第２の半導体膜６を除去する。これによ
り、側壁にのみ第２の半導体膜６が残存する。続いて、
加熱処理を行い、第１の半導体膜３中の導電型不純物を
第２の半導体膜６を介して半導体基板１に導入する。こ
れにより、ドーナツ状に外部ベース領域層７が形成され
る。次いで、第１の開口部５を介して第１の開口部５底
部の半導体基板１に反対導電型不純物をイオン注入し、
外部ベース領域層７の内側に、外部ベース領域層７に接
して内部ベース領域層８を形成する（図９（ｃ））。

【０００７】次に、第１の開口部５を被覆して第３の絶
縁膜９を形成した（図１０（ｄ））後、異方性エッチン
グし、側壁に残存する第２の半導体膜６を被覆するよう
なサイドウオール９ａを形成する。これにより、このサ
イドウオール９ａを側壁とする第２の開口部１０が形成
される（図１０（ｅ））。

【０００８】次いで、第２の開口部１０の底部に一導電
型不純物を導入し、内部ベース領域層８内にエミッタ領
域層１１を形成した後、エミッタ領域層１１に接するエ
ミッタ電極１２を形成すると、自己整合型のバイポーラ
トランジスタが完成する。なお、第１の開口部５の側壁
の第２の半導体膜６はベース引出し電極として機能する
（図１０（ｆ））。

【０００９】

【発明が解決しようとする課題】ところで、バイポーラ
トランジスタの高速化を図るためには、ベース抵抗をよ
り低減する必要があるが、従来のバイポーラトランジス
タでは、ベース引出し電極をポリシリコン膜で形成して
おり、しかも、このポリシリコン膜中に導入できる導電
型不純物量は外部ベース領域層７をある程度浅く形成し
なくてはならないことから制限されるため、ベース抵抗
の低減にも自ずと限界がある。

【００１０】この問題を解決するため、第２の半導体膜
６の代わりにタングステン等の高融点金属膜やシリサイ
ド膜、更にはポリサイド膜を用いることが考えられる
が、図９（ｂ）に示すと同様に第１の開口部５内に形成
した場合、内部ベース領域層８となるべき領域に接触す
るため、或いはエッチングの際のイオンボンバードによ
り高融点金属元素が半導体基板１中に導入されて、後に
形成される、図１０（ｆ）に示すようなエミッタ−ベー
ス接合１３近傍に結晶欠陥やキャリアの捕獲中心を形成
し、特性悪化の原因となるという問題がある。

【００１１】本発明は、かかる従来の問題点に鑑みてな
されたもので、他に影響を与えずにベース引出し層の抵
抗を低減することができる半導体装置の製造方法を提供
することを目的とするものである。

【００１２】

【課題を解決するための手段】上記課題は、第１に、半
導体基板上に順次形成された第１の絶縁膜，第１の導電
体膜及び第２の絶縁膜を貫通する第１の開口部の底部の
半導体基板上に側壁から離隔して第３の絶縁膜を形成す
る工程と、前記第３の絶縁膜の周辺部に露出する第１の
開口部の底部の半導体基板に接触し、かつ該底部から側
壁に露出する第１の導電体膜に到達し、かつ少なくとも
前記第２の絶縁膜の最上端よりも低い位置になるよう
に、前記第１の絶縁膜，第２の絶縁膜及び第３の絶縁膜
をマスクとして、第２の導電体膜からなるサイドウオー
ルを選択的に形成する工程と、前記第２の導電体膜を第
４の絶縁膜により被覆し、該第４の絶縁膜を側壁とする
第２の開口部を形成する工程と、前記第２の開口部を介
して下地の第３の絶縁膜をエッチング・除去する工程と
を有する半導体装置の製造方法によって達成され、第２
に、半導体基板上に順次形成された第１の絶縁膜，第１
の導電体膜及び第２の絶縁膜を貫通する第１の開口部の
底部の半導体基板上に側壁から離隔して第３の絶縁膜を
形成する工程と、前記第１の開口部を被覆して第３の導
電体膜を形成する工程と、前記第３の絶縁膜の周辺部に
露出する第１の開口部の底部の半導体基板に接触し、か
つ該底部から側壁に露出する第１の導電体膜に到達し、
かつ少なくとも前記第２の絶縁膜の最上端よりも低い位
置になるように、前記第３の導電体膜を異方性エッチン
グし、前記第３の導電体膜からなるサイドウオールを形
成する工程と、前記第３の導電体膜を第４の絶縁膜によ
り被覆し、該第４の絶縁膜を側壁とする第２の開口部を
形成する工程と、前記第２の開口部を介して下地の第３
の絶縁膜をエッチング・除去する工程とを有する半導体
装置の製造方法によって達成され、第３に、前記第１の
絶縁膜は、少なくとも下部SiO₂膜／Si₃N₄膜、又は下部
Si ₃N₄膜／SiO₂膜の２層の絶縁膜からなり、第１の開口
部の側壁に第２又は第３の導電体膜を形成する工程の
後、前記Si₃N₄膜或いはSiO₂膜を除去して下部SiO₂膜或
いは下部Si₃N₄膜を残存し、その後第２又は第３の導電
体膜を第４の絶縁膜により被覆する工程を有することを
特徴とする第１又は第２の発明に記載の半導体装置の製
造方法によって達成され、第４に、前記第２又は第３の
導電体膜を高融点金属元素を含む導電体膜であることを
特徴とする第１，第２又は第３の発明に記載の半導体装
置の製造方法によって達成される。

【００１３】

【作用】本発明の半導体装置の製造方法によれば、第１
の開口部底部の、バイポーラトランジスタの内部ベース
領域層等の形成されるべき領域の半導体基板表面を、予
め保護膜で保護している。

【００１４】従って、第１の開口部の側壁にベース引出
し電極等を形成するために、高融点金属等からなる第２
又は第３の導電体膜を第１の開口部内に形成した場合で
も、浅い深さのところにｐｎ接合が存在する内部ベース
領域層に導電体物質が導入されるのを防止することがで
きる。

【００１５】これにより、ｐｎ接合等が導電物質により
侵されるのを防止できる。しかも、高融点金属元素を含
む第２又は第３の導電体膜を側壁に形成しているので、
ベース引出し電極として用いた場合、ベース抵抗を低減
することができる。

【００１６】

【実施例】

（１）第１の実施例図１（ａ）〜（ｄ），図２（ｅ）〜（ｇ）は、本発明の
第１の実施例の、自己整合型のバイポーラトランジスタ
等を作成する半導体装置の製造方法について説明する断
面図である。

【００１７】まず、図１（ａ）に示すように、膜厚約10
00ÅのSiO₂膜（第１の絶縁膜）１５をSi基板（半導体基
板）１４上に熱酸化により形成した後、このSiO₂膜１５
上に、膜厚約2000ÅのSi層（第１の導電体膜）１６／膜
厚約6000ÅのSiO₂膜（第２の絶縁膜）１７をＣＶＤ法に
より順次形成する。

【００１８】次いで、不図示のレジスト膜をマスクとし
てSiO₂膜１７及びSi層１６とを順次選択的にエッチング
・除去し、バイポーラトランジスタのベース領域層を形
成すべき領域に第１の開口部１８を形成する。続いて、
ドーズ量３×10¹³ｃｍ^-2，加速電圧２５ｋｅＶの条件
で、第１の開口部１８の底部のSiO₂膜１５を介してボロ
ンをイオン注入し、ｐ型領域層２５を形成する。

【００１９】次に、第１の開口部１８を被覆してＡｌ膜
19ａを形成した後、異方性エッチングを行い、第１の開
口部１８の側壁にＡｌ膜19ａを残存する。次いで、全面
に形成した耐エッチング性膜、例えばレジスト膜２０を
エッチバックして第１の開口部１８内にレジスト膜２０
を埋め込んだ（図１（ｂ））後、このレジスト膜２０を
マスクとして、Ａｌ膜19ａを塩酸を用いて選択的にエッ
チング・除去した後、異方性ドライエッチングを用いて
SiO₂膜１５を選択的にエッチング・除去し、第１の開口
部１８の底部のSi基板１４上に側壁から離隔してSiO₂膜
１５からなる保護膜（第３絶縁膜）２１を形成する。続
いて、保護膜２１をマスクとして第１の開口部１８の底
部のSi基板１４に、ドーズ量１×10¹⁴ｃｍ^-2，加速電圧
２０ｋｅＶの条件で、選択的にＢＦ₂ ⁺をイオン注入
し、ドーナツ状のｐ⁺型の外部ベース領域層２６を形成
する。これにより、外部ベース領域層２６の内側が内部
ベース領域層25ａとなる（図１（ｃ））。

【００２０】次に、レジスト膜２０を除去した後、露出
するSi基板１４及びSi層１６にのみ選択的に例えばタン
グステン膜（第２の導電体膜；ベース引出し電極）２２
を形成する。これにより、保護膜２１の周辺部に露出す
るSi基板１４から側壁に表出するSi層１６に到達するサ
イドウオールが形成される（図１（ｄ））。

【００２１】次いで、第１の開口部１８を被覆してSiO₂
膜２３を形成した後、異方性エッチングを行い、タング
ステン膜２２をSiO₂膜（第４の絶縁膜）２３により被覆
し、SiO₂膜２３を側壁とする第２の開口部２４を形成す
る（図２（ｅ））。

【００２２】次に、第２の開口部２４を介して下地のSi
O₂膜１５からなる保護膜２１をエッチング・除去する
（図２（ｆ））。その後、図２（ｇ）に示すように、所
定の工程を経てバイポーラトランジスタが完成する。な
お、２７は内部ベース領域層25ａ内に形成されたｎ⁺型
のエミッタ領域層、２８はエミッタ領域層２７と接続す
るエミッタ電極である。

【００２３】以上のように、本発明の第１の実施例によ
れば、第１の開口部１８底部の、内部ベース領域層25ａ
の形成されるべき領域の半導体基板１４表面を、予め保
護膜２１で保護しているので、第１の開口部１８の側壁
にベース引出し電極２２を形成するために、タングステ
ン膜２２を第１の開口部１８内に形成した場合でも、浅
い深さのところにエミッタ−ベース接合が存在する内部
ベース領域層25ａにタングステンが導入されるのを防止
することができる。しかも、ベース引出し電極としてタ
ングステン膜２２をを用いているので、ベース抵抗を低
減することができる。

【００２４】なお、実施例では、第１の導電体膜１５と
してSi層を用いているが、タングステン等高融点金属層
や各種シリサイド層等を用いることもできる。また、第
２の導電体膜２２としてタングステン膜を用いている
が、チタン膜，タンタル膜，タングステンシリサイド
膜，チタンシリサイド膜又はポリシリコン膜とシリサイ
ド膜の２層膜であるポリサイド膜等を用いることができ
る。

【００２５】更に、図１（ａ）に示す第１の開口部１８
の形成後に内部ベース領域層25ａとなるｐ型領域層２５
を形成しているが、図１（ｄ）に示す第２の導電体膜２
２の形成後に形成すること，及び熱処理による外部ベー
ス領域層２６の深さ次第では図１（ｅ）や（ｆ）に示す
SiO₂膜２３を形成後に形成することも可能である。

【００２６】また、図１（ｂ）に示す第１の開口部１８
の側壁に残存するサイドウオールとしてＡｌ膜19ａを用
いているが、SiO₂膜１５，１７，Si層１６に対して後の
工程で第１の開口部１８の側壁に残存するサイドウオー
ルのみを選択的にエッチング・除去できるような材料で
あり、かつこのエッチングに対して耐エッチング性マス
ク材が存在しうるようなものであればよい。このような
材料として例えばＷ，Ｔｉのような金属やSi₃N₄膜のよ
うな絶縁膜等がある。

【００２７】（２）第２の実施例図３（ａ）〜（ｄ）は、本発明の第２の実施例の、自己
整合型のバイポーラトランジスタ等を作成する半導体装
置の製造方法について説明する断面図である。

【００２８】第１の実施例と異なるところは、タングス
テン膜２２を選択的に形成せずに、図３（ｂ）に示すよ
うに、半導体基板１４全面に形成し、第１の開口部１８
を被覆していることである。

【００２９】まず、図１（ａ）〜（ｃ）の工程を経て、
第１の開口部１８の底部に保護膜（第３の絶縁膜）２１
が形成される（図３（ａ））。なお、図中、図１（ａ）
〜（ｃ）の符号と同じ符号で示すものは、図１（ａ）〜
（ｃ）と同じものを示す。

【００３０】次いで、第１の開口部１８を被覆して、膜
厚約1000Åのタングステン膜２９を形成する（図３
（ｂ））。次に、タングステン膜２９の異方性エッチン
グ及びオーバー異方性エッチングを行い、第１の開口部
１８の側壁にタングステン膜（第３の導電体膜；ベース
引出し電極）29ａ，29ｂを残存する（図３（ｃ），
（ｄ））。

【００３１】その後、図２（ｅ）〜（ｇ）の工程を経
て、バイポーラトランジスタが完成する。以上のよう
に、本発明の第２の実施例によれば、第１の実施例と同
様に、第１の開口部１８底部の、内部ベース領域層25ａ
の形成されるべき領域の半導体基板１４表面を、予め保
護膜２１で保護しているので、第１の開口部１８の側壁
にベース引出し電極29ｂを形成するために、タングステ
ン膜２９を第１の開口部１８内に形成した場合でも、浅
い深さのところにエミッタ−ベース接合が存在する内部
ベース領域層25ａにタングステンが導入されるのを防止
することができる。

【００３２】これにより、エミッタ−ベース接合がタン
グステンにより侵されるのを防止できる。しかも、ベー
ス引出し電極としてタングステン膜29ｂを用いているの
で、ベース抵抗を低減することができる。

【００３３】なお、実施例では、第１の導電体膜１５と
してSi層を用いているが、タングステン等高融点金属層
や各種シリサイド層等を用いることもできる。また、第
２の導電体膜２９としてタングステン膜を用いている
が、チタン膜，タンタル膜，タングステンシリサイド
膜，チタンシリサイド膜又はポリシリコン膜とシリサイ
ド膜の２層膜であるポリサイド膜等を用いることができ
る。

【００３４】（３）第３の実施例図４（ａ）〜（ｄ）は、本発明の第３の実施例の、自己
整合型のバイポーラトランジスタ等を作成する半導体装
置の製造方法について説明する断面図である。

【００３５】第３の実施例において、第２の実施例と異
なるところは、ベース引出し電極としてのタングステン
膜29ｂを形成する際、第１の開口部１８内に埋め込んだ
レジスト膜３０により第１の開口部１８内の保護膜２１
及びサイドウオール29ａを保護していることである。

【００３６】まず、図１（ａ）〜（ｃ）の工程を経て、
第１の開口部１８の底部に保護膜（第３の絶縁膜）２１
が形成される（図４（ａ））。なお、図中、図１（ａ）
〜（ｃ）の符号と同じ符号で示すものは、図１（ａ）〜
（ｃ）と同じものを示す。

【００３７】次いで、第１の開口部１８を被覆して、膜
厚約1000Åのタングステン膜２９を形成する（図４
（ｂ））。次に、レジスト膜３０を全面に形成した後、
エッチバックし、第１の開口部１８内にレジスト膜３０
を残存する。次いで、タングステン膜２９の異方性エッ
チング及びオーバー異方性エッチングを行い、第１の開
口部１８の側壁にタングステン膜（第３の導電体膜；ベ
ース引出し電極）29ａ，29ｂを残存する。続いて、残存
するレジスト膜３０を除去する（図３（ｃ），
（ｄ））。

【００３８】その後、図２（ｅ）〜（ｇ）の工程を経
て、バイポーラトランジスタが完成する。以上のよう
に、本発明の第３の実施例によれば、第２の実施例と同
様に、エミッタ−ベース接合がタングステンにより侵さ
れるのを防止でき、かつ、ベース引出し電極としてタン
グステン膜29ｂを用いているので、ベース抵抗を低減す
ることができる。

【００３９】また、タングステン膜29ｂを形成する際、
第１の開口部１８内に埋め込んだレジスト膜３０により
第１の開口部１８内の保護膜２１及びタングステン膜29
ｂを保護しているので、第２の実施例に比較して保護膜
２１やタングステン膜29ｂ等の膜減りを防止することが
できる。

【００４０】（４）第４の実施例図５（ａ）〜（ｄ），図６（ｅ）〜（ｈ）は、本発明の
第４の実施例の、自己整合型のバイポーラトランジスタ
等を作成する半導体装置の製造方法について説明する断
面図である。

【００４１】まず、図５（ａ）に示すように、膜厚約10
00ÅのSiO₂膜（第１の絶縁膜）１５を熱酸化により形成
した後、膜厚約2000ÅのSi層（第１の導電体膜）１６／
膜厚約6000ÅのSiO₂膜（第２の絶縁膜）１７をＣＶＤ法
によりSi基板１４上に順次形成する。

【００４２】次いで、不図示のレジスト膜をマスクとし
てSiO₂膜１７及びSi層１６とを順次選択的にエッチング
・除去し、バイポーラトランジスタのベース領域層を形
成すべき領域に第１の開口部１８を形成する。

【００４３】次に、第１の開口部１８を被覆してSi₃N₄
膜19ｂを形成した後、異方性エッチングを行い、第１の
開口部１８の側壁にSi₃N₄膜19ｂを残存し、Si₃N₄膜19
ｂを側壁とする開口部３１を形成する（図５（ｂ））。

【００４４】次いで、開口部３１の底部のSiO₂膜１５を
選択的にエッチング・除去し、開口部３１の底部にSi基
板１４を表出する（図５（ｃ））。次に、開口部３１の
底部のSi基板１４を熱酸化し、膜厚約500ÅのSiO₂膜３
２を形成する。続いて、ドーズ量３×10¹³ｃｍ^-2，加速
電圧２５ｋｅＶの条件で、第１の開口部１８の底部のSi
O₂膜３２を介してボロンをイオン注入し、ｐ型の内部ベ
ース領域層25ａを形成した後、SiO₂膜（保護膜；第３の
絶縁膜）３２上、開口部３１内にレジスト膜３３を埋め
込む（図５（ｄ））。

【００４５】次いで、レジスト膜３３をマスクとしてSi
₃N₄膜19ｂとSi₃N₄膜19ｂ下地のSiO₂膜１５をエッチン
グ・除去し、SiO₂膜３２の周辺部にSi基板１４を表出す
る。続いて、ドーズ量１×10¹⁴ｃｍ^-2，加速電圧２０ｋ
ｅＶの条件で、SiO₂膜３２の周辺部のSi基板１４にＢＦ
₂ ⁺をイオン注入し、ドーナツ状のｐ⁺型の外部ベース
領域層２６を形成する。これにより、内部ベース領域層
25ａと外部ベース領域層２６とが接続される（図６
（ｅ））。

【００４６】次に、露出するSi基板１４及びSi層１６に
のみ選択的にタングステン膜（第２の導電体膜；ベース
引出し電極）２２を形成する。これにより、SiO₂膜３２
の周辺部のSi基板１４から、側壁に表出するSi層１６に
到達するサイドウオールが形成される（図６（ｆ））。

【００４７】次いで、第１の開口部１８を被覆してSiO₂
膜（第４の絶縁膜）２３を形成した後、異方性エッチン
グを行い、タングステン膜２２をSiO₂膜２３により被覆
し、SiO₂膜２３を側壁とする第２の開口部２４を形成す
る。

【００４８】次に、第２の開口部２４を介して下地のSi
O₂膜３２をエッチング・除去する（図６（ｇ））。その
後、通常の工程を経てバイポーラトランジスタが完成す
る（図６（ｈ））。なお、図中、図１（ａ）〜（ｄ），
図２（ｅ）〜（ｇ）の符号と同じ符号で示すものは図１
（ａ）〜（ｄ），図２（ｅ）〜（ｇ）と同じものを示
す。

【００４９】以上のように、本発明の第４の実施例によ
れば、第１の実施例と同様に、エミッタ−ベース接合が
タングステンにより侵されるのを防止できる。しかも、
ベース引出し電極としてタングステン膜２２を用いてい
るので、ベース抵抗を低減することができる。

【００５０】また、第１の開口部１８底部の保護膜とし
てのSiO₂膜３２を再形成しているので、例えば再形成す
るSiO₂膜３２を薄く形成することにより、内部ベース領
域層の形成のためのボロンのイオン注入の加速電圧を小
さくし、かつドーズ量を減らすことができる。これによ
り、高速化に有利な浅いベース層が一層容易に形成する
ことができる。

【００５１】更に、図５（ｄ）に示すSiO₂膜３２の形成
後に内部ベース領域層25ａを形成しているが、図５
（ａ）〜（ｃ）及び（ｆ），（ｇ）の工程の際にも形成
することが可能である。

【００５２】（５）第５の実施例図７（ａ）〜（ｄ），図８（ｅ）〜（ｇ）は、本発明の
第５の実施例の、自己整合型のバイポーラトランジスタ
等を作成する半導体装置の製造方法について説明する断
面図である。

【００５３】まず、図７（ａ）に示すように、膜厚約20
0 Åの下部SiO₂膜３４，膜厚約1000ÅのSi₃N₄膜３５か
らなる２層の絶縁膜（第１の絶縁膜）３７を形成した
後、膜厚約2000ÅのSi層（第１の導電体膜）１６／膜厚
約6000ÅのSiO₂膜（第２の絶縁膜）１７をＣＶＤ法によ
りSi基板（半導体基板）１４上に順次形成する。

【００５４】次いで、不図示のレジスト膜をマスクとし
てSiO₂膜１７及びSi層１６とを順次選択的にエッチング
・除去し、バイポーラトランジスタのベース領域層を形
成すべき領域に第１の開口部１８を形成する。

【００５５】次に、第１の開口部１８を被覆してＡｌ膜
３８を形成した後、異方性エッチングを行い、第１の開
口部１８の側壁にＡｌ膜３８を残存する。次いで、第１
の開口部１８内にレジスト膜３９を埋め込んだ（図７
（ｂ））後、このレジスト膜３９をマスクとして、Ａｌ
膜３８と２層の絶縁膜をエッチング・除去し、第１の開
口部１８の底部のSi基板１４上に側壁から離隔して３層
の絶縁膜３７からなる保護膜（第３の絶縁膜）４０を形
成する。続いて、ドーズ量１×10¹⁴ｃｍ^-2，加速電圧２
０ｋｅＶの条件で、SiO₂膜３２の周辺部のSi基板１４に
ＢＦ₂ ⁺をイオン注入し、ドーナツ状のｐ⁺型の外部ベ
ース領域層２６を形成する（図７（ｃ））。

【００５６】次に、レジスト膜３９を除去した後、露出
するSi基板１４及びSi層１６にのみ選択的にタングステ
ン膜（第２の導電体膜；ベース引出し電極）２２を形成
する。これにより、保護膜４０の周辺部に露出する第１
の開口部１８の底部のSi基板１４から、側壁に表出する
Si層１６に到達するサイドウオールが形成される（図７
（ｄ））。

【００５７】次いで、２層の絶縁膜３７のうち上部のSi
₃N₄膜３５をエッチング・除去し、SiO₂膜３４のみ残存
する。続いて、ドーズ量３×10¹³ｃｍ^-2，加速電圧１０
ｋｅＶの条件で、第１の開口部１８の底部のSiO₂膜３４
を介してボロンをイオン注入し、ｐ型の内部ベース領域
層25ａを形成する。これにより、内部ベース領域層25ａ
と外部ベース領域層２６とが接続される（図８
（ｅ））。

【００５８】次に、第１の開口部１８を被覆してSiO₂膜
（第４の絶縁膜）２３を形成した後、異方性エッチング
を行い、タングステン膜２２をSiO₂膜２３により被覆
し、SiO₂膜２３の側壁からなる第２の開口部２４を形成
する。

【００５９】次いで、第２の開口部２４を介して下部Si
O₂膜３４を選択的にエッチング・除去する（図８
（ｆ））。その後、図８（ｇ）に示すように、所定の工
程を経てバイポーラトランジスタが完成する。なお、図
中、図１（ａ）〜（ｄ），図２（ｅ）〜（ｇ）の符号と
同じ符号で示すものは図１（ａ）〜（ｄ），図２（ｅ）
〜（ｇ）と同じものを示す。

【００６０】以上のように、本発明の第５の実施例によ
れば、第４の実施例と同様に、エミッタ−ベース接合が
タングステンにより侵されるのを防止できる。しかも、
ベース引出し電極としてタングステン膜２２を用いてい
るので、ベース抵抗を低減することができる。

【００６１】また、第４の実施例と同様に、内部ベース
領域層の形成のためのボロンのイオン注入の加速電圧を
小さくし、かつドーズ量を減らしてイオン注入を容易に
するため、第１の開口部１８底部の保護膜として３層の
絶縁膜を最初に形成し、内部ベース領域層の形成のため
のボロンのイオン注入の前にSi₃N₄膜３５をエッチング
・除去して薄いSiO₂膜３４のみを残存しているので、第
４の実施例と異なり、酸化のための熱処理を加えなくて
もよい。

【００６２】なお、図８（ｅ）に示すSi₃N₄膜３５を除
去後に内部ベース領域層25ａを形成しているが、図７
（ａ），（ｂ），（ｄ），図８（ｅ），（ｆ）の工程の
際にも形成することが可能である。

【００６３】また、上記の下部SiO₂膜３４／Si₃N₄膜３
５の２層膜の代わりに、下部Si₃N₄膜／SiO₂膜の２層膜
を用いることもできる。更に、上記第１〜第５の実施例
では、全てバイポーラトランジスタに本発明を適用して
いるが、ＭＯＳトランジスタにも本発明を適用すること
ができる。

【００６４】例えば、図７，図８に示す第５の実施例を
用いて説明する。即ち、図８（ｅ）に示す内部ベース領
域層25ａを形成するためのイオン注入を行わずに、図８
（ｆ）に示す第２の開口部２４の形成後、露出する半導
体基板１４の表面にゲート酸化膜を形成し、この上にゲ
ート電極を形成する。これにより、バイポーラトランジ
スタの外部ベース領域層２６は左右でソース／ドレイン
（Ｓ／Ｄ）領域層となり、ベース引出し電極１６はＳ／
Ｄ引出し電極となり、更に、エミッタ電極２８はゲート
電極となる。

【００６５】

【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、第１の開口部底部の、バイポーラトラ
ンジスタの内部ベース領域層等の形成されるべき領域の
半導体基板表面を、予め保護膜で保護しているので、例
えば第１の開口部の側壁にベース引出し電極或いはソー
ス／ドレイン電極等を形成するために、高融点金属等か
らなる第２又は第３の導電体膜を第１の開口部内に形成
した場合でも、内部ベース領域層やチャネル層等の形成
されるべき領域に導電体物質が導入されるのを防止する
ことができる。

【００６６】これにより、ｐｎ接合等が導電物質により
侵されるのを防止でき、しかも、高融点金属元素を含む
第２又は第３の導電体膜を側壁に形成しているので、ベ
ース抵抗又はソース／ドレイン間の抵抗を低減すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の自己整合型バイポーラ
トランジスタの製造方法について説明する断面図（その
１）である。

【図２】本発明の第１の実施例の自己整合型バイポーラ
トランジスタの製造方法について説明する断面図（その
２）である。

【図３】本発明の第２の実施例の自己整合型バイポーラ
トランジスタの製造方法について説明する断面図であ
る。

【図４】本発明の第３の実施例の自己整合型バイポーラ
トランジスタの製造方法について説明する断面図であ
る。

【図５】本発明の第４の実施例の自己整合型バイポーラ
トランジスタの製造方法について説明する断面図（その
１）である。

【図６】本発明の第４の実施例の自己整合型バイポーラ
トランジスタの製造方法について説明する断面図（その
２）である。

【図７】本発明の第５の実施例の自己整合型バイポーラ
トランジスタの製造方法について説明する断面図（その
１）である。

【図８】本発明の第５の実施例の自己整合型バイポーラ
トランジスタの製造方法について説明する断面図（その
２）である。

【図９】従来例の自己整合型バイポーラトランジスタの
製造方法について説明する断面図（その１）である。

【図１０】従来例の自己整合型バイポーラトランジスタ
の製造方法について説明する断面図（その２）である。

【符号の説明】

１４ Si基板（半導体基板）、１５ SiO₂膜（第１の絶縁膜）、１６ Si層（第１の導電体膜）、１７ SiO₂膜（第２の絶縁膜）、１８第１の開口部、 19ａ，３８Ａｌ膜、 19ｂ，３５ Si₃N₄膜、２０，３０，３３，３９レジスト膜、２１，３２，４０保護膜（第３の絶縁膜）、２２タングステン膜（第２の導電体膜；ベース引出し
電極）、２３ SiO₂膜（第４の絶縁膜）、２４第２の開口部、２５ｐ型領域層、 25ａ内部ベース領域層、２６外部ベース領域層、２７エミッタ領域層、２８エミッタ電極、２９タングステン膜、 29ａ，29ｂタングステン膜（第３の導電体膜；ベース
引出し電極）、３１開口部、３２，３４，３６ SiO₂膜、３７２層の絶縁膜（第１の絶縁膜）。

Claims

【特許請求の範囲】

【請求項１】半導体基板上に順次形成された第１の絶
縁膜，第１の導電体膜及び第２の絶縁膜を貫通する第１
の開口部の底部の半導体基板上に側壁から離隔して第３
の絶縁膜を形成する工程と、前記第３の絶縁膜の周辺部に露出する第１の開口部の底
部の半導体基板に接触し、かつ該底部から側壁に露出す
る第１の導電体膜に到達し、かつ少なくとも前記第２の
絶縁膜の最上端よりも低い位置になるように、前記第１
の絶縁膜，第２の絶縁膜及び第３の絶縁膜をマスクとし
て、第２の導電体膜からなるサイドウオールを選択的に
形成する工程と、前記第２の導電体膜を第４の絶縁膜により被覆し、該第
４の絶縁膜を側壁とする第２の開口部を形成する工程
と、前記第２の開口部を介して下地の第３の絶縁膜をエッチ
ング・除去する工程とを有する半導体装置の製造方法。
【請求項２】半導体基板上に順次形成された第１の絶
縁膜，第１の導電体膜及び第２の絶縁膜を貫通する第１
の開口部の底部の半導体基板上に側壁から離隔して第３
の絶縁膜を形成する工程と、前記第１の開口部を被覆して第３の導電体膜を形成する
工程と、前記第３の絶縁膜の周辺部に露出する第１の開口部の底
部の半導体基板に接触し、かつ該底部から側壁に露出す
る第１の導電体膜に到達し、かつ少なくとも前記第２の
絶縁膜の最上端よりも低い位置になるように、前記第３
の導電体膜を異方性エッチングし、前記第３の導電体膜
からなるサイドウオールを形成する工程と、前記第３の導電体膜を第４の絶縁膜により被覆し、該第
４の絶縁膜を側壁とする第２の開口部を形成する工程
と、前記第２の開口部を介して下地の第３の絶縁膜をエッチ
ング・除去する工程とを有する半導体装置の製造方法。
【請求項３】前記第１の絶縁膜は、少なくとも下部Si
O₂膜／Si₃N₄膜、又は下部Si₃N₄膜／SiO₂膜の２層の絶
縁膜からなり、第１の開口部の側壁に第２又は第３の導
電体膜を形成する工程の後、前記Si₃N₄膜或いはSiO₂膜
を除去して下部SiO₂膜或いは下部Si₃N₄膜を残存し、そ
の後第２又は第３の導電体膜を第４の絶縁膜により被覆
する工程を有することを特徴とする請求項１又は請求項
２記載の半導体装置の製造方法。
【請求項４】前記第２又は第３の導電体膜を高融点金
属元素を含む導電体膜であることを特徴とする請求項
１，請求項２又は請求項３記載の半導体装置の製造方
法。