JPH0513016Y2 - - Google Patents
Info
- Publication number
- JPH0513016Y2 JPH0513016Y2 JP1985112756U JP11275685U JPH0513016Y2 JP H0513016 Y2 JPH0513016 Y2 JP H0513016Y2 JP 1985112756 U JP1985112756 U JP 1985112756U JP 11275685 U JP11275685 U JP 11275685U JP H0513016 Y2 JPH0513016 Y2 JP H0513016Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- diffusion layer
- region
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 22
- 230000005669 field effect Effects 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はMIS型電界効果トランジスタに関す
る。
る。
従来のMIS型電界効果トランジスタは第２図に
示す構造のものが一般に用いられている。
示す構造のものが一般に用いられている。
第２図において、２１，２２はMIS型電界効果
トランジスタのソース拡散層領域及びドレイン拡
散層領域、２３はソース拡散層領域２１及びドレ
イン拡散層領域２２間にゲート絶縁膜（図示せ
ず）を介して設けられた、例えば不純物を添加さ
れた多結晶シリコンより成るゲート電極、２４，
２５，２６はMIS型電界効果トランジスタのソー
ス，ドレイン，ゲートに信号を印加するための、
アルミニウム等より成る金属配線であり、接続孔
２７を介してそれぞれソース拡散領域２１、ドレ
イン拡散層領域２２及びゲート電極２３に接続さ
れている。
トランジスタのソース拡散層領域及びドレイン拡
散層領域、２３はソース拡散層領域２１及びドレ
イン拡散層領域２２間にゲート絶縁膜（図示せ
ず）を介して設けられた、例えば不純物を添加さ
れた多結晶シリコンより成るゲート電極、２４，
２５，２６はMIS型電界効果トランジスタのソー
ス，ドレイン，ゲートに信号を印加するための、
アルミニウム等より成る金属配線であり、接続孔
２７を介してそれぞれソース拡散領域２１、ドレ
イン拡散層領域２２及びゲート電極２３に接続さ
れている。
上述した従来構造のMIS型電界効果トランジス
タはパツケージ中に封入された後、機械的衝撃あ
るいは熱的衝撃等の原因により、消費電力の増加
等として現われる動作不良を発生する欠点があつ
た。
タはパツケージ中に封入された後、機械的衝撃あ
るいは熱的衝撃等の原因により、消費電力の増加
等として現われる動作不良を発生する欠点があつ
た。
これは、第２図に示した如く、ゲート電極２３
に割れ２８を生じたことにより発生するもので、
ゲート電極２３の一部２３Ｂが残りのゲート電極
２３Ａより電気的に絶縁され、いわゆる浮遊状態
となつたためである。即ち、この浮遊状態となつ
たゲート電極２３Ｂには金属配線２６を介する信
号は到達せず、ドレイン拡散層領域２２との容量
結合によりドレイン拡散層領域２２と同電位とな
り、その結果、あたかも金属配線２６を介してゲ
ート電極２３Ａへ与えられる信号と逆位相の信号
がゲート電極２３Ｂに印加された状態を呈するた
めである。
に割れ２８を生じたことにより発生するもので、
ゲート電極２３の一部２３Ｂが残りのゲート電極
２３Ａより電気的に絶縁され、いわゆる浮遊状態
となつたためである。即ち、この浮遊状態となつ
たゲート電極２３Ｂには金属配線２６を介する信
号は到達せず、ドレイン拡散層領域２２との容量
結合によりドレイン拡散層領域２２と同電位とな
り、その結果、あたかも金属配線２６を介してゲ
ート電極２３Ａへ与えられる信号と逆位相の信号
がゲート電極２３Ｂに印加された状態を呈するた
めである。
本考案の目的は上記欠点を除去し、ゲート電極
に割れが発生しても動作不良とならない信頼性の
向上したMIS型電界効果トランジスタを提供する
ことにある。
に割れが発生しても動作不良とならない信頼性の
向上したMIS型電界効果トランジスタを提供する
ことにある。
本考案のMIS型電界効果トランジスタは、一導
電型半導体基板と該半導体基板上に設けられた複
数領域より成る反対導電型のソース拡散層領域及
びドレイン拡散層領域と該ソース及びドレイン拡
散層領域間にゲート絶縁膜を介して設けられた多
結晶シリコン層を主体とする櫛歯状のゲート電極
とを有するMIS型電界効果トランジスタにおい
て、前記櫛歯状のゲート電極の複数個の先端部を
トランジスタ領域を確定する素子間分離領域上に
設けられた接続配線により相互に接続し、電気的
に閉鎖ループを形成したものである。
電型半導体基板と該半導体基板上に設けられた複
数領域より成る反対導電型のソース拡散層領域及
びドレイン拡散層領域と該ソース及びドレイン拡
散層領域間にゲート絶縁膜を介して設けられた多
結晶シリコン層を主体とする櫛歯状のゲート電極
とを有するMIS型電界効果トランジスタにおい
て、前記櫛歯状のゲート電極の複数個の先端部を
トランジスタ領域を確定する素子間分離領域上に
設けられた接続配線により相互に接続し、電気的
に閉鎖ループを形成したものである。
以下、本考案の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
第１図は本考案の一実施例の平面図である。
第１図において、１０はMIS型電界効果トラン
ジスタの活性領域を画定するための素子間分離領
域、１１，１２はそれぞれソース拡散層領域及び
ドレイン拡散層領域、１３はソース拡散層領域と
ドレイン拡散層領域間にゲート絶縁膜（図示せ
ず）を介して設けられたゲート電極である。又、
１４，１５，１６はそれぞれMIS型電界効果トラ
ンジスタのソース，ドレイン，ゲートに信号を印
加するための金属配線であり、接続孔１７を介し
て、それぞれソース拡散層領域１１、ドレイン拡
散層領域１２、ゲート電極１３に接続されてい
る。１８は、ゲート電極１３を電気的に閉鎖ルー
プ構造とするために素子間分離領域１０上に設け
られた接続配線である。
ジスタの活性領域を画定するための素子間分離領
域、１１，１２はそれぞれソース拡散層領域及び
ドレイン拡散層領域、１３はソース拡散層領域と
ドレイン拡散層領域間にゲート絶縁膜（図示せ
ず）を介して設けられたゲート電極である。又、
１４，１５，１６はそれぞれMIS型電界効果トラ
ンジスタのソース，ドレイン，ゲートに信号を印
加するための金属配線であり、接続孔１７を介し
て、それぞれソース拡散層領域１１、ドレイン拡
散層領域１２、ゲート電極１３に接続されてい
る。１８は、ゲート電極１３を電気的に閉鎖ルー
プ構造とするために素子間分離領域１０上に設け
られた接続配線である。
この接続配線１８は接続孔１７を介してゲート
電極１３の延長部と接続を行なう金属配線でもよ
く、又、ゲート電極１３を構成する材料と同じ物
質で形成されてもよい。更にゲート電極１３と一
体的に形成されてもよい。
電極１３の延長部と接続を行なう金属配線でもよ
く、又、ゲート電極１３を構成する材料と同じ物
質で形成されてもよい。更にゲート電極１３と一
体的に形成されてもよい。
この接続配線１８を追加することにより、ゲー
ト電極１３への信号の印加は少なくとも二ケ所よ
り行なわれることとなり、ゲート電極１３に一ケ
所の割れが発生した場合においてもMIS型電界効
果トランジスタは動作不良とはならないことは明
らかである。
ト電極１３への信号の印加は少なくとも二ケ所よ
り行なわれることとなり、ゲート電極１３に一ケ
所の割れが発生した場合においてもMIS型電界効
果トランジスタは動作不良とはならないことは明
らかである。
以上、詳細に説明したように、本考案のMIS型
電界効果トランジスタではゲート電極に割れが一
ケ所発生した場合でも動作不良とはならない効果
がある。
電界効果トランジスタではゲート電極に割れが一
ケ所発生した場合でも動作不良とはならない効果
がある。
ゲート電極に発生する割れの発生率が10-4であ
ると仮定すれば、本考案のMIS型電界効果トラン
ジスタでは、信号の印加される金属配線とゲート
電極との接続点より接続配線に到る経路中に２ケ
所以上の割れを発生し動作不良となる不良発生率
は（10-4）2＝10-8以下となり、格段に信頼性が改
善される。
ると仮定すれば、本考案のMIS型電界効果トラン
ジスタでは、信号の印加される金属配線とゲート
電極との接続点より接続配線に到る経路中に２ケ
所以上の割れを発生し動作不良となる不良発生率
は（10-4）2＝10-8以下となり、格段に信頼性が改
善される。
第１図は本考案の一実施例の平面図、第２図は
従来のMIS型電界効果トランジスタの平面図であ
る。 １０……素子間分離領域、１１，２１……ソー
ス拡散層領域、１２，２２……ドレイン拡散層領
域、１３，２３，２３Ａ，２３Ｂ……ゲート電
極、１４，１５，１６，２４，２５，２６……金
属配線、１７，２７……接続孔、１８……接続配
線、２８……割れ。
従来のMIS型電界効果トランジスタの平面図であ
る。 １０……素子間分離領域、１１，２１……ソー
ス拡散層領域、１２，２２……ドレイン拡散層領
域、１３，２３，２３Ａ，２３Ｂ……ゲート電
極、１４，１５，１６，２４，２５，２６……金
属配線、１７，２７……接続孔、１８……接続配
線、２８……割れ。
Claims (1)
- 一導電型半導体基板と該半導体基板上に設けら
れた複数領域より成る反対導電型のソース拡散層
領域及びドレイン拡散層領域と該ソース及びドレ
イン拡散層領域間にゲート絶縁膜を介して設けら
れた多結晶シリコン層を主体とする櫛歯状のゲー
ト電極とを有するMIS型電界効果トランジスタに
おいて、前記櫛歯状のゲート電極の複数個の先端
部をトランジスタ領域を確定する素子間分離領域
上に設けられた接続配線により相互に接続し、電
気的に閉鎖ループを形成したことを特徴とする
MIS型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985112756U JPH0513016Y2 (ja) | 1985-07-22 | 1985-07-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985112756U JPH0513016Y2 (ja) | 1985-07-22 | 1985-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6221558U JPS6221558U (ja) | 1987-02-09 |
| JPH0513016Y2 true JPH0513016Y2 (ja) | 1993-04-06 |
Family
ID=30993924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985112756U Expired - Lifetime JPH0513016Y2 (ja) | 1985-07-22 | 1985-07-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513016Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2884577B2 (ja) * | 1988-10-19 | 1999-04-19 | 日本電気株式会社 | 電界効果トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5045574A (ja) * | 1973-08-24 | 1975-04-23 | ||
| JPS6092667A (ja) * | 1983-10-27 | 1985-05-24 | Fujitsu Ltd | Ｍｉｓ型トランジスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5594065U (ja) * | 1978-12-22 | 1980-06-30 |
-
1985
- 1985-07-22 JP JP1985112756U patent/JPH0513016Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5045574A (ja) * | 1973-08-24 | 1975-04-23 | ||
| JPS6092667A (ja) * | 1983-10-27 | 1985-05-24 | Fujitsu Ltd | Ｍｉｓ型トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6221558U (ja) | 1987-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01102955A (ja) | Ｍｏｓ型半導体記憶回路装置 | |
| KR860006839A (ko) | 중첩 캐패시터형 메모리 셀들을 갖는 반도체 메모리장치 및 그의 제조방법 | |
| KR980006220A (ko) | 정전기 보호회로를 구비한 반도체장치 | |
| JPH0513016Y2 (ja) | ||
| JP3593847B2 (ja) | 電力用半導体装置 | |
| JPH0576770B2 (ja) | ||
| JPH0666412B2 (ja) | 積層型半導体集積回路 | |
| JPS6313350B2 (ja) | ||
| JPH0725688Y2 (ja) | 半導体イオンセンサ | |
| JP2590900B2 (ja) | メモリ装置 | |
| JPH0345898B2 (ja) | ||
| JP2730174B2 (ja) | 入力保護装置 | |
| JPH0314233B2 (ja) | ||
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JPS59154056A (ja) | 半導体装置 | |
| JPS63275158A (ja) | 半導体装置 | |
| JPS61284930A (ja) | 半導体装置 | |
| JPH02112234A (ja) | 半導体装置 | |
| JPS61268036A (ja) | 半導体装置 | |
| JPH02170537A (ja) | 半導体装置 | |
| JPS61232659A (ja) | Ｍｏｓトランジスタ半導体装置 | |
| JPH04113639A (ja) | 半導体装置 | |
| JPS5910263A (ja) | 半導体装置 | |
| JPH056940A (ja) | 樹脂封止型半導体装置 | |
| JPH04162729A (ja) | 電界効果トランジスタ |