JPH05129961A - ユニポーラ／バイポーラ変換回路 - Google Patents
ユニポーラ／バイポーラ変換回路Info
- Publication number
- JPH05129961A JPH05129961A JP29151291A JP29151291A JPH05129961A JP H05129961 A JPH05129961 A JP H05129961A JP 29151291 A JP29151291 A JP 29151291A JP 29151291 A JP29151291 A JP 29151291A JP H05129961 A JPH05129961 A JP H05129961A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- unipolar
- bipolar
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】本発明は回路全体を１チップ化する等の小型化
を図ることができ、また、安価に製造することができる
ユニポーラ／バイポーラ変換回路を提供することを目的
とする。 【構成】２値の第１ユニポーラ信号が供給される第１入
力端子に第１トランジスタのベース端を接続し、２値の
第２ユニポーラ信号が供給される第２入力端子に第２ト
ランジスタのベース端を接続し、第１及び第２トランジ
スタのエミッタ端同士を接続すると共に、コレクタ端同
士を直列接続された２つの抵抗器を介して接続し、かつ
第１トランジスタのコレクタ端に正電源、第２トランジ
スタのコレクタ端に負電源を接続し、第１及び第２トラ
ンジスタのエミッタ端間と、該直列接続された２つの抵
抗器間とを出力端子に接続し、２値の第１及び第２ユニ
ポーラ信号が、３値のバイポーラ信号に変換されるよう
に構成する。
を図ることができ、また、安価に製造することができる
ユニポーラ／バイポーラ変換回路を提供することを目的
とする。 【構成】２値の第１ユニポーラ信号が供給される第１入
力端子に第１トランジスタのベース端を接続し、２値の
第２ユニポーラ信号が供給される第２入力端子に第２ト
ランジスタのベース端を接続し、第１及び第２トランジ
スタのエミッタ端同士を接続すると共に、コレクタ端同
士を直列接続された２つの抵抗器を介して接続し、かつ
第１トランジスタのコレクタ端に正電源、第２トランジ
スタのコレクタ端に負電源を接続し、第１及び第２トラ
ンジスタのエミッタ端間と、該直列接続された２つの抵
抗器間とを出力端子に接続し、２値の第１及び第２ユニ
ポーラ信号が、３値のバイポーラ信号に変換されるよう
に構成する。
Description
【０００１】
【産業上の利用分野】本発明は入力されるユニポーラ信
号をバイポーラ信号に変換して出力するユニポーラ／バ
イポーラ変換回路に関する。
号をバイポーラ信号に変換して出力するユニポーラ／バ
イポーラ変換回路に関する。
【０００２】この回路は、通信装置等を構成する一内部
回路として適用されるものであり、近年の装置全体を小
型にする傾向に伴って、極力、小規模とすることが要望
されている。
回路として適用されるものであり、近年の装置全体を小
型にする傾向に伴って、極力、小規模とすることが要望
されている。
【０００３】
【従来の技術】図６に従来のユニポーラ／バイポーラ変
換回路の回路図を示し、その説明を行う。
換回路の回路図を示し、その説明を行う。
【０００４】この回路は、２個のＮＰＮトランジスタＴ
Ｒ１，ＴＲ２と、センタタップトランス１によるｐｕｓ
ｈ−ｐｕｌｌ方式を採用して構成したものである。トラ
ンジスタＴＲ１のベース端はバッファ２を介して第１入
力端子Ｔ１に接続され、トランジスタＴＲ２のベース端
はインバータ３を介して第２入力端子Ｔ２に接続されて
いる。
Ｒ１，ＴＲ２と、センタタップトランス１によるｐｕｓ
ｈ−ｐｕｌｌ方式を採用して構成したものである。トラ
ンジスタＴＲ１のベース端はバッファ２を介して第１入
力端子Ｔ１に接続され、トランジスタＴＲ２のベース端
はインバータ３を介して第２入力端子Ｔ２に接続されて
いる。
【０００５】各トランジスタＴＲ１，ＴＲ２のエミッタ
端同士は接続され、かつ抵抗器Ｒ１を介して接地されて
いる。トランジスタＴＲ１のコレクタ端はトランス１の
１次側の一端に接続され、トランジスタＴＲ２のコレク
タ端はトランス１の１次側の他端に接続され、かつ各ト
ランジスタＴＲ１，ＴＲ２のコレクタ端は同抵抗値の２
つの抵抗器Ｒ２，Ｒ３を介して接続されている。また、
各抵抗器Ｒ２，Ｒ３の接続点とトランス１のセンタ部分
は接続されると共に、電源＋Ｖに接続されている。
端同士は接続され、かつ抵抗器Ｒ１を介して接地されて
いる。トランジスタＴＲ１のコレクタ端はトランス１の
１次側の一端に接続され、トランジスタＴＲ２のコレク
タ端はトランス１の１次側の他端に接続され、かつ各ト
ランジスタＴＲ１，ＴＲ２のコレクタ端は同抵抗値の２
つの抵抗器Ｒ２，Ｒ３を介して接続されている。また、
各抵抗器Ｒ２，Ｒ３の接続点とトランス１のセンタ部分
は接続されると共に、電源＋Ｖに接続されている。
【０００６】トランス１の２次側の一端は出力端子Ｔ３
に接続され、他端は接地されている。このような構成の
回路において、第１入力端子Ｔ１に同図に示すＴＴＬレ
ベルの第１ユニポーラ信号Ｕ１が供給され、第２入力端
子Ｔ２に同ＴＴＬレベルの第２ユニポーラ信号Ｕ２が供
給されるものとする。
に接続され、他端は接地されている。このような構成の
回路において、第１入力端子Ｔ１に同図に示すＴＴＬレ
ベルの第１ユニポーラ信号Ｕ１が供給され、第２入力端
子Ｔ２に同ＴＴＬレベルの第２ユニポーラ信号Ｕ２が供
給されるものとする。
【０００７】但し、第１ユニポーラ信号Ｕ１は、で示
す「Ｈ」レベルが有効信号成分であり、第２ユニポーラ
信号Ｕ２は、で示す「Ｌ」レベルが有効信号成分であ
るとする。
す「Ｈ」レベルが有効信号成分であり、第２ユニポーラ
信号Ｕ２は、で示す「Ｌ」レベルが有効信号成分であ
るとする。
【０００８】図７に示す時刻ｔ１において、第１ユニポ
ーラ信号Ｕ１の「Ｈ」がバッファ２を介してトランジ
スタＴＲ１のベース端に供給され、第２ユニポーラ信号
Ｕ２の「Ｈ」がインバータ３を介してトランジスタＴＲ
２のベース端に供給されたとすると、図７に示すように
トランジスタＴＲ１がＯＮ、トランジスタＴＲ２がＯＦ
Ｆとなる。
ーラ信号Ｕ１の「Ｈ」がバッファ２を介してトランジ
スタＴＲ１のベース端に供給され、第２ユニポーラ信号
Ｕ２の「Ｈ」がインバータ３を介してトランジスタＴＲ
２のベース端に供給されたとすると、図７に示すように
トランジスタＴＲ１がＯＮ、トランジスタＴＲ２がＯＦ
Ｆとなる。
【０００９】これによって、トランス１の１次側の、ト
ランジスタＴＲ１のコレクタ端への接続端が−電位、ト
ランジスタＴＲ２のコレクタ端への接続端が＋電位とな
るので、逆起電力によってトランス１の２次側の両端が
１次側と逆電位となり、つまり出力端子Ｔ３への接続端
が＋電位となり、出力端子Ｔ３の電位が図７のＢ１に
で示すように＋電位となる。
ランジスタＴＲ１のコレクタ端への接続端が−電位、ト
ランジスタＴＲ２のコレクタ端への接続端が＋電位とな
るので、逆起電力によってトランス１の２次側の両端が
１次側と逆電位となり、つまり出力端子Ｔ３への接続端
が＋電位となり、出力端子Ｔ３の電位が図７のＢ１に
で示すように＋電位となる。
【００１０】時刻ｔ２において、トランジスタＴＲ１へ
の第１ユニポーラ信号Ｕ１による供給レベルが「Ｌ」と
なると、トランジスタＴＲ１がＯＦＦとなる。つまり各
トランジスタＴＲ１，ＴＲ２がＯＦＦとなるので、出力
端子Ｔ３の電位は０Ｖとなる。
の第１ユニポーラ信号Ｕ１による供給レベルが「Ｌ」と
なると、トランジスタＴＲ１がＯＦＦとなる。つまり各
トランジスタＴＲ１，ＴＲ２がＯＦＦとなるので、出力
端子Ｔ３の電位は０Ｖとなる。
【００１１】時刻ｔ３において、第２ユニポーラ信号Ｕ
２が「Ｌ」となり、これがインバータ３を介してトラ
ンジスタＴＲ２のベース端に供給されると、トランジス
タＴＲ２がＯＮとなる。この時、トランジスタＴＲ１は
ＯＦＦなので、トランス１の１次側の、トランジスタＴ
Ｒ１のコレクタ端への接続端が＋電位、トランジスタＴ
Ｒ２のコレクタ端への接続端が−電位となり、トランス
１の２次側の両端が１次側と逆電位となる。つまり出力
端子Ｔ３への接続端が−電位となり、出力端子Ｔ３の電
位が図７のＢ１にで示すように−電位となる。
２が「Ｌ」となり、これがインバータ３を介してトラ
ンジスタＴＲ２のベース端に供給されると、トランジス
タＴＲ２がＯＮとなる。この時、トランジスタＴＲ１は
ＯＦＦなので、トランス１の１次側の、トランジスタＴ
Ｒ１のコレクタ端への接続端が＋電位、トランジスタＴ
Ｒ２のコレクタ端への接続端が−電位となり、トランス
１の２次側の両端が１次側と逆電位となる。つまり出力
端子Ｔ３への接続端が−電位となり、出力端子Ｔ３の電
位が図７のＢ１にで示すように−電位となる。
【００１２】時刻ｔ４において、第２ユニポーラ信号Ｕ
２のレベルが「Ｈ」となると、トランジスタＴＲ２がＯ
ＦＦとなる。つまり各トランジスタＴＲ１，ＴＲ２がＯ
ＦＦとなるので、出力端子Ｔ３の電位は０Ｖとなる。
２のレベルが「Ｈ」となると、トランジスタＴＲ２がＯ
ＦＦとなる。つまり各トランジスタＴＲ１，ＴＲ２がＯ
ＦＦとなるので、出力端子Ｔ３の電位は０Ｖとなる。
【００１３】以降、同様の動作が繰り返されることによ
って、図６及び図７に示すバイポーラ信号Ｂ１が出力端
子Ｔ３から出力される。即ち、上述したユニポーラ／バ
イポーラ変換回路によれば、入力されるユニポーラ信号
がバイポーラ信号に変換されて出力されることになる。
って、図６及び図７に示すバイポーラ信号Ｂ１が出力端
子Ｔ３から出力される。即ち、上述したユニポーラ／バ
イポーラ変換回路によれば、入力されるユニポーラ信号
がバイポーラ信号に変換されて出力されることになる。
【００１４】
【発明が解決しようとする課題】ところで、上述したユ
ニポーラ／バイポーラ変換回路においては、トランス１
を用いなければならないために、回路全体が大きくなる
と言った問題があった。これはトランス１のサイズが他
の部品と比較してかなり大きいためである。また、トラ
ンス１が使用されている場合、回路全体の１チップ化を
図ることができないと言った欠点もある。
ニポーラ／バイポーラ変換回路においては、トランス１
を用いなければならないために、回路全体が大きくなる
と言った問題があった。これはトランス１のサイズが他
の部品と比較してかなり大きいためである。また、トラ
ンス１が使用されている場合、回路全体の１チップ化を
図ることができないと言った欠点もある。
【００１５】更には、トランス１が高価格であるため
に、回路の製造コストが高くなると言った問題がある。
本発明は、このような点に鑑みてなされたものであり、
回路全体を１チップ化する等の小型化を図ることがで
き、また、安価に製造することができるユニポーラ／バ
イポーラ変換回路を提供することを目的としている。
に、回路の製造コストが高くなると言った問題がある。
本発明は、このような点に鑑みてなされたものであり、
回路全体を１チップ化する等の小型化を図ることがで
き、また、安価に製造することができるユニポーラ／バ
イポーラ変換回路を提供することを目的としている。
【００１６】
【課題を解決するための手段】図１に本発明の原理図を
示す。この図に示すユニポーラ／バイポーラ変換回路
は、第１ユニポーラ信号Ｕ１が供給される第１入力端子
Ｔ１に第１トランジスタＴＲ３のベース端を接続し、第
２ユニポーラ信号Ｕ２が供給される第２入力端子Ｔ２に
第２トランジスタＴＲ４のベース端を接続し、第１及び
第２トランジスタＴＲ３，ＴＲ４のエミッタ端同士を接
続すると共に、コレクタ端同士を直列接続された２つの
抵抗器Ｒ８，Ｒ９を介して接続し、かつ第１トランジス
タＴＲ３のコレクタ端に正電源＋Ｖ、第２トランジスタ
ＴＲ４のコレクタ端に負電源−Ｖを接続し、第１及び第
２トランジスタＴＲ３，ＴＲ４のエミッタ端間と、該直
列接続された２つの抵抗器Ｒ８，Ｒ９間とを出力端子Ｔ
３に接続して構成されている。
示す。この図に示すユニポーラ／バイポーラ変換回路
は、第１ユニポーラ信号Ｕ１が供給される第１入力端子
Ｔ１に第１トランジスタＴＲ３のベース端を接続し、第
２ユニポーラ信号Ｕ２が供給される第２入力端子Ｔ２に
第２トランジスタＴＲ４のベース端を接続し、第１及び
第２トランジスタＴＲ３，ＴＲ４のエミッタ端同士を接
続すると共に、コレクタ端同士を直列接続された２つの
抵抗器Ｒ８，Ｒ９を介して接続し、かつ第１トランジス
タＴＲ３のコレクタ端に正電源＋Ｖ、第２トランジスタ
ＴＲ４のコレクタ端に負電源−Ｖを接続し、第１及び第
２トランジスタＴＲ３，ＴＲ４のエミッタ端間と、該直
列接続された２つの抵抗器Ｒ８，Ｒ９間とを出力端子Ｔ
３に接続して構成されている。
【００１７】また、第１入力端子Ｔ１と第１トランジス
タＴＲ３のベース端との間に分圧用抵抗器Ｒ５，Ｒ５′
を接続すると共に、第２入力端子Ｔ２と第２トランジス
タＴＲ４のベース端との間に分圧用抵抗器Ｒ６，Ｒ６′
を接続し、第１トランジスタＴＲ３としてＮＰＮ接合の
バイポーラトランジスタを用いると共に、第２トランジ
スタＴＲ４としてＰＮＰ接合のバイポーラトランジスタ
を用いるか、或いは第１トランジスタＴＲ３としてＰＮ
Ｐ接合のバイポーラトランジスタを用いると共に、第２
トランジスタＴＲ４としてＮＰＮ接合のバイポーラトラ
ンジスタを用いるかし、前記直列接続された２つの抵抗
器Ｒ８，Ｒ９を同抵抗値とし、正電源(+V)と負電源(-V)
との電位を絶対値で同電位として構成するのが好まし
い。この構成の場合、分圧用抵抗器Ｒ５′とＲ６′との
一端は負電源−Ｖに接続するものとする。
タＴＲ３のベース端との間に分圧用抵抗器Ｒ５，Ｒ５′
を接続すると共に、第２入力端子Ｔ２と第２トランジス
タＴＲ４のベース端との間に分圧用抵抗器Ｒ６，Ｒ６′
を接続し、第１トランジスタＴＲ３としてＮＰＮ接合の
バイポーラトランジスタを用いると共に、第２トランジ
スタＴＲ４としてＰＮＰ接合のバイポーラトランジスタ
を用いるか、或いは第１トランジスタＴＲ３としてＰＮ
Ｐ接合のバイポーラトランジスタを用いると共に、第２
トランジスタＴＲ４としてＮＰＮ接合のバイポーラトラ
ンジスタを用いるかし、前記直列接続された２つの抵抗
器Ｒ８，Ｒ９を同抵抗値とし、正電源(+V)と負電源(-V)
との電位を絶対値で同電位として構成するのが好まし
い。この構成の場合、分圧用抵抗器Ｒ５′とＲ６′との
一端は負電源−Ｖに接続するものとする。
【００１８】
【作用】本発明のユニポーラ／バイポーラ変換回路の構
成を、上述したように、第１入力端子Ｔ１と第１トラン
ジスタＴＲ３のベース端との間に分圧用抵抗器Ｒ５，Ｒ
５′を接続すると共に、第２入力端子Ｔ２と第２トラン
ジスタＴＲ４のベース端との間に分圧用抵抗器Ｒ６，Ｒ
６′を接続し、第１トランジスタＴＲ３としてＮＰＮ接
合のバイポーラトランジスタを用いると共に、第２トラ
ンジスタＴＲ４としてＰＮＰ接合のバイポーラトランジ
スタを用い、直列接続された２つの抵抗器Ｒ８，Ｒ９を
同抵抗値とし、正電源(+V)と負電源(-V)との電位を絶対
値で同電位とした場合において、第１入力端子Ｔ１に、
図２に示す「Ｈ」レベルを有する第１ユニポーラ信号
Ｕ１が供給され、第２入力端子Ｔ２に「Ｌ」レベルを
有する第２ユニポーラ信号Ｕ２が供給されるものとす
る。
成を、上述したように、第１入力端子Ｔ１と第１トラン
ジスタＴＲ３のベース端との間に分圧用抵抗器Ｒ５，Ｒ
５′を接続すると共に、第２入力端子Ｔ２と第２トラン
ジスタＴＲ４のベース端との間に分圧用抵抗器Ｒ６，Ｒ
６′を接続し、第１トランジスタＴＲ３としてＮＰＮ接
合のバイポーラトランジスタを用いると共に、第２トラ
ンジスタＴＲ４としてＰＮＰ接合のバイポーラトランジ
スタを用い、直列接続された２つの抵抗器Ｒ８，Ｒ９を
同抵抗値とし、正電源(+V)と負電源(-V)との電位を絶対
値で同電位とした場合において、第１入力端子Ｔ１に、
図２に示す「Ｈ」レベルを有する第１ユニポーラ信号
Ｕ１が供給され、第２入力端子Ｔ２に「Ｌ」レベルを
有する第２ユニポーラ信号Ｕ２が供給されるものとす
る。
【００１９】但し、第１及び第２ユニポーラ信号Ｕ１，
Ｕ２は、図３に符号１０，１１で示すように、ＴＴＬレ
ベルＶｉ１，Ｖｉ２の信号であるとし、第１ユニポーラ
信号Ｕ１は、で示す「Ｈ」レベルが有効信号成分であ
り、第２ユニポーラ信号Ｕ２は、で示す「Ｌ」レベル
が有効信号成分であるとする。
Ｕ２は、図３に符号１０，１１で示すように、ＴＴＬレ
ベルＶｉ１，Ｖｉ２の信号であるとし、第１ユニポーラ
信号Ｕ１は、で示す「Ｈ」レベルが有効信号成分であ
り、第２ユニポーラ信号Ｕ２は、で示す「Ｌ」レベル
が有効信号成分であるとする。
【００２０】図２に示す時刻ｔ１において、第１ユニポ
ーラ信号Ｕ１の「Ｈ」が分圧用の抵抗器Ｒ５，Ｒ５′
を介してトランジスタＴＲ３のベース端に供給され、第
２ユニポーラ信号Ｕ２の「Ｈ」が分圧用の抵抗器Ｒ６，
Ｒ６′を介してトランジスタＴＲ４のベース端に供給さ
れたとすると、図２に示すようにトランジスタＴＲ３が
ＯＮ、トランジスタＴＲ４がＯＦＦとなる。
ーラ信号Ｕ１の「Ｈ」が分圧用の抵抗器Ｒ５，Ｒ５′
を介してトランジスタＴＲ３のベース端に供給され、第
２ユニポーラ信号Ｕ２の「Ｈ」が分圧用の抵抗器Ｒ６，
Ｒ６′を介してトランジスタＴＲ４のベース端に供給さ
れたとすると、図２に示すようにトランジスタＴＲ３が
ＯＮ、トランジスタＴＲ４がＯＦＦとなる。
【００２１】この際、各トランジスタＴＲ３，ＴＲ４の
ベース端に供給される電圧Ｖｂ１，Ｖｂ２は、それぞれ
抵抗器Ｒ５，Ｒ５′、抵抗器Ｒ６，Ｒ６′によって分圧
されてレベルが低下し、図３に符号１２，１３で示すよ
うになる。
ベース端に供給される電圧Ｖｂ１，Ｖｂ２は、それぞれ
抵抗器Ｒ５，Ｒ５′、抵抗器Ｒ６，Ｒ６′によって分圧
されてレベルが低下し、図３に符号１２，１３で示すよ
うになる。
【００２２】トランジスタＴＲ３がＯＮ、トランジスタ
ＴＲ４がＯＦＦとなると、トランジスタＴＲ３のエミッ
タ電流が抵抗器Ｒ９を介して流れるために出力端子Ｔ３
の電位が＋電位となる。この＋電位は、図３に符号１２
で示すトランジスタＴＲ３のベース電圧Ｖｂ１のピーク
値＋ｐｅａｋから、符号１４で示すトランジスタＴＲ３
のベース−エミッタ電圧Ｖｂｅの飽和レベルｓａｔを減
算したものとなる。
ＴＲ４がＯＦＦとなると、トランジスタＴＲ３のエミッ
タ電流が抵抗器Ｒ９を介して流れるために出力端子Ｔ３
の電位が＋電位となる。この＋電位は、図３に符号１２
で示すトランジスタＴＲ３のベース電圧Ｖｂ１のピーク
値＋ｐｅａｋから、符号１４で示すトランジスタＴＲ３
のベース−エミッタ電圧Ｖｂｅの飽和レベルｓａｔを減
算したものとなる。
【００２３】即ち、図２にで示すバイポーラ信号Ｂ２
が＋〔Ｖｂ１(+peak) −Ｖｂｅ(sat ) 〕のレベルとな
る。図２に示す時刻ｔ２において、第１ユニポーラ信号
Ｕ１による供給レベルが「Ｌ」となると、トランジスタ
ＴＲ３がＯＦＦとなる。つまり各トランジスタＴＲ３，
ＴＲ４がＯＦＦとなるので、抵抗器Ｒ８，Ｒ９の抵抗値
が等しく、正電源＋Ｖ及び負電源−Ｖの電位の絶対値が
等しいことから出力端子Ｔ３の電位は０Ｖとなる。即
ち、図２に示すバイポーラ信号Ｂ２のレベルが０Ｖとな
る。
が＋〔Ｖｂ１(+peak) −Ｖｂｅ(sat ) 〕のレベルとな
る。図２に示す時刻ｔ２において、第１ユニポーラ信号
Ｕ１による供給レベルが「Ｌ」となると、トランジスタ
ＴＲ３がＯＦＦとなる。つまり各トランジスタＴＲ３，
ＴＲ４がＯＦＦとなるので、抵抗器Ｒ８，Ｒ９の抵抗値
が等しく、正電源＋Ｖ及び負電源−Ｖの電位の絶対値が
等しいことから出力端子Ｔ３の電位は０Ｖとなる。即
ち、図２に示すバイポーラ信号Ｂ２のレベルが０Ｖとな
る。
【００２４】時刻ｔ３において、第２ユニポーラ信号Ｕ
２が「Ｌ」となるとトランジスタＴＲ４がＯＮとな
る。この時、トランジスタＴＲ３はＯＦＦなので、正電
源＋ＶからトランジスタＴＲ４のエミッタ−コレクタを
通って電流が流れることにより、出力端子Ｔ３の電位が
−電位となる。
２が「Ｌ」となるとトランジスタＴＲ４がＯＮとな
る。この時、トランジスタＴＲ３はＯＦＦなので、正電
源＋ＶからトランジスタＴＲ４のエミッタ−コレクタを
通って電流が流れることにより、出力端子Ｔ３の電位が
−電位となる。
【００２５】この−電位は、図３に符号１３で示すトラ
ンジスタＴＲ４のベース電圧Ｖｂ２のピーク値−ｐｅａ
ｋに、符号１５で示すトランジスタＴＲ４のベース−エ
ミッタ電圧Ｖｂｅの飽和レベルｓａｔを加算したものと
なる。
ンジスタＴＲ４のベース電圧Ｖｂ２のピーク値−ｐｅａ
ｋに、符号１５で示すトランジスタＴＲ４のベース−エ
ミッタ電圧Ｖｂｅの飽和レベルｓａｔを加算したものと
なる。
【００２６】即ち、図２にで示すバイポーラ信号Ｂ２
が−〔Ｖｂ１(-peak) ＋Ｖｂｅ(sat ) 〕のレベルとな
る。時刻ｔ４において、第２ユニポーラ信号Ｕ２のレベ
ルが「Ｈ」となると、トランジスタＴＲ４がＯＦＦとな
る。つまり各トランジスタＴＲ３，ＴＲ４がＯＦＦとな
るので、出力端子Ｔ３の電位が０Ｖとなり、バイポーラ
信号Ｂ２のレベルが０Ｖとなる。
が−〔Ｖｂ１(-peak) ＋Ｖｂｅ(sat ) 〕のレベルとな
る。時刻ｔ４において、第２ユニポーラ信号Ｕ２のレベ
ルが「Ｈ」となると、トランジスタＴＲ４がＯＦＦとな
る。つまり各トランジスタＴＲ３，ＴＲ４がＯＦＦとな
るので、出力端子Ｔ３の電位が０Ｖとなり、バイポーラ
信号Ｂ２のレベルが０Ｖとなる。
【００２７】以降、同様の動作が繰り返されることによ
って、図２示すようなバイポーラ信号Ｂ２が出力端子Ｔ
３から出力される。従って、本発明のユニポーラ／バイ
ポーラ変換回路によれば、従来のようにトランスを用い
なくとも、ユニポーラ信号をバイポーラ信号に変換する
ことができるので、回路全体を１チップ化する等の小型
化を図ることができ、しかもトランスを使用しない分、
低価格で製造することができる。
って、図２示すようなバイポーラ信号Ｂ２が出力端子Ｔ
３から出力される。従って、本発明のユニポーラ／バイ
ポーラ変換回路によれば、従来のようにトランスを用い
なくとも、ユニポーラ信号をバイポーラ信号に変換する
ことができるので、回路全体を１チップ化する等の小型
化を図ることができ、しかもトランスを使用しない分、
低価格で製造することができる。
【００２８】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図４は本発明の第１実施例によるユニポー
ラ／バイポーラ変換回路の構成を示す回路図であり、前
述の「課題を解決するための手段」及び「作用」で説明
した原理を応用したものである。
て説明する。図４は本発明の第１実施例によるユニポー
ラ／バイポーラ変換回路の構成を示す回路図であり、前
述の「課題を解決するための手段」及び「作用」で説明
した原理を応用したものである。
【００２９】図４に示す第１実施例回路は、図１に示し
た本発明の原理回路に、バッファ兼温度補償用の第３及
び第４トランジスタＴＲ５及びＴＲ６と、出力バイポー
ラ信号Ｂ２のパルス振幅及び０レベルを補償する電圧制
御手段２０とを具備して構成したものである。
た本発明の原理回路に、バッファ兼温度補償用の第３及
び第４トランジスタＴＲ５及びＴＲ６と、出力バイポー
ラ信号Ｂ２のパルス振幅及び０レベルを補償する電圧制
御手段２０とを具備して構成したものである。
【００３０】図４に示す回路構成を説明する。Ｔ１は第
１入力端子、Ｔ２は第２入力端子であり、「作用」（図
２参照）のところで説明した「Ｈ」，「Ｌ」レベルの第
１ユニポーラ信号Ｕ１及び第２ユニポーラ信号Ｕ２が供
給されるものとする。但し、図４に示すように、第１及
び第２ユニポーラ信号Ｕ１，Ｕ２は、「Ｌ」レベルが０
Ｖ、「Ｈ」レベルが＋３，５Ｖであるとする。
１入力端子、Ｔ２は第２入力端子であり、「作用」（図
２参照）のところで説明した「Ｈ」，「Ｌ」レベルの第
１ユニポーラ信号Ｕ１及び第２ユニポーラ信号Ｕ２が供
給されるものとする。但し、図４に示すように、第１及
び第２ユニポーラ信号Ｕ１，Ｕ２は、「Ｌ」レベルが０
Ｖ、「Ｈ」レベルが＋３，５Ｖであるとする。
【００３１】第１入力端子Ｔ１は分圧用の抵抗器Ｒ１
０，Ｒ１１を介して、バッファ兼温度補償用のＰＮＰ接
合の第３トランジスタＴＲ５のベース端に接続されてお
り、第２入力端子Ｔ２は分圧用の抵抗器Ｒ１２，Ｒ１３
を介して、バッファ兼温度補償用のＮＰＮ接合の第４ト
ランジスタＴＲ６のベース端に接続されている。
０，Ｒ１１を介して、バッファ兼温度補償用のＰＮＰ接
合の第３トランジスタＴＲ５のベース端に接続されてお
り、第２入力端子Ｔ２は分圧用の抵抗器Ｒ１２，Ｒ１３
を介して、バッファ兼温度補償用のＮＰＮ接合の第４ト
ランジスタＴＲ６のベース端に接続されている。
【００３２】第３トランジスタＴＲ５のエミッタ端は、
ＮＰＮ接合の第１トランジスタＴＲ３のベース端に接続
されると共に、バイアス供給抵抗器Ｒ１４を介して＋
５．２Ｖの正電源（以下＋５．２Ｖ電源という）に接続
されており、コレクタ端は、−５．２Ｖの負電源（以下
−５．２Ｖ電源という）に接続されている。
ＮＰＮ接合の第１トランジスタＴＲ３のベース端に接続
されると共に、バイアス供給抵抗器Ｒ１４を介して＋
５．２Ｖの正電源（以下＋５．２Ｖ電源という）に接続
されており、コレクタ端は、−５．２Ｖの負電源（以下
−５．２Ｖ電源という）に接続されている。
【００３３】第４トランジスタＴＲ６のエミッタ端は、
ＰＮＰ接合の第２トランジスタＴＲ４のベース端に接続
されると共に、バイアス供給抵抗器Ｒ１５を介して−
５．２Ｖ電源に接続されており、コレクタ端は、＋５．
２Ｖ電源に接続されている。
ＰＮＰ接合の第２トランジスタＴＲ４のベース端に接続
されると共に、バイアス供給抵抗器Ｒ１５を介して−
５．２Ｖ電源に接続されており、コレクタ端は、＋５．
２Ｖ電源に接続されている。
【００３４】第１トランジスタＴＲ３のコレクタ端は、
＋５．２Ｖ電源に接続されており、第２トランジスタＴ
Ｒ４のコレクタ端は、−５．２Ｖ電源に接続されてい
る。また、第１及び第２トランジスタＴＲ３，ＴＲ４の
エミッタ端は、各々出力端子Ｔ４に接続されている。
＋５．２Ｖ電源に接続されており、第２トランジスタＴ
Ｒ４のコレクタ端は、−５．２Ｖ電源に接続されてい
る。また、第１及び第２トランジスタＴＲ３，ＴＲ４の
エミッタ端は、各々出力端子Ｔ４に接続されている。
【００３５】出力端子Ｔ４は同軸ケーブルの構造に対応
する構造となっており、外周が接地されたアース導体、
内周が第１及び第２トランジスタＴＲ３，ＴＲ４のエミ
ッタ端に接続された信号導体となっている。
する構造となっており、外周が接地されたアース導体、
内周が第１及び第２トランジスタＴＲ３，ＴＲ４のエミ
ッタ端に接続された信号導体となっている。
【００３６】符号２０は電圧制御手段であり、＋５．２
Ｖ電源及び−５．２Ｖ電源と、出力端子Ｔ４間に接続さ
れている。電圧制御手段２０において、＋５．２Ｖ電源
とボルテージレギュレータＩＣ１間、−５．２Ｖ電源と
ボルテージレギュレータＩＣ２間に接続される抵抗器Ｒ
１６，Ｒ１７は＋５．２Ｖ電源及び−５．２Ｖ電源の電
圧シフト用のもの、抵抗器Ｒ１８，Ｒ１９，Ｒ２０，Ｒ
２１は各ボルテージレギュレータＩＣ１，ＩＣ２のバイ
アス供給用のもの、コンデンサＣ１，Ｃ２は周波数特性
補償用のものである。
Ｖ電源及び−５．２Ｖ電源と、出力端子Ｔ４間に接続さ
れている。電圧制御手段２０において、＋５．２Ｖ電源
とボルテージレギュレータＩＣ１間、−５．２Ｖ電源と
ボルテージレギュレータＩＣ２間に接続される抵抗器Ｒ
１６，Ｒ１７は＋５．２Ｖ電源及び−５．２Ｖ電源の電
圧シフト用のもの、抵抗器Ｒ１８，Ｒ１９，Ｒ２０，Ｒ
２１は各ボルテージレギュレータＩＣ１，ＩＣ２のバイ
アス供給用のもの、コンデンサＣ１，Ｃ２は周波数特性
補償用のものである。
【００３７】このような電圧制御手段２０は、±５〜１
０％の変動がある＋５．２Ｖ電源及び−５．２Ｖ電源の
電圧をほぼ一定に制御して正制御電圧Ｖｃ１，負制御電
圧Ｖｃ２を出力するものであり、ここでは、正制御電圧
Ｖｃ１の基準電圧が＋３．５Ｖ、負制御電圧Ｖｃ２の基
準電圧が−３．５Ｖであるとする。
０％の変動がある＋５．２Ｖ電源及び−５．２Ｖ電源の
電圧をほぼ一定に制御して正制御電圧Ｖｃ１，負制御電
圧Ｖｃ２を出力するものであり、ここでは、正制御電圧
Ｖｃ１の基準電圧が＋３．５Ｖ、負制御電圧Ｖｃ２の基
準電圧が−３．５Ｖであるとする。
【００３８】電圧制御手段２０の正制御電圧Ｖｃ１の出
力端は、第１及び第２入力端子Ｔ１，Ｔ２間に直列接続
されたバイアス供給抵抗器Ｒ２２とＲ２３との中間に接
続され、また、直列接続されたバイアス供給抵抗器Ｒ２
４，Ｒ２５の抵抗器Ｒ２４の一端に接続されている。但
し、抵抗器Ｒ２４とＲ２５との接続点は出力端子Ｔ４に
接続されている。
力端は、第１及び第２入力端子Ｔ１，Ｔ２間に直列接続
されたバイアス供給抵抗器Ｒ２２とＲ２３との中間に接
続され、また、直列接続されたバイアス供給抵抗器Ｒ２
４，Ｒ２５の抵抗器Ｒ２４の一端に接続されている。但
し、抵抗器Ｒ２４とＲ２５との接続点は出力端子Ｔ４に
接続されている。
【００３９】電圧制御手段２０の負制御電圧Ｖｃ２の出
力端は、抵抗器Ｒ２５の一端に接続されると共に、分圧
用抵抗器Ｒ１１とＲ１３との一端に接続されている。ま
た、電圧制御手段２０のアース端と、出力端子Ｔ４のア
ース導体は同一アースレベルに接地されている。
力端は、抵抗器Ｒ２５の一端に接続されると共に、分圧
用抵抗器Ｒ１１とＲ１３との一端に接続されている。ま
た、電圧制御手段２０のアース端と、出力端子Ｔ４のア
ース導体は同一アースレベルに接地されている。
【００４０】このような構成において、第１入力端子Ｔ
１に入力された第１ユニポーラ信号Ｕ１は、第３トラン
ジスタＴＲ５のベース端に供給されるが、その供給過程
で、まずバイアス供給抵抗器Ｒ２２を介して印加される
電圧制御手段２０からの正制御電圧Ｖｃ１によって、そ
の「Ｈ」レベルのピーク値が符号２１で示すように、＋
３．５Ｖ一定となるように制御される。そして、分圧用
抵抗器Ｒ１０，Ｒ１１によって、符号２２で示すように
「Ｈ」レベルが＋１Ｖ、「Ｌ」レベルが−１．７Ｖの信
号にシフトされる。
１に入力された第１ユニポーラ信号Ｕ１は、第３トラン
ジスタＴＲ５のベース端に供給されるが、その供給過程
で、まずバイアス供給抵抗器Ｒ２２を介して印加される
電圧制御手段２０からの正制御電圧Ｖｃ１によって、そ
の「Ｈ」レベルのピーク値が符号２１で示すように、＋
３．５Ｖ一定となるように制御される。そして、分圧用
抵抗器Ｒ１０，Ｒ１１によって、符号２２で示すように
「Ｈ」レベルが＋１Ｖ、「Ｌ」レベルが−１．７Ｖの信
号にシフトされる。
【００４１】第２入力端子Ｔ２に入力された第２ユニポ
ーラ信号Ｕ２も、第４トランジスタＴＲ５のベース端に
供給され過程で、まずバイアス供給抵抗器Ｒ２３を介し
て印加される正制御電圧Ｖｃ１によって、その「Ｈ」レ
ベルのピーク値が符号２３で示すように、＋３．５Ｖ一
定となるように制御される。そして、分圧用抵抗器Ｒ１
２，Ｒ１３によって、符号２４で示すように「Ｈ」レベ
ルが＋１．７Ｖ、「Ｌ」レベルが−１Ｖの信号にシフト
される。
ーラ信号Ｕ２も、第４トランジスタＴＲ５のベース端に
供給され過程で、まずバイアス供給抵抗器Ｒ２３を介し
て印加される正制御電圧Ｖｃ１によって、その「Ｈ」レ
ベルのピーク値が符号２３で示すように、＋３．５Ｖ一
定となるように制御される。そして、分圧用抵抗器Ｒ１
２，Ｒ１３によって、符号２４で示すように「Ｈ」レベ
ルが＋１．７Ｖ、「Ｌ」レベルが−１Ｖの信号にシフト
される。
【００４２】このような符号２２及び２４で示す
「Ｈ」，「Ｌ」の信号は、図２に示すＵ１，Ｕ２の信号
と同様に、第３及び第４トランジスタＴＲ５，ＴＲ６の
ベース端に供給されるようになっている。
「Ｈ」，「Ｌ」の信号は、図２に示すＵ１，Ｕ２の信号
と同様に、第３及び第４トランジスタＴＲ５，ＴＲ６の
ベース端に供給されるようになっている。
【００４３】第３トランジスタＴＲ５のベース端に符号
２２で示す信号の「Ｈ」レベル（＋１Ｖ）が供給されて
いる間は、トランジスタＴＲ５により制御され、第１ト
ランジスタＴＲ３は順バイアス状態になりＯＮとなる。
第１トランジスタＴＲ３のベース端に印加される信号電
圧は、符号２５で示すように＋１．７Ｖである。
２２で示す信号の「Ｈ」レベル（＋１Ｖ）が供給されて
いる間は、トランジスタＴＲ５により制御され、第１ト
ランジスタＴＲ３は順バイアス状態になりＯＮとなる。
第１トランジスタＴＲ３のベース端に印加される信号電
圧は、符号２５で示すように＋１．７Ｖである。
【００４４】この時、第４トランジスタＴＲ６のベース
端には、符号２４で示す信号の「Ｈ」レベルが供給され
ており、その間はトランジスタＴＲ６によって第２トラ
ンジスタＴＲ４は逆バイアス状態になりＯＦＦとなる。
端には、符号２４で示す信号の「Ｈ」レベルが供給され
ており、その間はトランジスタＴＲ６によって第２トラ
ンジスタＴＲ４は逆バイアス状態になりＯＦＦとなる。
【００４５】この状態の場合、ＯＮ状態の第１トランジ
スタＴＲ３に流れるコレクタ−エミッタ電流が出力端子
Ｔ４に流れることになり、これによって、出力端子Ｔ４
の電位が符号２６で示すように＋１Ｖとなる。この＋１
Ｖの電位は、電圧制御手段２０の正制御電圧Ｖｃ１によ
って、ほぼ正確に＋１Ｖに制御される。
スタＴＲ３に流れるコレクタ−エミッタ電流が出力端子
Ｔ４に流れることになり、これによって、出力端子Ｔ４
の電位が符号２６で示すように＋１Ｖとなる。この＋１
Ｖの電位は、電圧制御手段２０の正制御電圧Ｖｃ１によ
って、ほぼ正確に＋１Ｖに制御される。
【００４６】次に、符号２２で示す信号のレベルが
「Ｌ」レベル（−１．７Ｖ）となった場合は、第３トラ
ンジスタＴＲ５により制御され、第３トランジスタＴＲ
５のエミッタ−コレクタ間に電流が流れるので、第１ト
ランジスタＴＲ３のベース端の印加電圧が符号２５で示
す−１Ｖとなり、トランジスタＴＲ３がＯＦＦとなる。
この場合、先に記述したように第２トランジスタＴＲ４
もＯＦＦなので、出力端子Ｔ４の電位は符号２７で示す
ように０Ｖとなる。この０Ｖは、バイアス供給抵抗器Ｒ
２４，Ｒ２５を介して付与される電圧制御手段２０の正
制御電圧Ｖｃ１及び負制御電圧Ｖｃ２によって、正確に
０Ｖに制御される。
「Ｌ」レベル（−１．７Ｖ）となった場合は、第３トラ
ンジスタＴＲ５により制御され、第３トランジスタＴＲ
５のエミッタ−コレクタ間に電流が流れるので、第１ト
ランジスタＴＲ３のベース端の印加電圧が符号２５で示
す−１Ｖとなり、トランジスタＴＲ３がＯＦＦとなる。
この場合、先に記述したように第２トランジスタＴＲ４
もＯＦＦなので、出力端子Ｔ４の電位は符号２７で示す
ように０Ｖとなる。この０Ｖは、バイアス供給抵抗器Ｒ
２４，Ｒ２５を介して付与される電圧制御手段２０の正
制御電圧Ｖｃ１及び負制御電圧Ｖｃ２によって、正確に
０Ｖに制御される。
【００４７】次に、符号２４でで示す信号のレベルが
「Ｌ」レベル（−１Ｖ）となった場合は、第４トランジ
スタＴＲ５により制御され、第２トランジスタＴＲ４の
ベース端の印加電圧が符号２８で示すように−１．７Ｖ
となるので、トランジスタＴＲ４がＯＮとなる。この場
合、先に記述したように第１トランジスタＴＲ３はＯＦ
Ｆなので、出力端子Ｔ４に正電流が流れなくなり、負電
流のみが流れることになり出力端子Ｔ４の電位が符号２
７で示すように−１Ｖとなる。この−１Ｖは、電圧制御
手段２０の負制御電圧Ｖｃ２によって、ほぼ正確に−１
Ｖに制御される。
「Ｌ」レベル（−１Ｖ）となった場合は、第４トランジ
スタＴＲ５により制御され、第２トランジスタＴＲ４の
ベース端の印加電圧が符号２８で示すように−１．７Ｖ
となるので、トランジスタＴＲ４がＯＮとなる。この場
合、先に記述したように第１トランジスタＴＲ３はＯＦ
Ｆなので、出力端子Ｔ４に正電流が流れなくなり、負電
流のみが流れることになり出力端子Ｔ４の電位が符号２
７で示すように−１Ｖとなる。この−１Ｖは、電圧制御
手段２０の負制御電圧Ｖｃ２によって、ほぼ正確に−１
Ｖに制御される。
【００４８】以降、第１及び第２入力端子Ｔ１，Ｔ２
に、第１及び第２ユニポーラ信号Ｕ１，Ｕ２が、図２で
示すように供給されることによって、出力端子Ｔ４から
符号２６，２７，２９で示すバイポーラ信号Ｂ３が出力
されることになる。
に、第１及び第２ユニポーラ信号Ｕ１，Ｕ２が、図２で
示すように供給されることによって、出力端子Ｔ４から
符号２６，２７，２９で示すバイポーラ信号Ｂ３が出力
されることになる。
【００４９】以上説明した第１実施例回路によれば、従
来のようにトランスを用いることなくユニポーラ信号を
バイポーラ信号に変換することができるので、１チップ
化等の小型を図ることができ、高価なトランスを使用し
ない分、安価に製造することができる。
来のようにトランスを用いることなくユニポーラ信号を
バイポーラ信号に変換することができるので、１チップ
化等の小型を図ることができ、高価なトランスを使用し
ない分、安価に製造することができる。
【００５０】また、電圧制御手段２０の制御によって、
バイポーラ信号Ｂ３の「Ｈ」，「Ｌ」レベルをほぼ正確
に１Ｖ，−１Ｖに保持することができ、かつ基準レベル
となる０Ｖレベルも保持することができるので、適正な
レベルのバイポーラ信号Ｂ３を得ることができる。
バイポーラ信号Ｂ３の「Ｈ」，「Ｌ」レベルをほぼ正確
に１Ｖ，−１Ｖに保持することができ、かつ基準レベル
となる０Ｖレベルも保持することができるので、適正な
レベルのバイポーラ信号Ｂ３を得ることができる。
【００５１】更には、接合形態の異なる第１トランジス
タＴＲ３と第３トランジスタＴＲ５とをコンプリメンタ
リ接続し、かつ第２トランジスタＴＲ４と第４トランジ
スタＴＲ６とをコンプリメンタリ接続したので、周囲温
度によるトランジスタのベース−エミッタ間の飽和電圧
の誤差を、互いに打ち消すことができる。これによっ
て、より適正なレベルのバイポーラ信号Ｂ３を得ること
ができる。
タＴＲ３と第３トランジスタＴＲ５とをコンプリメンタ
リ接続し、かつ第２トランジスタＴＲ４と第４トランジ
スタＴＲ６とをコンプリメンタリ接続したので、周囲温
度によるトランジスタのベース−エミッタ間の飽和電圧
の誤差を、互いに打ち消すことができる。これによっ
て、より適正なレベルのバイポーラ信号Ｂ３を得ること
ができる。
【００５２】次に、第２実施例回路を図５を参照して説
明する。但し、この図において図４に示す第１実施例回
路の各部と同一部分には同一符号を付し、その説明を省
略する。
明する。但し、この図において図４に示す第１実施例回
路の各部と同一部分には同一符号を付し、その説明を省
略する。
【００５３】図５に示す第２実施例回路が第１実施例回
路と異なる点は、出力端子を平衡型のものにしたことで
ある。即ち、第１及び第２トランジスタＴＲ３，ＴＲ４
の各エミッタ端の接続点及びバイアス供給抵抗器Ｒ２
４，Ｒ２５の接続点と、信号出力端子Ｔ５との間に、直
流成分カット用コンデンサＣ３を接続し、電圧制御手段
２０のアース端とアース側出力端子Ｔ６との間に直流成
分カット用コンデンサＣ４を接続して構成したことであ
る。
路と異なる点は、出力端子を平衡型のものにしたことで
ある。即ち、第１及び第２トランジスタＴＲ３，ＴＲ４
の各エミッタ端の接続点及びバイアス供給抵抗器Ｒ２
４，Ｒ２５の接続点と、信号出力端子Ｔ５との間に、直
流成分カット用コンデンサＣ３を接続し、電圧制御手段
２０のアース端とアース側出力端子Ｔ６との間に直流成
分カット用コンデンサＣ４を接続して構成したことであ
る。
【００５４】このように直流成分カット用コンデンサＣ
３，Ｃ４を介して出力端子を平衡型とした場合、フロー
ティングでの信号伝送が可能となる。
３，Ｃ４を介して出力端子を平衡型とした場合、フロー
ティングでの信号伝送が可能となる。
【００５５】
【発明の効果】以上説明したように、本発明のユニポー
ラ／バイポーラ変換回路によれば、従来のようにトラン
スを使用することがないので、回路全体を１チップ化す
る等の小型化を図ることがでる効果がある。
ラ／バイポーラ変換回路によれば、従来のようにトラン
スを使用することがないので、回路全体を１チップ化す
る等の小型化を図ることがでる効果がある。
【００５６】また、高価なトランスを使用しないので、
安価に製造することができる効果がある。更には、温度
補償用のトランジスタを設けた場合、温度変化があって
も適正なレベルの出力バイポーラ信号を得ることがで
き、電圧制御手段を設けた場合、出力バイポーラ信号の
「Ｈ」，「Ｌ」レベル、及び基準レベル（例えば０Ｖ）
を正確に合わせることができる効果がある。また、出力
端子を平衡型とすることによりフローティング伝送も可
能であり利用分野が広がる。
安価に製造することができる効果がある。更には、温度
補償用のトランジスタを設けた場合、温度変化があって
も適正なレベルの出力バイポーラ信号を得ることがで
き、電圧制御手段を設けた場合、出力バイポーラ信号の
「Ｈ」，「Ｌ」レベル、及び基準レベル（例えば０Ｖ）
を正確に合わせることができる効果がある。また、出力
端子を平衡型とすることによりフローティング伝送も可
能であり利用分野が広がる。
【図１】本発明の原理図である。
【図２】図１の第１及び第２入力端子に入力される第１
及び第２ユニポーラ信号Ｕ１，Ｕ２と、出力端子Ｔ３か
ら出力されるバイポーラ信号Ｂ２との信号波形を示す図
である。
及び第２ユニポーラ信号Ｕ１，Ｕ２と、出力端子Ｔ３か
ら出力されるバイポーラ信号Ｂ２との信号波形を示す図
である。
【図３】図１の各部の信号電圧を示す図である。
【図４】本発明の第１実施例によるユニポーラ／バイポ
ーラ変換回路の構成を示す回路図である。
ーラ変換回路の構成を示す回路図である。
【図５】本発明の第２実施例によるユニポーラ／バイポ
ーラ変換回路の構成を示す回路図である。
ーラ変換回路の構成を示す回路図である。
【図６】従来例のユニポーラ／バイポーラ変換回路の構
成を示す回路図である。
成を示す回路図である。
【図７】図６の第１及び第２入力端子に入力される第１
及び第２ユニポーラ信号Ｕ１，Ｕ２と、出力端子Ｔ３か
ら出力されるバイポーラ信号Ｂ１との信号波形を示す図
である。
及び第２ユニポーラ信号Ｕ１，Ｕ２と、出力端子Ｔ３か
ら出力されるバイポーラ信号Ｂ１との信号波形を示す図
である。
３ 第１トランジスタ ４ 第２トランジスタ Ｒ５，Ｒ５′，Ｒ６，Ｒ６′ 分圧用抵抗器 Ｒ８，Ｒ９ 抵抗器 Ｔ１ 第１入力端子 Ｔ２ 第２入力端子 Ｔ３ 出力端子 Ｕ１ 第１ユニポーラ信号 Ｕ２ 第２ユニポーラ信号 Ｂ１ バイポーラ信号 ＋Ｖ 正電源 −Ｖ 負電源
Claims (4)
- 【請求項１】 入力された２値のユニポーラ信号を３値
のバイポーラ信号に変換して出力するユニポーラ／バイ
ポーラ変換回路において、 第１ユニポーラ信号(U1)がベース端子に供給される第１
のトランジスタ(TR3)と、 第２ユニポーラ信号(U2)がベース端子に供給される第２
のトランジスタ(TR4)と、 等しい抵抗値を有する第１・第２の抵抗(R2,R3) を直列
接続した抵抗回路と、 電位の絶対値が同電位となる正電源(+V)と負電源(-V)を
設け、 該抵抗回路の一方の端子は正電源(+V)を、他方の端子に
は負電源(-V)を接続し、 該第１のトランジスタ(TR3) と該第２のトランジスタ(T
R4) のエミッタ同士又はコレクタ同士を該抵抗回路の第
１・第２抵抗(R3,R4) の接続点と接続し、他の端子は、
それぞれ該抵抗回路の第１抵抗(R3)側の端子と第２抵抗
(R4)側の端子にそれぞれ接続したことを特徴とするユニ
ポーラ／バイポーラ変換回路。 - 【請求項２】 前記第１トランジスタ(TR3) と前記第１
入力端子(T1)間に第３トランジスタをコンプリメンタリ
接続し、前記第２トランジスタ(TR4) と前記第２入力端
子(T2)間に第４トランジスタをコンプリメンタリ接続し
て、温度補償を行うようにしたことを特徴とする請求項
１記載のユニポーラ／バイポーラ変換回路。 - 【請求項３】 電圧制御手段を、前記正電源(+V)及び前
記負電源(-V)と前記出力端子(T3)間に接続することによ
って、出力端子(T3)から出力されるバイポーラ信号の振
幅を一定に制御すると共に、基準レベルを一定に制御す
るようにしたことを特徴とする請求項１又は２記載のユ
ニポーラ／バイポーラ変換回路。 - 【請求項４】 前記出力端子(T3)の前段に直流成分カッ
ト用コンデンサを接続して、該出力端子(T3)を平衡伝送
型に構成したことを特徴とする請求項１，２又は３記載
のユニポーラ／バイポーラ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29151291A JPH05129961A (ja) | 1991-11-07 | 1991-11-07 | ユニポーラ／バイポーラ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29151291A JPH05129961A (ja) | 1991-11-07 | 1991-11-07 | ユニポーラ／バイポーラ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129961A true JPH05129961A (ja) | 1993-05-25 |
Family
ID=17769852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29151291A Withdrawn JPH05129961A (ja) | 1991-11-07 | 1991-11-07 | ユニポーラ／バイポーラ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129961A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111147067A (zh) * | 2018-11-06 | 2020-05-12 | 崛智科技有限公司 | 集成电路系统 |
| CN114040541A (zh) * | 2021-10-20 | 2022-02-11 | 天津平高智能电气有限公司 | Pwm信号的极性转换电路及双极性pwm信号生成系统 |
-
1991
- 1991-11-07 JP JP29151291A patent/JPH05129961A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111147067A (zh) * | 2018-11-06 | 2020-05-12 | 崛智科技有限公司 | 集成电路系统 |
| CN111147067B (zh) * | 2018-11-06 | 2023-06-30 | 崛智科技有限公司 | 集成电路系统 |
| CN114040541A (zh) * | 2021-10-20 | 2022-02-11 | 天津平高智能电气有限公司 | Pwm信号的极性转换电路及双极性pwm信号生成系统 |
| CN114040541B (zh) * | 2021-10-20 | 2024-01-23 | 天津平高易电科技有限公司 | Pwm信号的极性转换电路及双极性pwm信号生成系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58205335A (ja) | 論理レベル変換回路 | |
| JPS635923B2 (ja) | ||
| US6489814B2 (en) | Track and hold amplifier | |
| JPH05129961A (ja) | ユニポーラ／バイポーラ変換回路 | |
| JPH0339426B2 (ja) | ||
| JPS6129213A (ja) | 半導体回路 | |
| JP3057337B2 (ja) | 基準電圧発生回路 | |
| US5315169A (en) | Power-efficient sample and hold circuit using bipolar transistors of single conductivity type | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH03270319A (ja) | レベル変換回路 | |
| US5708393A (en) | High voltage operational amplifier output stage | |
| JP2798490B2 (ja) | 発振回路 | |
| JP2646721B2 (ja) | レベル変換回路 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| JP2591411Y2 (ja) | 映像信号のクリップ回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2602802Y2 (ja) | 電流スイッチ回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH08186738A (ja) | レベル変換回路 | |
| JPS58177032A (ja) | レベル変換回路 | |
| JP2517667B2 (ja) | 整流回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JP2809157B2 (ja) | 電圧−電流変換回路 | |
| JPH01240001A (ja) | 電圧−電流変換回路 | |
| JPH0564486B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |