CN111147067A - 集成电路系统 - Google Patents
集成电路系统 Download PDFInfo
- Publication number
- CN111147067A CN111147067A CN201910022366.1A CN201910022366A CN111147067A CN 111147067 A CN111147067 A CN 111147067A CN 201910022366 A CN201910022366 A CN 201910022366A CN 111147067 A CN111147067 A CN 111147067A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- electrically connected
- power supply
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开内容关于一种集成电路系统,包含第一电路、第二电路及电压转换电路。第一电路的第一供电正极端电性连接于电源。第二电路串联于第一电路及电源。第二电路的第二供电正极端电性连接于第一电路的第一供电负极端,第二电路的第二供电负极端电性连接于电源。电压转换电路电性连接于第一电路及第二电路之间,用以接收第一电路或第二电路传来的一信号。电压转换电路根据第一供电负极端的第一低电位电压及第二供电负极端的第二低电位电压转换信号的电压值,使得第一电路、第二电路及电源之间能形成串联式的供电结构。
Description
技术领域
本公开内容关于一种集成电路系统。
背景技术
集成电路(integrated circuitry)是一种将电子元件微型化,以在半导体晶圆上形成众多功能电路(core circuit)的技术,又被称为微电路(microcircuit)或微芯片(microchip)。由于集成电路是作为各种电子装置的核心,因此,集成电路的效能对于电子装置有着直接且关键的影响。
发明内容
本公开内容的一实施方式为一种集成电路系统,包含第一电路、第二电路及电压转换电路。第一电路的第一供电正极端电性连接于电源。第二电路串联于第一电路及电源,第二电路的第二供电正极端电性连接于第一电路的第一供电负极端,第二电路的第二供电负极端电性连接于电源。电压转换电路电性连接于第一电路及第二电路之间,电压转换电路用以接收第一电路或第二电路传来的信号,并根据第一供电负极端的第一低电位电压及第二供电负极端的第二低电位电压转换信号的电压值。
在本公开内容的一实施例中,电压转换电路根据第一高电位电压及第二高电位电压调整信号的使能电压电平,且根据第一低电位电压及第二低电位电压调整信号的禁能电压电平。
在本公开内容的一实施例中,电压转换电路电性连接至第一供电正极端,以接收第一高电位电压,且电压转换电路电性连接至第二供电正极端,以接收第二高电位电压。
在本公开内容的一实施例中,第一高电位电压的电压值大于第二高电位电压的电压值,第一低电位电压大于第二低电位电压;电压转换电路用以接收第一电路输出的第一输出信号,并调降第一输出信号的禁能电压电平及使能电压电平,以输出第二输入信号至第二电路。
在本公开内容的一实施例中,电压转换电路包含第一转换电路及第二转换电路。第一转换电路电性连接于第一电路,用以接收第一输出信号,且根据第一高电位电压及第二低电位电压,调整第一输出信号的禁能电压电平。第二转换电路电性连接于第一转换电路,用以接收调整后的第一输出信号,且根据第二高电位电压及第二低电位电压,调整第一输出信号的使能电压电平,以产生第二输入信号。
在本公开内容的一实施例中,电压转换电路还包含缓冲电路。缓冲电路包含第一反相器及第二反相器。第一反相器的输入端用以接收第一输出信号。第二反相器的输入端则电性连接于第一反相器的输出端,第二反相器的输出端则电性连接于第一转换电路。
在本公开内容的一实施例中,第一转换电路还包含:第一开关晶体管及第二开关晶体管。第一开关晶体管的正极端电性连接于第一高电位电压,第一开关晶体管的负极端通过第一开关电路,电性连接于第二低电位电压,第一开关晶体管是根据第二反相器的输出端的电压电平开启或关闭。第二开关晶体管的正极端电性连接于第一高电位电压,第二开关晶体管的负极端通过第二开关电路电性连接于第二低电位电压,第二开关晶体管是根据第一反相器的输出端的电压电平开启或关闭。
在本公开内容的一实施例中,第一开关晶体管及第二开关晶体管皆为P型金属氧化物半导体场效晶体管。
在本公开内容的一实施例中,第一开关电路及第二开关电路分别包含两个串联的N型金属氧化物半导体场效晶体管。
在本公开内容的一实施例中,第一高电位电压大于第二高电位电压,第一低电位电压的电压值大于第二低电位电压的电压值;电压转换电路用以接收第二电路输出的第二输出信号,并提升第二输出信号的禁能电压电平及使能电压电平,以输出第一输入信号至第一电路。
在本公开内容的一实施例中,电压转换电路包含第一转换电路及第二转换电路。第一转换电路电性连接于第一电路,用以接收第二输出信号,且根据第一高电位电压及第二低电位电压,调整第二输出信号的使能电压电平。第二转换电路电性连接于第一转换电路,用以接收调整后的第二输出信号,且根据第一高电位电压及第一低电位电压,调整第二输出信号的禁能电压电平,以产生第一输入信号。
在本公开内容的一实施例中,第一电路及第二电路分别设置于一半导体基板的二深层N型井区中,且电压转换电路位于该些深层N型井区之间。
本公开内容是通过使电压转换电路根据第一低电位电压及第二低电位电压对信号进行转换,因此除了能调整信号的使能电平外,还能调整信号的禁能电平,使集成电路系统内的电路设计更为弹性。
附图说明
图1A为根据本公开内容的部分实施例所示出的集成电路系统的示意图。
图1B为根据本公开内容的部分实施例所示出的电压转换电路的示意图。
图1C为根据本公开内容的部分实施例所示出的电压转换电路的电路图。
图2A为根据本公开内容的部分实施例所示出的集成电路系统的示意图。
图2B为根据本公开内容的部分实施例所示出的电压转换电路的示意图。
图2C为根据本公开内容的部分实施例所示出的电压转换电路的电路图。
附图标记列表
100 集成电路系统
110 第一电路
120 第二电路
130 电压转换电路
131 缓冲电路
132 第一转换电路
133 第二转换电路
Vcc 电源
Vdd1 第一高电位电压
Vdd2 第二高电位电压
Vss 参考电位
Vss1 第一低电位电压
Vss2 第二低电位电压
Si1 第一输入信号
So1 第一输出信号
Si2 第二输入信号
So2 第二输出信号
N1 第一供电正极端
N2 第一供电负极端
N3 第二供电正极端
N4 第二供电负极端
211-214、221-226、231-234 晶体管开关
311-314、321、322、324、325、331-334 晶体管开关
323 第二晶体管开关
326 第一晶体管开关
W1、W2 深层N型井区
具体实施方式
以下将以附图公开本公开的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本公开。也就是说,在本公开内容部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些现有惯用的结构与元件在附图中将以简单示意的方式示出的。
于本文中,当一元件被称为“连接”或“耦接”时,可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外,虽然本文中使用“第一”、“第二”、…等用语描述不同元件,该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明,否则该用语并非特别指称或暗示次序或顺位,亦非用以限定本发明。
集成电路在半导体芯片上整合有多个功能电路,例如:中央处理器CPU(CentralProcessing Unit)、图形处理器GPU(Graphics Processing Unit)或无线通信电路LTE(Long Term Evolution)等。功能电路电性连接于集成电路的供电引脚,以取得驱动电压并运行。在传统的设计中,集成电路以“并联”方式对功能电路供电,亦即,电源(供电引脚)与该些功能电路间是相互并联。然而,目前并未有“串联”方式对功能电路进行供电的集成电路系统。
发明人发现,“并联”方式供电的集成电路系统在设计上有其限制,若能以“串联”供电方式设计集成电路系统,将能使电路设计更具弹性,且亦能减少电源供应器的使用量与功耗。然而,“串联”供电方式在设计上存在有许多障碍,因为根据分压定理,当该些功能电路与电源相串联时,每一个功能电路所分配到的电压将不同。亦即,每个功能电路的供电电压的高电压电平与低电压电平将各不相同。此一多电压电平(multi-Vdd,Vdd为高电压电平的常用代码)将是设计“串联”供电的集成电路系统的问题之一。
举例而言,若电源供应的电压值为1.6伏特,且集成电路系统中包含三个功能电路,则各功能电路所分配到的跨压可能为0.4伏特、0.8伏特及1.2伏特。对于第一功能电路而言,其高电压电平为0.4伏特、低电压电平则为0伏特。但对于第二功能电路而言,其高电压电平将是0.8伏特、低电压电平则为0.4伏特。功能电路之间的信号必须经过转换电路转换,否则功能电路之间将无法正常运行。
请参阅第1A及2A图所示,是本公开内容的部分实施例中的集成电路系统示意图。集成电路系统100包含第一电路110、第二电路120及电压转换电路130。其中第一电路110及第二电路120即前述功能电路,可为中央处理器、图形处理器等,但并不以此为限。
第一电路110的第一供电正极端N1电性连接于半导体基板的供电引脚,以电性连接至电源Vcc。第二电路120串联于第一电路110及电源Vcc。第二电路120的第二供电正极端N3电性连接于第一电路110的第一供电负极端N2。第二电路120的第二供电负极端N4电性连接于半导体基板的供电引脚,以电性连接于参考电位Vss(如:接地电位)。
电压转换电路130电性连接于第一电路110及第二电路120之间,用以接收第一电路110或第二电路120传来的信号。电压转换电路130的供电端能分别电性连接于第一供电负极端N2及第二供电负极端N4,以能根据第一供电负极端N2的第一低电位电压及第二供电负极端N4的第二低电位电压,转换信号的电压值。
在部分实施例中,电压转换电路130为电位转换器(Level shifter),用以转换第一电路110及第二电路120间的信号。现有的电位转换器仅能将信号放大或缩减,例如将0伏特至1.2伏特的信号转换为0伏特至2.4伏特。亦即,现有的电位转换电路无法将信号的电压电平做平移,例如将0伏特至1.2伏特的信号调升为1.2伏特至2.4伏特。本公开内容中,电压转换电路130电性连接至第一电路110的第一供电负极端N2及第二电路120的第二供电负极端N4。在第一电路110与第二电路120与电源Vcc串联的情况下,根据分压定理,第一供电负极端N2及第二供电负极端N4将具有不同的电压电平,据此,电压转换电路130除了能改变信号的使能电平外,还能改变信号的禁能电平,以实现“串联”供电方式的集成电路系统100。
在部分实施例中,电压转换电路130根据第一高电位电压Vdd1及第二高电位电压Vdd2调整信号的使能电压电平,且根据第一低电位电压及第二低电位电压调整信号的禁能电压电平。在部分实施例中,电压转换电路130的正极供电端是分别电性连接至第一供电正极端N1,以接收第一高电位电压Vdd1,且电压转换电路130的正极供电端还能电性连接至第二供电正极端N3,以接收第二高电位电压Vdd2。亦即,电压转换电路130是利用第一供电正极端N1及第二供电正极端N3上的电压值,作为正极供电端的电压,如此,能减少供电线路的布设数量,简化集成电路系统100的复杂度与成本。
请参阅图1A及图2A,在部分实施例中,第一电路110是接收第一输入信号Si1,并输出第一输出信号So1至电压转换电路130。电压转换电路130输出第二输入信号Si2至第二电路120,第二电路120再据以输出第二输出信号So2。前述电压转换电路130是做“降压”处理,如图2A所示。而在其他部分实施例中,如图1A所示,第二电路120接收第二输入信号Si2,并输出第二输出信号So2至电压转换电路130。电压转换电路输出第一输入信号Si1至第一电路110。第一电路110再据以输出第一输出信号S02。前述电压转换电路130是做“升压”处理。
为便于说明本公开内容的实施方式,在此分别说明“降压”与“升压”的运行方式与电路细节如后。请参阅图1A、图1B及图1C,是本公开内容中的“升压”实施例。在部分实施例中,电压转换电路130包含缓冲电路131、第一转换电路132及第二转换电路133。第一高电位电压Vdd1(如:2.4伏特)大于第二高电位电压Vdd2(如:1.2伏特),第一低电位电压Vss1的电压值(如:1.2伏特)大于第二低电位电压Vss2的电压值(如:0伏特)。电压转换电路130用以接收第二电路120输出的第二输出信号So2,并提升第二输出信号So2的禁能电压电平及使能电压电平,以输出第一输入信号Si1至第一电路110。
缓冲电路131用以接收第二输出信号So2,并传递给第一转换电路132。在部分实施例中,缓冲电路131具有两个相互串联的反相器,包含多个晶体管开关211~214。反相器电性连接于第二高电位电压Vdd2及第二低电位电压Vss2。
承上,第一转换电路132通过缓冲电路131电性连接于第二电路120,用以接收第二输出信号So2。第一转换电路132根据第一高电位电压Vdd1及第二低电位电压Vss2,调整第二输出信号So2的使能电压电平。如图1C所示,在部分实施例中,第一转换电路132包含多个晶体管开关221~226。当第二输出信号So2为第二低电位电压Vss2(如:0伏特)时,晶体管开关221、222、223皆被关断,晶体管开关224、225、226则保持导通,使第一转换电路132输出到第二转换电路133的信号维持在第二低电位电压Vss2。而当第二输出信号So2为第二高电位电压Vdd2时(如:1.2伏特),晶体管开关221、222、223皆导通,晶体管开关224、225、226则被关断,使第一转换电路132输出到第二转换电路133的信号被提升至第一高电位电压Vdd1。
第二转换电路133电性连接于第一转换电路132,用以接收调整后的第二输出信号So2。第二转换电路133包含多个晶体管开关231~234,在部分实施例中为两个串联的反相器。第二转换电路133根据第一高电位电压Vdd1及第一低电位电压Vss1,调整第二输出信号So2的禁能电压电平,以产生第一输入信号Si1。举例而言,当第二转换电路133接收到的信号为第二低电位电压Vss2(如:0伏特)时,晶体管开关231、234导通;晶体管开关232、233则被关断,因此输出的第一输入信号Si1将具有第一低电位电压Vss1(如:1.2伏特)。
请参阅图2A、图2B及图2C,是本公开内容中的“降压”实施例。在部分实施例中,电压转换电路130包含缓冲电路131、第一转换电路132及第二转换电路133。在部分实施例中,第一高电位电压Vdd1(如:2.4伏特)大于第二高电位电压Vdd2(如:1.2伏特),第一低电位电压Vss1的电压值(如:1.2伏特)大于第二低电位电压Vss2的电压值(如:0伏特)。电压转换电路130用以接收第一电路110输出的第一输出信号So1,并调降第一输出信号So1的禁能电压电平及使能电压电平,以输出第二输入信号Si2至该第二电路120。
缓冲电路131用以接收第一输出信号So1,并传递给第一转换电路132。在部分实施例中,缓冲电路131包含多个晶体管开关311~314,其中晶体管311、312可形成第一反相器,晶体管313、314则可形成第二反相器。第一反相器的输入端用以接收第一输出信号So1。第二反相器的输入端电性连接于第一反相器的输出端。第二反相器的输出端则电性连接于第一转换电路132。亦即,第一反相器及第二反相器相互串联,且该些反相器电性连接于第一高电位电压Vdd1及第一低电位电压Vss1。
承上,第一转换电路132通过缓冲电路131电性连接于第一电路110,用以接收第一输出信号So1。第一转换电路132根据第一高电位电压Vdd1及第二低电位电压Vss2,调整第二输出信号So2的禁能电压电平。第二转换电路133电性连接于第一转换电路132,用以接收调整后的该第一输出信号So1,且根据第二高电位电压Vdd2及第二低电位电压Vss2,调整第一输出信号So1的使能电压电平,以产生该第二输入信号Si2。在部分实施例中,第二转换电路133包含多个晶体管开关331~334,由于其运行原理与图1C所示的第二转换电路133相同,故在此即不再赘述。
请参阅图2C所示,在部分实施例中,第一转换电路132中包含第一开关晶体管326及第二开关晶体管323。第一开关晶体管326的正极端电性连接于第一高电位电压Vdd1,第一开关晶体管326的负极端通过由晶体管开关321、322所形成的第一开关电路电性连接于该第二低电位电压Vss2。第一开关晶体管326的控制端电性连接于第二反相器的输出端,以能根据第二反相器的该输出端的电压电平Vy开启或关闭。
承上,第二开关晶体管323的正极端电性连接于第一高电位电压Vdd1。第二开关晶体管323的负极端通过由该晶体管开关324、325所形成的第二开关电路,电性连接于第二低电位电压Vss2。第二开关晶体管323的控制端电性连接于第一反相器的输出端,以能根据第一反相器的该输出端的电压电平Vx开启或关闭。
在部分实施例中,第一开关晶体管326及第二开关晶体管323皆为P型金属氧化物半导体场效晶体管。第一转换电路132是用以将第一低电位电压Vss1转换至第二低电位电压Vss2,意即,第一转换电路132及缓冲电路131是连接于同一个高电位(第一高电位电压Vdd1),但分别连接于不同的低电位(第一低电位电压Vss1被转换至第二低电位电压Vss2),因此,利用P型金属氧化物半导体场效晶体管做为开关,将能避免产生电压不稳定的问题。此外,在部分实施例中,第一开关电路及该第二开关电路分别包含两个串联的N型金属氧化物半导体场效晶体管,即图2C中的晶体管开关321、322、324、325。
在前述实施例中,图1A~图1C的电压转换电路130是用以“升压”、图2A~图2C所示的电压转换电路130则是用以“降压”,但在其他部分实施例中,集成电路系统100中可同时具有“升压”与“降压”的电压转换电路。亦即,第一电路110及第二电路120之间可具有两个电压转换电路,以分别针对第一电路110及第二电路120间的信号做相应转换。
此外,图1C及图2C中的电路仅为本公开内容的部分实施例,电压转换电路130并不以此为限。举例而言,进行“降压”处理的电压转换电路130可由两个串联的反相器组成,只要反相器的正极供电端与负极供电端分别接到不同的供电电压(如图2B所示),亦可实现相同的技术效果。由于本领域人士能理解电压转换电路、电位转换器(Level shifter)的原理及相关电路,因此在此不再赘述。
请参阅第1A及2A图所示,在部分实施例中,第一电路110及第二电路120可分别设置于半导体基板的两个深层N型井区W1、W2(Deep-Nwell region)中,且电压转换电路130位于该些深层N型井区W1、W2之间。在其他部分实施例中(如图2B、图2C的实施例),电压转换电路130可部分位于该些深层N型井区W1、W2中,例如:缓冲电路131、第一转换电路132位于深层N型井区W1,第二缓冲电路133则位于深层N型井区W2,但电压转换电路130的正极供电端(即,Vdd1、Vdd2)不可位于同一个深层N型井区W1、W2中,以避免形成短路。通过深层N型井区W1、W2,可避免第一电路110中的晶体管开关与第二电路120中的晶体管开关因本体效应(body effect)而相互影响,但本公开内容并不以此为限,即便未设置深层N型井区W1、W2,集成电路系统100仍可运行。
虽然本公开内容已以实施方式公开如上,然其并非用以限定本发明内容,任何本领域技术人员,在不脱离本发明内容的构思和范围内,当可作各种变动与润饰,因此本发明内容的保护范围当视权利要求所界定者为准。
Claims (12)
1.一种集成电路系统,其特征在于,该集成电路系统包含:
一第一电路,该第一电路的一第一供电正极端电性连接于一电源;
一第二电路,串联于该第一电路及该电源,其中该第二电路的一第二供电正极端电性连接于该第一电路的一第一供电负极端,该第二电路的一第二供电负极端电性连接于该电源;以及
一电压转换电路,电性连接于该第一电路及该第二电路之间,其中该电压转换电路用以接收该第一电路或该第二电路传来的一信号,并根据该第一供电负极端的一第一低电位电压及该第二供电负极端的一第二低电位电压转换该信号的电压值。
2.如权利要求1所述的集成电路系统,其特征在于该电压转换电路根据一第一高电位电压及一第二高电位电压调整该信号的使能电压电平,且根据该第一低电位电压及该第二低电位电压调整该信号的禁能电压电平。
3.如权利要求2所述的集成电路系统,其特征在于该电压转换电路电性连接至该第一供电正极端,以接收该第一高电位电压,且该电压转换电路电性连接至该第二供电正极端,以接收该第二高电位电压。
4.如权利要求2所述的集成电路系统,其特征在于该第一高电位电压的电压值大于该第二高电位电压的电压值,该第一低电位电压大于该第二低电位电压;该电压转换电路用以接收该第一电路输出的一第一输出信号,并调降该第一输出信号的禁能电压电平及使能电压电平,以输出一第二输入信号至该第二电路。
5.如权利要求4所述的集成电路系统,其特征在于该电压转换电路包含:
一第一转换电路,电性连接于该第一电路,用以接收该第一输出信号,且根据该第一高电位电压及该第二低电位电压,调整该第一输出信号的禁能电压电平;以及
一第二转换电路,电性连接于该第一转换电路,用以接收调整后的该第一输出信号,且根据该第二高电位电压及该第二低电位电压,调整该第一输出信号的使能电压电平,以产生该第二输入信号。
6.如权利要求5所述的集成电路系统,其特征在于该电压转换电路还包含:
一缓冲电路,包含一第一反相器及一第二反相器,其中该第一反相器的一输入端用以接收该第一输出信号;该第二反相器的一输入端则电性连接于该第一反相器的一输出端,该第二反相器的一输出端则电性连接于该第一转换电路。
7.如权利要求6所述的集成电路系统,其特征在于该第一转换电路还包含:
一第一开关晶体管,该第一开关晶体管的一正极端电性连接于该第一高电位电压,该第一开关晶体管的一负极端通过一第一开关电路,电性连接于该第二低电位电压,该第一开关晶体管是根据该第二反相器的该输出端的电压电平开启或关闭;以及
一第二开关晶体管,该第二开关晶体管的一正极端电性连接于该第一高电位电压,该第二开关晶体管的一负极端通过一第二开关电路,电性连接于该第二低电位电压,该第二开关晶体管是根据该第一反相器的该输出端的电压电平开启或关闭。
8.如权利要求7所述的集成电路系统,其特征在于该第一开关晶体管及该第二开关晶体管皆为P型金属氧化物半导体场效晶体管。
9.如权利要求7所述的集成电路系统,其特征在于该第一开关电路及该第二开关电路分别包含两个串联的N型金属氧化物半导体场效晶体管。
10.如权利要求2所述的集成电路系统,其特征在于该第一高电位电压大于该第二高电位电压,该第一低电位电压的电压值大于该第二低电位电压的电压值;该电压转换电路用以接收该第二电路输出的一第二输出信号,并提升该第二输出信号的禁能电压电平及使能电压电平,以输出一第一输入信号至该第一电路。
11.如权利要求10所述的集成电路系统,其特征在于该电压转换电路包含:
一第一转换电路,电性连接于该第一电路,用以接收该第二输出信号,且根据该第一高电位电压及该第二低电位电压,调整该第二输出信号的使能电压电平;以及
一第二转换电路,电性连接于该第一转换电路,用以接收调整后的该第二输出信号,且根据该第一高电位电压及该第一低电位电压,调整该第二输出信号的禁能电压电平,以产生该第一输入信号。
12.如权利要求1所述的集成电路系统,其特征在于该第一电路及该第二电路分别设置于一半导体基板的二深层N型井区中,且该电压转换电路位于该些深层N型井区之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107139372A TWI682634B (zh) | 2018-11-06 | 2018-11-06 | 積體電路系統 |
TW107139372 | 2018-11-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111147067A true CN111147067A (zh) | 2020-05-12 |
CN111147067B CN111147067B (zh) | 2023-06-30 |
Family
ID=68536504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910022366.1A Active CN111147067B (zh) | 2018-11-06 | 2019-01-10 | 集成电路系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10483975B1 (zh) |
CN (1) | CN111147067B (zh) |
TW (1) | TWI682634B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI723944B (zh) * | 2020-09-21 | 2021-04-01 | 崛智科技有限公司 | 記憶體裝置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110417A (ja) * | 1991-10-15 | 1993-04-30 | Fujitsu Ltd | レベル変換回路 |
JPH05129961A (ja) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | ユニポーラ/バイポーラ変換回路 |
JPH05196703A (ja) * | 1992-01-22 | 1993-08-06 | Nec Ic Microcomput Syst Ltd | 集積回路 |
JP2006209295A (ja) * | 2005-01-26 | 2006-08-10 | Sanyo Epson Imaging Devices Corp | 電源装置 |
JP2009077208A (ja) * | 2007-09-21 | 2009-04-09 | Sony Corp | 電圧レベルシフト機能を有するインタフェース回路、半導体集積回路、表示装置 |
JPWO2007132667A1 (ja) * | 2006-05-15 | 2009-09-24 | パナソニック株式会社 | 双方向電源装置 |
CN101932155A (zh) * | 2009-06-24 | 2010-12-29 | 台达电子工业股份有限公司 | 发光二极管的供电电路 |
CN102571003A (zh) * | 2010-12-13 | 2012-07-11 | 深圳新飞通光电子技术有限公司 | 一种电吸收调制激光器偏置电路 |
US20150168973A1 (en) * | 2013-12-18 | 2015-06-18 | Hashfast LLC | Stacked chips powered from shared voltage sources |
CN107017771A (zh) * | 2017-05-27 | 2017-08-04 | 电子科技大学 | 一种负电源转正电源转换电路及正电源转负电源转换电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100304813B1 (ko) * | 1992-12-28 | 2001-11-22 | 사와무라 시코 | 부성저항회로와이를사용한슈미트트리거회로 |
US8549339B2 (en) * | 2010-02-26 | 2013-10-01 | Empire Technology Development Llc | Processor core communication in multi-core processor |
US8643425B2 (en) | 2011-09-19 | 2014-02-04 | Freescale Semiconductor, Inc. | Level shifter circuit |
TWI525994B (zh) * | 2014-11-14 | 2016-03-11 | 瑞鼎科技股份有限公司 | 驅動電路之位準偏移器 |
US9960670B2 (en) * | 2016-03-11 | 2018-05-01 | Nxp B.V. | Apparatus for charge recycling |
-
2018
- 2018-11-06 TW TW107139372A patent/TWI682634B/zh active
-
2019
- 2019-01-10 CN CN201910022366.1A patent/CN111147067B/zh active Active
- 2019-04-09 US US16/378,562 patent/US10483975B1/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110417A (ja) * | 1991-10-15 | 1993-04-30 | Fujitsu Ltd | レベル変換回路 |
JPH05129961A (ja) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | ユニポーラ/バイポーラ変換回路 |
JPH05196703A (ja) * | 1992-01-22 | 1993-08-06 | Nec Ic Microcomput Syst Ltd | 集積回路 |
JP2006209295A (ja) * | 2005-01-26 | 2006-08-10 | Sanyo Epson Imaging Devices Corp | 電源装置 |
JPWO2007132667A1 (ja) * | 2006-05-15 | 2009-09-24 | パナソニック株式会社 | 双方向電源装置 |
JP2009077208A (ja) * | 2007-09-21 | 2009-04-09 | Sony Corp | 電圧レベルシフト機能を有するインタフェース回路、半導体集積回路、表示装置 |
CN101932155A (zh) * | 2009-06-24 | 2010-12-29 | 台达电子工业股份有限公司 | 发光二极管的供电电路 |
CN102571003A (zh) * | 2010-12-13 | 2012-07-11 | 深圳新飞通光电子技术有限公司 | 一种电吸收调制激光器偏置电路 |
US20150168973A1 (en) * | 2013-12-18 | 2015-06-18 | Hashfast LLC | Stacked chips powered from shared voltage sources |
CN107017771A (zh) * | 2017-05-27 | 2017-08-04 | 电子科技大学 | 一种负电源转正电源转换电路及正电源转负电源转换电路 |
Non-Patent Citations (1)
Title |
---|
范鹏等: "一种TWT串联供电电源的研究", 《现代雷达》 * |
Also Published As
Publication number | Publication date |
---|---|
CN111147067B (zh) | 2023-06-30 |
US10483975B1 (en) | 2019-11-19 |
TWI682634B (zh) | 2020-01-11 |
TW202019091A (zh) | 2020-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3197051B1 (en) | Driving circuit for non-volatile memory | |
US7199617B1 (en) | Level shifter | |
US6768368B2 (en) | Level shifter circuit and semiconductor device including the same | |
US9479154B2 (en) | Semiconductor integrated circuit | |
KR100336236B1 (ko) | 반도체집적회로장치 | |
US10236868B2 (en) | Semiconductor device | |
US7554361B2 (en) | Level shifter and method thereof | |
JP2001230664A (ja) | 半導体集積回路 | |
EP3217552B1 (en) | Input-output receiver | |
CN109326258B (zh) | 移位寄存器单元和显示面板 | |
US8928513B1 (en) | Current steering digital-to-analog converter (DAC) switch driver | |
US6977523B2 (en) | Voltage level shifting circuit | |
US9941885B2 (en) | Low power general purpose input/output level shifting driver | |
JP3105512B2 (ja) | Mos型半導体集積回路 | |
US20050017754A1 (en) | Mixed-voltage cmos I/O buffer with thin oxide device and dynamic n-well bias circuit | |
CN111147067B (zh) | 集成电路系统 | |
JP2010130579A (ja) | トレラントバッファ回路及びインターフェース | |
KR100241201B1 (ko) | 버스홀드회로 | |
US10367482B2 (en) | Schmitt trigger circuit | |
KR101091390B1 (ko) | 데이터 통신 장치 | |
US8963583B2 (en) | Voltage level converter and RF switching driver apparatus using the same | |
US6480034B1 (en) | MOS-type semiconductor integrated circuit | |
EP4191882A1 (en) | Register with data retention | |
JP2007195162A (ja) | レベルシフト回路 | |
KR102672872B1 (ko) | 웨이크업 시간 및 전력 누설 감소를 위한 전력 게이팅 스위치 트리 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |