TW202019091A - 積體電路系統 - Google Patents

積體電路系統 Download PDF

Info

Publication number
TW202019091A
TW202019091A TW107139372A TW107139372A TW202019091A TW 202019091 A TW202019091 A TW 202019091A TW 107139372 A TW107139372 A TW 107139372A TW 107139372 A TW107139372 A TW 107139372A TW 202019091 A TW202019091 A TW 202019091A
Authority
TW
Taiwan
Prior art keywords
circuit
voltage
potential voltage
conversion circuit
power supply
Prior art date
Application number
TW107139372A
Other languages
English (en)
Other versions
TWI682634B (zh
Inventor
吳敬杰
楊智文
葉重廷
Original Assignee
崛智科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 崛智科技有限公司 filed Critical 崛智科技有限公司
Priority to TW107139372A priority Critical patent/TWI682634B/zh
Priority to CN201910022366.1A priority patent/CN111147067B/zh
Priority to US16/378,562 priority patent/US10483975B1/en
Application granted granted Critical
Publication of TWI682634B publication Critical patent/TWI682634B/zh
Publication of TW202019091A publication Critical patent/TW202019091A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本揭示內容關於一種積體電路系統，包含第一電路、第二電路及電壓轉換電路。第一電路的第一供電正極端電性連接於電源。第二電路串聯於第一電路及電源。第二電路的第二供電正極端電性連接於第一電路的第一供電負極端，第二電路的第二供電負極端電性連接於電源。電壓轉換電路電性連接於第一電路及第二電路之間，用以接收第一電路或第二電路傳來之一訊號。電壓轉換電路根據第一供電負極端的第一低電位電壓及第二供電負極端的第二低電位電壓轉換訊號的電壓值，使得第一電路、第二電路及電源之間能形成串聯式的供電結構。

Description

積體電路系統
本揭示內容關於一種積體電路系統。
積體電路(integrated circuitry)是一種將電子元件微型化，以在半導體晶圓上形成眾多功能電路(core circuit)的技術，又被稱為微電路(microcircuit)或微晶片(microchip)。由於積體電路是作為各種電子裝置的核心，因此，積體電路的效能對於電子裝置有著直接且關鍵的影響。
本揭示內容之一態樣為一種積體電路系統，包含第一電路、第二電路及電壓轉換電路。第一電路的第一供電正極端電性連接於電源。第二電路串聯於第一電路及電源，第二電路的第二供電正極端電性連接於第一電路的第一供電負極端，第二電路的第二供電負極端電性連接於電源。電壓轉換電路電性連接於第一電路及第二電路之間，電壓轉換電路用以接收第一電路或第二電路傳來之訊號，並根據第一供電負極端的第一低電位電壓及第二供電負極端的 第二低電位電壓轉換訊號的電壓值。
在本揭露內容之一實施例中，電壓轉換電路根據第一高電位電壓及第二高電位電壓調整訊號的致能電壓準位，且根據第一低電位電壓及第二低電位電壓調整訊號的禁能電壓準位。
在本揭露內容之一實施例中，電壓轉換電路電性連接至第一供電正極端，以接收第一高電位電壓，且電壓轉換電路電性連接至第二供電正極端，以接收第二高電位電壓。
在本揭露內容之一實施例中，第一高電位電壓的電壓值大於第二高電位電壓的電壓值，第一低電位電壓大於第二低電位電壓；電壓轉換電路用以接收第一電路輸出的第一輸出訊號，並調降第一輸出訊號的禁能電壓準位及致能電壓準位，以輸出第二輸入訊號至第二電路。
在本揭露內容之一實施例中，電壓轉換電路包含第一轉換電路及第二轉換電路。第一轉換電路電性連接於第一電路，用以接收第一輸出訊號，且根據第一高電位電壓及第二低電位電壓，調整第一輸出訊號的禁能電壓準位。第二轉換電路電性連接於第一轉換電路，用以接收調整後的第一輸出訊號，且根據第二高電位電壓及第二低電位電壓，調整第一輸出訊號的致能電壓準位，以產生第二輸入訊號。
在本揭露內容之一實施例中，電壓轉換電路還包含緩衝電路。緩衝電路包含第一反相器及第二反相 器。第一反相器的輸入端用以接收第一輸出訊號。第二反相器的輸入端則電性連接於第一反相器的輸出端，第二反相器的輸出端則電性連接於第一轉換電路。
在本揭露內容之一實施例中，第一轉換電路更包含：第一開關電晶體及第二開關電晶體。第一開關電晶體的正極端電性連接於第一高電位電壓，第一開關電晶體的負極端透過第一開關電路，電性連接於第二低電位電壓，第一開關電晶體係根據第二反相器的輸出端的電壓準位開啟或關閉。第二開關電晶體的正極端電性連接於第一高電位電壓，第二開關電晶體的負極端透過第二開關電路電性連接於第二低電位電壓，第二開關電晶體係根據第一反相器的輸出端的電壓準位開啟或關閉。
在本揭露內容之一實施例中，第一開關電晶體及第二開關電晶體皆為P型金氧半場效電晶體。
在本揭露內容之一實施例中，第一開關電路及第二開關電路分別包含兩個串聯的N型金氧半場效電晶體。
在本揭露內容之一實施例中，第一高電位電壓大於第二高電位電壓，第一低電位電壓的電壓值大於第二低電位電壓的電壓值；電壓轉換電路用以接收第二電路輸出的第二輸出訊號，並提升第二輸出訊號的禁能電壓準位及致能電壓準位，以輸出第一輸入訊號至第一電路。
在本揭露內容之一實施例中，電壓轉換電路包含第一轉換電路及第二轉換電路。第一轉換電路電性連 接於第一電路，用以接收第二輸出訊號，且根據第一高電位電壓及第二低電位電壓，調整第二輸出訊號的致能電壓準位。第二轉換電路電性連接於第一轉換電路，用以接收調整後的第二輸出訊號，且根據第一高電位電壓及第一低電位電壓，調整第二輸出訊號的禁能電壓準位，以產生第一輸入訊號。
在本揭露內容之一實施例中，第一電路及第二電路分別設置於一半導體基板的二深層N型井區中，且電壓轉換電路位於該些深層N型井區之間。
本揭示內容係透過使電壓轉換電路根據第一低電位電壓及第二低電位電壓對訊號進行轉換，因此除了能調整訊號的致能準位外，還能調整訊號的禁能準位，使積體電路系統內的電路設計更為彈性。
100‧‧‧積體電路系統
110‧‧‧第一電路
120‧‧‧第二電路
130‧‧‧電壓轉換電路
131‧‧‧緩衝電路
132‧‧‧第一轉換電路
133‧‧‧第二轉換電路
Vcc‧‧‧電源
Vdd1‧‧‧第一高電位電壓
Vdd2‧‧‧第二高電位電壓
Vss‧‧‧參考電位
Vss1‧‧‧第一低電位電壓
Vss2‧‧‧第二低電位電壓
Si1‧‧‧第一輸入訊號
So1‧‧‧第一輸出訊號
Si2‧‧‧第二輸入訊號
So2‧‧‧第二輸出訊號
N1‧‧‧第一供電正極端
N2‧‧‧第一供電負極端
N3‧‧‧第二供電正極端
N4‧‧‧第二供電負極端
211-214、221-226、231-234‧‧‧電晶體開關
311-314、321、322、324、325、331-334‧‧‧電晶體開關
323‧‧‧第二電晶體開關
326‧‧‧第一電晶體開關
W1、W2‧‧‧深層N型井區
第1A圖為根據本揭示內容之部分實施例所繪示的積體電路系統的示意圖。
第1B圖為根據本揭示內容之部分實施例所繪示的電壓轉換電路之示意圖。
第1C圖為根據本揭示內容之部分實施例所繪示的電壓轉換電路之電路圖。
第2A圖為根據本揭示內容之部分實施例所繪示的積體電路系統的示意圖。
第2B圖為根據本揭示內容之部分實施例所繪示的電壓轉換電路之示意圖。
第2C圖為根據本揭示內容之部分實施例所繪示的電壓轉換電路之電路圖。
以下將以圖式揭露本案之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本案。也就是說，在本揭示內容部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
於本文中，當一元件被稱為「連接」或「耦接」時，可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。
積體電路在半導體晶片上整合有多個功能電路，例如：中央處理器CPU(Central Processing Unit)、圖形處理器GPU(Graphics Processing Unit)或無線通訊電路LTE(Long Term Evolution)等。功能電路電性連接於積體電路的供電接腳，以取得驅動電壓並運作。在傳統 的設計中，積體電路以「並聯」方式對功能電路供電，亦即，電源(供電接腳)與該些功能電路間係相互並聯。然而，目前並未有「串聯」方式對功能電路進行供電的積體電路系統。
發明人發現，「並聯」方式供電的積體電路系統在設計上有其限制，若能以「串聯」供電方式設計積體電路系統，將能使電路設計更具彈性，且亦能減少電源供應器的使用量與功耗。然而，「串聯」供電方式在設計上存在有許多障礙，因為根據分壓定理，當該些功能電路與電源相串聯時，每一個功能電路所分配到的電壓將不同。亦即，每個功能電路的供電電壓的高電壓準位與低電壓準位將各不相同。此一多電壓準位(multi-Vdd，Vdd為高電壓準位的常用代碼)將是設計「串聯」供電之積體電路系統的問題之一。
舉例而言，若電源供應之電壓值為1.6伏特，且積體電路系統中包含三個功能電路，則各功能電路所分配到的跨壓可能為0.4伏特、0.8伏特及1.2伏特。對於第一功能電路而言，其高電壓準位為0.4伏特、低電壓準位則為0伏特。但對於第二功能電路而言，其高電壓準位將是0.8伏特、低電壓準位則為0.4伏特。功能電路之間的訊號必須經過轉換電路轉換，否則功能電路之間將無法正常運作。
請參閱第1A及2A圖所示，係本揭示內容之部分實施例中的積體電路系統示意圖。積體電路系統100包含第一電路110、第二電路120及電壓轉換電路130。其中第一電路110及第二電路120即前述功能電路，可為中央處理 器、圖形處理器等，但並不以此為限。
第一電路110的第一供電正極端N1電性連接於半導體基板的供電接腳，以電性連接至電源Vcc。第二電路120串聯於第一電路110及電源Vcc。第二電路120的第二供電正極端N3電性連接於第一電路110的第一供電負極端N2。第二電路120的第二供電負極端N4電性連接於半導體基板的供電接腳，以電性連接於參考電位Vss(如：接地電位)。
電壓轉換電路130電性連接於第一電路110及第二電路120之間，用以接收第一電路110或第二電路120傳來之訊號。電壓轉換電路130的供電端能分別電性連接於第一供電負極端N2及第二供電負極端N4，以能根據第一供電負極端N2的第一低電位電壓及第二供電負極端N4的第二低電位電壓，轉換訊號的電壓值。
在部分實施例中，電壓轉換電路130為電位轉換器(Level shifter)，用以轉換第一電路110及第二電路120間的訊號。習知的電位轉換器僅能將訊號放大或縮減，例如將0伏特至1.2伏特的訊號轉換為0伏特至2.4伏特。亦即，習知的電位轉換電路無法將訊號的電壓準位做平移，例如將0伏特至1.2伏特的訊號調升為1.2伏特至2.4伏特。本揭示內容中，電壓轉換電路130電性連接至第一電路110的第一供電負極端N2及第二電路120的第二供電負極端N4。在第一電路110與第二電路120與電源Vcc串聯的情況下，根據分壓定理，第一供電負極端N2及第二供電負極端N4將具 有不同的電壓準位，據此，電壓轉換電路130除了能改變訊號的致能準位外，還能改變訊號的禁能位準，以實現「串聯」供電方式的積體電路系統100。
在部分實施例中，電壓轉換電路130根據第一高電位電壓Vdd1及第二高電位電壓Vdd2調整訊號的致能電壓準位，且根據第一低電位電壓及第二低電位電壓調整訊號的禁能電壓準位。在部分實施例中，電壓轉換電路130的正極供電端係分別電性連接至第一供電正極端N1，以接收第一高電位電壓Vdd1，且電壓轉換電路130的正極供電端還能電性連接至第二供電正極端N3，以接收第二高電位電壓Vdd2。亦即，電壓轉換電路130係利用第一供電正極端N1及第二供電正極端N3上的電壓值，作為正極供電端的電壓，如此，能減少供電線路的佈設數量，簡化積體電路系統100的複雜度與成本。
請參閱第1A及2A圖所示，在部分實施例中，第一電路110係接收第一輸入訊號Si1，並輸出第一輸出訊號So1至電壓轉換電路130。電壓轉換電路130輸出第二輸入訊號Si2至第二電路120，第二電路120再據以輸出第二輸出訊號So2。前述電壓轉換電路130係做「降壓」處理，如第2A圖所示。而在其他部分實施例中，如第1A圖所示，第二電路120接收第二輸入訊號Si2，並輸出第二輸出訊號So2至電壓轉換電路130。電壓轉換電路輸出第一輸入訊號Si1至第一電路110。第一電路110再據以輸出第一輸出訊號S02。前述電壓轉換電路130係做「升壓」處理。
為便於說明本揭示內容之實施方式，在此分別說明「降壓」與「升壓」的運作方式與電路細節如後。請參閱第1A、1B及1C圖所示，係本揭示內容中的「升壓」實施例。在部分實施例中，電壓轉換電路130包含緩衝電路131、第一轉換電路132及第二轉換電路133。第一高電位電壓Vdd1(如：2.4伏特)大於第二高電位電壓Vdd2(如：1.2伏特)，第一低電位電壓Vss1的電壓值(如：1.2伏特)大於第二低電位電壓Vss2的電壓值(如：0伏特)。電壓轉換電路130用以接收第二電路120輸出的第二輸出訊號So2，並提升第二輸出訊號So2的禁能電壓準位及致能電壓準位，以輸出第一輸入訊號Si1至第一電路110。
緩衝電路131用以接收第二輸出訊號So2，並傳遞給第一轉換電路132。在部分實施例中，緩衝電路131具有二個相互串聯之反相器，包含多個電晶體開關211~214。反相器電性連接於第二高電位電壓Vdd2及第二低電位電壓Vss2。
承上，第一轉換電路132透過緩衝電路131電性連接於第二電路120，用以接收第二輸出訊號So2。第一轉換電路132根據第一高電位電壓Vdd1及第二低電位電壓Vss2，調整第二輸出訊號So2的致能電壓準位。如第1C圖所示，在部分實施例中，第一轉換電路132包含多個電晶體開關221~226。當第二輸出訊號So2為第二低電位電壓Vss2(如：0伏特)時，電晶體開關221、222、223皆被關斷，電晶體開關224、225、226則保持導通，使第一轉換電 路132輸出到第二轉換電路133的訊號維持在第二低電位電壓Vss2。而當第二輸出訊號So2為第二高電位電壓Vdd2時(如：1.2伏特)，電晶體開關221、222、223皆導通，電晶體開關224、225、226則被關斷，使第一轉換電路132輸出到第二轉換電路133的訊號被提升至第一高電位電壓Vdd1。
第二轉換電路133電性連接於第一轉換電路132，用以接收調整後的第二輸出訊號So2。第二轉換電路133包含多個電晶體開關231~234，在部分實施例中為二個串聯之反相器。第二轉換電路133根據第一高電位電壓Vdd1及第一低電位電壓Vss1，調整第二輸出訊號So2的禁能電壓準位，以產生第一輸入訊號Si1。舉例而言，當第二轉換電路133接收到的訊號為第二低電位電壓Vss2(如：0伏特)時，電晶體開關231、234導通；電晶體開關232、233則被關斷，因此輸出的第一輸入訊號Si1將具有第一低電位電壓Vss1(如：1.2伏特)。
請參閱第2A、2B及2C圖所示，係本揭示內容中的「降壓」實施例。在部分實施例中，電壓轉換電路130包含緩衝電路131、第一轉換電路132及第二轉換電路133。在部分實施例中，第一高電位電壓Vdd1(如：2.4伏特)大於第二高電位電壓Vdd2(如：1.2伏特)，第一低電位電壓Vss1的電壓值(如：1.2伏特)大於第二低電位電壓Vss2的電壓值(如：0伏特)。電壓轉換電路130用以接收第一電路110輸出的第一輸出訊號So1，並調降第一輸出訊號So1 的禁能電壓準位及致能電壓準位，以輸出第二輸入訊號Si2至該第二電路120。
緩衝電路131用以接收第一輸出訊號So1，並傳遞給第一轉換電路132。在部分實施例中，緩衝電路131包含多個電晶體開關311~314，其中電晶體311、312可形成第一反相器，電晶體313、314則可形成第二反相器。第一反相器的輸入端用以接收第一輸出訊號So1。第二反相器的輸入端電性連接於第一反相器的輸出端。第二反相器的輸出端則電性連接於第一轉換電路132。亦即，第一反相器及第二反相器相互串聯，且該些反相器電性連接於第一高電位電壓Vdd1及第一低電位電壓Vss1。
承上，第一轉換電路132透過緩衝電路131電性連接於第一電路110，用以接收第一輸出訊號So1。第一轉換電路132根據第一高電位電壓Vdd1及第二低電位電壓Vss2，調整第二輸出訊號So2的禁能電壓準位。第二轉換電路133電性連接於第一轉換電路132，用以接收調整後的該第一輸出訊號So1，且根據第二高電位電壓Vdd2及第二低電位電壓Vss2，調整第一輸出訊號So1的致能電壓準位，以產生該第二輸入訊號Si2。在部分實施例中，第二轉換電路133包含多個電晶體開關331~334，由於其運作原理與第1C圖所示之第二轉換電路133相同，故在此即不再贅述。
請參閱第2C圖所示，在部分實施例中，第一轉換電路132中包含第一開關電晶體326及第二開關電晶體323。第一開關電晶體326的正極端電性連接於第一高電 位電壓Vdd1，第一開關電晶體326的負極端透過由電晶體開關321、322所形成之第一開關電路電性連接於該第二低電位電壓Vss2。第一開關電晶體326之控制端電性連接於第二反相器的輸出端，以能根據第二反相器的該輸出端的電壓準位Vy開啟或關閉。
承上，第二開關電晶體323的正極端電性連接於第一高電位電壓Vdd1。第二開關電晶體323的負極端透過由該電晶體開關324、325所形成之第二開關電路，電性連接於第二低電位電壓Vss2。第二開關電晶體323之控制端電性連接於第一反相器的輸出端，以能根據第一反相器的該輸出端的電壓準位Vx開啟或關閉。
在部分實施例中，第一開關電晶體326及第二開關電晶體323皆為P型金氧半場效電晶體。第一轉換電路132係用以將第一低電位電壓Vss1轉換至第二低電位電壓Vss2，意即，第一轉換電路132及緩衝電路131係連接於同一個高電位(第一高電位電壓Vdd1)，但分別連接於不同的低電位(第一低電位電壓Vss1被轉換至第二低電位電壓Vss2)，因此，利用P型金氧半場效電晶體做為開關，將能避免產生電壓不穩定之問題。此外，在部分實施例中，第一開關電路及該第二開關電路分別包含兩個串聯的N型金氧半場效電晶體，即第2C圖中之電晶體開關321、322、324、325。
在前述實施例中，第1A~1C圖之電壓轉換電路130係用以「升壓」、第2A~2C圖所示之電壓轉換電 路130則係用以「降壓」，但在其他部分實施例中，積體電路系統100中可同時具有「升壓」與「降壓」的電壓轉換電路。亦即，第一電路110及第二電路120之間可具有二個電壓轉換電路，以分別針對第一電路110及第二電路120間的訊號做相應轉換。
此外，第1C圖及第2C圖中之電路僅為本揭示內容的部分實施例，電壓轉換電路130並不以此為限。舉例而言，進行「降壓」處理的電壓轉換電路130可由兩個串聯之反相器組成，只要反相器之正極供電端與負極供電端分別接到不同的供電電壓(如第2B圖所示)，亦可實現相同的功效。由於本領域人士能理解電壓轉換電路、電位轉換器(Level shifter)的原理及相關電路，因此在此不再贅述。
請參閱第1A及2A圖所示，在部分實施例中，第一電路110及第二電路120可分別設置於半導體基板的二個深層N型井區W1、W2(Deep-Nwell region)中，且電壓轉換電路130位於該些深層N型井區W1、W2之間。在其他部分實施例中(如第2B、2C圖之實施例)，電壓轉換電路130可部分位於該些深層N型井區W1、W2中，例如：緩衝電路131、第一轉換電路132位於深層N型井區W1，第二緩衝電路133則位於深層N型井區W2，但電壓轉換電路130的正極供電端(即，Vdd1、Vdd2)不可位於同一個深層N型井區W1、W2中，以避免形成短路。透過深層N型井區W1、W2，可避免第一電路110中的電晶體開關與第二電路120中的電晶體開關因本體效應(body effect)而相互影 響，但本揭示內容並不以此為限，即便未設置深層N型井區W1、W2，積體電路系統100仍可運作。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本發明內容，任何熟習此技藝者，在不脫離本發明內容之精神和範圍內，當可作各種更動與潤飾，因此本發明內容之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧積體電路系統
110‧‧‧第一電路
120‧‧‧第二電路
130‧‧‧電壓轉換電路
Vcc‧‧‧電源
Vss‧‧‧參考電位
Vdd1‧‧‧第一高電位電壓
Vdd2‧‧‧第二高電位電壓
Si1‧‧‧第一輸入訊號
So1‧‧‧第一輸出訊號
Si2‧‧‧第二輸入訊號
So2‧‧‧第二輸出訊號
N1‧‧‧第一供電正極端
N2‧‧‧第一供電負極端
N3‧‧‧第二供電正極端
N4‧‧‧第二供電負極端
W1、W2‧‧‧深層N型井區

Claims (12)

  1. 一種積體電路系統，包含：一第一電路，該第一電路的一第一供電正極端電性連接於一電源；一第二電路，串聯於該第一電路及該電源，其中該第二電路的一第二供電正極端電性連接於該第一電路的一第一供電負極端，該第二電路的一第二供電負極端電性連接於該電源；以及一電壓轉換電路，電性連接於該第一電路及該第二電路之間，其中該電壓轉換電路用以接收該第一電路或該第二電路傳來之一訊號，並根據該第一供電負極端的一第一低電位電壓及該第二供電負極端的一第二低電位電壓轉換該訊號的電壓值。
  2. 如請求項1所述之積體電路系統，其中該電壓轉換電路根據一第一高電位電壓及一第二高電位電壓調整該訊號的致能電壓準位，且根據該第一低電位電壓及該第二低電位電壓調整該訊號的禁能電壓準位。
  3. 如請求項2所述之積體電路系統，其中該電壓轉換電路電性連接至該第一供電正極端，以接收該第一高電位電壓，且該電壓轉換電路電性連接至該第二供電正極端，以接收該第二高電位電壓。
  4. 如請求項2所述之積體電路系統，其中該第一高電位電壓的電壓值大於該第二高電位電壓的電壓值，該第一低電位電壓大於該第二低電位電壓；該電壓轉換電路用以接收該第一電路輸出的一第一輸出訊號，並調降該第一輸出訊號的禁能電壓準位及致能電壓準位，以輸出一第二輸入訊號至該第二電路。
  5. 如請求項4所述之積體電路系統，其中該電壓轉換電路包含：一第一轉換電路，電性連接於該第一電路，用以接收該第一輸出訊號，且根據該第一高電位電壓及該第二低電位電壓，調整該第一輸出訊號的禁能電壓準位；以及一第二轉換電路，電性連接於該第一轉換電路，用以接收調整後的該第一輸出訊號，且根據該第二高電位電壓及該第二低電位電壓，調整該第一輸出訊號的致能電壓準位，以產生該第二輸入訊號。
  6. 如請求項5所述之積體電路系統，其中該電壓轉換電路還包含：一緩衝電路，包含一第一反相器及一第二反相器，其中該第一反相器的一輸入端用以接收該第一輸出訊號；該第二反相器的一輸入端則電性連接於該第一反相器的一輸出端，該第二反相器的一輸出端則電性連接於該第一轉換電路。
  7. 如請求項6所述之積體電路系統，其中該第一轉換電路更包含：一第一開關電晶體，該第一開關電晶體的一正極端電性連接於該第一高電位電壓，該第一開關電晶體的一負極端透過一第一開關電路，電性連接於該第二低電位電壓，該第一開關電晶體係根據該第二反相器的該輸出端的電壓準位開啟或關閉；以及一第二開關電晶體，該第二開關電晶體的一正極端電性連接於該第一高電位電壓，該第二開關電晶體的一負極端透過一第二開關電路，電性連接於該第二低電位電壓，該第二開關電晶體係根據該第一反相器的該輸出端的電壓準位開啟或關閉。
  8. 如請求項7所述之積體電路系統，其中該第一開關電晶體及該第二開關電晶體皆為P型金氧半場效電晶體。
  9. 如請求項7所述之積體電路系統，其中該第一開關電路及該第二開關電路分別包含兩個串聯的N型金氧半場效電晶體。
  10. 如請求項2所述之積體電路系統，其中該第一高電位電壓大於該第二高電位電壓，該第一低電位電壓的電 壓值大於該第二低電位電壓的電壓值；該電壓轉換電路用以接收該第二電路輸出的一第二輸出訊號，並提升該第二輸出訊號的禁能電壓準位及致能電壓準位，以輸出一第一輸入訊號至該第一電路。
  11. 如請求項10所述之積體電路系統，其中該電壓轉換電路包含：一第一轉換電路，電性連接於該第一電路，用以接收該第二輸出訊號，且根據該第一高電位電壓及該第二低電位電壓，調整該第二輸出訊號的致能電壓準位；以及一第二轉換電路，電性連接於該第一轉換電路，用以接收調整後的該第二輸出訊號，且根據該第一高電位電壓及該第一低電位電壓，調整該第二輸出訊號的禁能電壓準位，以產生該第一輸入訊號。
  12. 如請求項1所述之積體電路系統，其中該第一電路及該第二電路分別設置於一半導體基板的二深層N型井區中，且該電壓轉換電路位於該些深層N型井區之間。
TW107139372A 2018-11-06 2018-11-06 積體電路系統 TWI682634B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107139372A TWI682634B (zh) 2018-11-06 2018-11-06 積體電路系統
CN201910022366.1A CN111147067B (zh) 2018-11-06 2019-01-10 集成电路系统
US16/378,562 US10483975B1 (en) 2018-11-06 2019-04-09 Integrated circuitry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107139372A TWI682634B (zh) 2018-11-06 2018-11-06 積體電路系統

Publications (2)

Publication Number Publication Date
TWI682634B TWI682634B (zh) 2020-01-11
TW202019091A true TW202019091A (zh) 2020-05-16

Family

ID=68536504

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139372A TWI682634B (zh) 2018-11-06 2018-11-06 積體電路系統

Country Status (3)

Country Link
US (1) US10483975B1 (zh)
CN (1) CN111147067B (zh)
TW (1) TWI682634B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723944B (zh) * 2020-09-21 2021-04-01 崛智科技有限公司 記憶體裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110417A (ja) * 1991-10-15 1993-04-30 Fujitsu Ltd レベル変換回路
JPH05129961A (ja) * 1991-11-07 1993-05-25 Fujitsu Ltd ユニポーラ／バイポーラ変換回路
JPH05196703A (ja) * 1992-01-22 1993-08-06 Nec Ic Microcomput Syst Ltd 集積回路
KR100304813B1 (ko) * 1992-12-28 2001-11-22 사와무라 시코 부성저항회로와이를사용한슈미트트리거회로
JP2006209295A (ja) * 2005-01-26 2006-08-10 Sanyo Epson Imaging Devices Corp 電源装置
WO2007132667A1 (ja) * 2006-05-15 2007-11-22 Panasonic Corporation 双方向電源装置
JP2009077208A (ja) * 2007-09-21 2009-04-09 Sony Corp 電圧レベルシフト機能を有するインタフェース回路、半導体集積回路、表示装置
CN101932155B (zh) * 2009-06-24 2013-04-17 台达电子工业股份有限公司 发光二极管的供电电路
US8549339B2 (en) * 2010-02-26 2013-10-01 Empire Technology Development Llc Processor core communication in multi-core processor
CN102571003B (zh) * 2010-12-13 2014-09-24 深圳新飞通光电子技术有限公司 一种电吸收调制激光器偏置电路
US8643425B2 (en) 2011-09-19 2014-02-04 Freescale Semiconductor, Inc. Level shifter circuit
US20150168973A1 (en) * 2013-12-18 2015-06-18 Hashfast LLC Stacked chips powered from shared voltage sources
TWI525994B (zh) * 2014-11-14 2016-03-11 瑞鼎科技股份有限公司 驅動電路之位準偏移器
US9960670B2 (en) * 2016-03-11 2018-05-01 Nxp B.V. Apparatus for charge recycling
CN107017771B (zh) * 2017-05-27 2019-05-14 电子科技大学 一种负电源转正电源转换电路及正电源转负电源转换电路

Also Published As

Publication number Publication date
US10483975B1 (en) 2019-11-19
CN111147067A (zh) 2020-05-12
CN111147067B (zh) 2023-06-30
TWI682634B (zh) 2020-01-11

Similar Documents

Publication Publication Date Title
EP3197051B1 (en) Driving circuit for non-volatile memory
KR100405747B1 (ko) 반도체 집적회로
Kumar et al. Level shifter design for low power applications
US8653877B2 (en) Current mirror modified level shifter
US11442517B2 (en) On-chip passive power supply compensation circuit and operation unit, chip, hash board and computing device using same
US7908499B2 (en) Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines
CN105471409B (zh) 具有共享反相器的低面积触发器
US10243564B2 (en) Input-output receiver
KR20070013086A (ko) 반도체 메모리 소자의 레벨 쉬프터 회로
US9941885B2 (en) Low power general purpose input/output level shifting driver
TWI682634B (zh) 積體電路系統
JP3105512B2 (ja) Ｍｏｓ型半導体集積回路
CN109417606B (zh) 一种可输出正负电压的电平转换器
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
US10622976B2 (en) Schmitt trigger circuit
US8963583B2 (en) Voltage level converter and RF switching driver apparatus using the same
US8400184B2 (en) Semiconductor device and level shift circuit using the same
US7812638B2 (en) Input output device for mixed-voltage tolerant
US20090284287A1 (en) Output buffer circuit and integrated circuit
US6269042B1 (en) I/O circuit of semiconductor integrated device
CN104467799A (zh) 输入输出电路装置
JP2010239466A (ja) 半導体集積回路
WO2023056640A1 (zh) 锁存器、触发器及芯片
JP2002100978A (ja) 両極性レベルシフト回路
KR100807950B1 (ko) 저전력 소모 씨모스 반도체 회로