JPH05129513A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH05129513A JPH05129513A JP4045073A JP4507392A JPH05129513A JP H05129513 A JPH05129513 A JP H05129513A JP 4045073 A JP4045073 A JP 4045073A JP 4507392 A JP4507392 A JP 4507392A JP H05129513 A JPH05129513 A JP H05129513A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- stage
- shaped
- lead frame
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 リードフレームに関し，高温により封止樹脂
に発生する応力を緩和し，封止樹脂のクラックの発生を
抑制することを目的とする。 【構成】 １）半導体チップを搭載するステージ１に，
該ステージの中央から該ステージの辺に向かって設けた
複数の帯状の貫通孔２と，辺の周辺に辺に沿って設けた
複数の帯状の貫通孔とを有する，２）前記帯状の貫通孔
の代わりに，単独の貫通孔が複数個帯状に配列されてい
る，３）前記貫通孔は開口面積がチップ搭載面より裏面
方向に向かって漸次狭くした形状に形成されている，
４）前記貫通孔の代わりに，チップ搭載面の反対の面に
溝を形成するように構成する。
に発生する応力を緩和し，封止樹脂のクラックの発生を
抑制することを目的とする。 【構成】 １）半導体チップを搭載するステージ１に，
該ステージの中央から該ステージの辺に向かって設けた
複数の帯状の貫通孔２と，辺の周辺に辺に沿って設けた
複数の帯状の貫通孔とを有する，２）前記帯状の貫通孔
の代わりに，単独の貫通孔が複数個帯状に配列されてい
る，３）前記貫通孔は開口面積がチップ搭載面より裏面
方向に向かって漸次狭くした形状に形成されている，
４）前記貫通孔の代わりに，チップ搭載面の反対の面に
溝を形成するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止半導体装置に用
いられるリードフレームに関する。近年，半導体装置は
高集積化に伴い半導体チップは大型化され，これに対し
て樹脂パッケージは薄型化されることになり封止の信頼
性の点で改善が必要となってきた。
いられるリードフレームに関する。近年，半導体装置は
高集積化に伴い半導体チップは大型化され，これに対し
て樹脂パッケージは薄型化されることになり封止の信頼
性の点で改善が必要となってきた。
【０００２】
【従来の技術】図11(A) 〜(C) は従来の樹脂封止半導体
装置の説明図である。図11(A) は断面図，図11(B),(C)
はステージの平面図である。
装置の説明図である。図11(A) は断面図，図11(B),(C)
はステージの平面図である。
【０００３】１は半導体チップをろう付け等により固着
するステージ，２は貫通孔，４は半導体チップ，５はワ
イヤ，６は封止樹脂，７はリードである。図11(B) は従
来の方形のステージの平面図であるが, 半導体装置の小
型化, 高集積化に伴い, パッケージの厚さは薄くなり,
パッケージに対する半導体チップの専有率も大きくなっ
てきたため，最近では図11(C) のようにステージに中心
より４辺方向に向かって十字型に配置した４個の貫通孔
２を設け，樹脂との密着性を向上し，さらに封止の際に
樹脂内に発生する応力を分散させるようにしている。こ
の場合，システージは実質的に４分割されて１／４サイ
ズとなり，図11(B)の貫通孔のないステージに対してク
ラックの発生は大幅に減少した。
するステージ，２は貫通孔，４は半導体チップ，５はワ
イヤ，６は封止樹脂，７はリードである。図11(B) は従
来の方形のステージの平面図であるが, 半導体装置の小
型化, 高集積化に伴い, パッケージの厚さは薄くなり,
パッケージに対する半導体チップの専有率も大きくなっ
てきたため，最近では図11(C) のようにステージに中心
より４辺方向に向かって十字型に配置した４個の貫通孔
２を設け，樹脂との密着性を向上し，さらに封止の際に
樹脂内に発生する応力を分散させるようにしている。こ
の場合，システージは実質的に４分割されて１／４サイ
ズとなり，図11(B)の貫通孔のないステージに対してク
ラックの発生は大幅に減少した。
【０００４】
【発明が解決しようとする課題】従来技術では，半導体
装置を半田ディップ，ベーパフェイズリフロー，赤外線
リフロー等により実装する際の高温によりステージ下に
浸入した水分が気化膨張し，熱ストレスを引き起こしパ
ッケージにクラックを発生し，この障害はステージに貫
通孔を設けた場合でも薄型パッケージでは防止できなか
った。
装置を半田ディップ，ベーパフェイズリフロー，赤外線
リフロー等により実装する際の高温によりステージ下に
浸入した水分が気化膨張し，熱ストレスを引き起こしパ
ッケージにクラックを発生し，この障害はステージに貫
通孔を設けた場合でも薄型パッケージでは防止できなか
った。
【０００５】図12(A),(B) は従来例の問題点の説明図で
ある。図12(A) において，図11(C) のように貫通孔２を
設けたリードフレームで構成した樹脂封止半導体装置で
も，半導体チップが大きくなってステージ１が大きくな
ると，実装の際の加熱（250 ℃程度) によりステージ下
に浸入した水分が気化膨張し，熱ストレスを引き起こ
す。
ある。図12(A) において，図11(C) のように貫通孔２を
設けたリードフレームで構成した樹脂封止半導体装置で
も，半導体チップが大きくなってステージ１が大きくな
ると，実装の際の加熱（250 ℃程度) によりステージ下
に浸入した水分が気化膨張し，熱ストレスを引き起こ
す。
【０００６】図12(B) において，その結果パッケージ6
にクラック９が発生する様子を模式的に示す。本発明は
半導体装置を半田ディップする際，高温により封止樹脂
に発生する応力を緩和し，封止樹脂のクラックの発生を
抑制するリードフレームの提供を目的とする。
にクラック９が発生する様子を模式的に示す。本発明は
半導体装置を半田ディップする際，高温により封止樹脂
に発生する応力を緩和し，封止樹脂のクラックの発生を
抑制するリードフレームの提供を目的とする。
【０００７】
【課題を解決するための手段】上記課題の解決は，１）
半導体チップを搭載するステージに，該ステージの中央
から該ステージの辺に向かって設けた複数の帯状の貫通
孔と，辺の周辺に辺に沿って設けた複数の帯状の貫通孔
とを有するリードフレーム，あるいは２）前記帯状の貫
通孔の代わりに，単独の貫通孔が複数個帯状に配列され
ていることを特徴とする前記１）記載のリードフレー
ム，あるいは３）前記貫通孔は開口面積がチップ搭載面
より裏面方向に向かって漸次狭くした形状に形成されて
いる前記１）１あるいは２）記載のリードフレーム，あ
るいは４）前記貫通孔の代わりに，チップ搭載面の反対
の面に溝を形成した前記１）あるいは２）あるいは３）
記載のリードフレームにより達成される。
半導体チップを搭載するステージに，該ステージの中央
から該ステージの辺に向かって設けた複数の帯状の貫通
孔と，辺の周辺に辺に沿って設けた複数の帯状の貫通孔
とを有するリードフレーム，あるいは２）前記帯状の貫
通孔の代わりに，単独の貫通孔が複数個帯状に配列され
ていることを特徴とする前記１）記載のリードフレー
ム，あるいは３）前記貫通孔は開口面積がチップ搭載面
より裏面方向に向かって漸次狭くした形状に形成されて
いる前記１）１あるいは２）記載のリードフレーム，あ
るいは４）前記貫通孔の代わりに，チップ搭載面の反対
の面に溝を形成した前記１）あるいは２）あるいは３）
記載のリードフレームにより達成される。
【０００８】
【作用】本発明は，貫通孔の形状をステージ中央からス
テージの辺に向かう貫通孔と，辺の周辺に辺に沿って設
けた貫通孔とを設けることにより，周辺貫通孔により高
温時にステージの膨張により樹脂部が受ける引張応力を
減少させるようにしたものである。なお，この効果を十
分に引き出すためには周辺貫通孔は辺の１／３以上の長
さが必要である。
テージの辺に向かう貫通孔と，辺の周辺に辺に沿って設
けた貫通孔とを設けることにより，周辺貫通孔により高
温時にステージの膨張により樹脂部が受ける引張応力を
減少させるようにしたものである。なお，この効果を十
分に引き出すためには周辺貫通孔は辺の１／３以上の長
さが必要である。
【０００９】また，本発明はステージの貫通孔の開口面
積をチップ搭載面より漸次狭くした形状にすることによ
り，貫通孔に入り込んだ樹脂にアンカー効果を持たせて
密着性を向上している。
積をチップ搭載面より漸次狭くした形状にすることによ
り，貫通孔に入り込んだ樹脂にアンカー効果を持たせて
密着性を向上している。
【００１０】
【実施例】図１は本発明の実施例１を説明する平面図で
ある。図において，ステージ１はリードフレームにサポ
ートバー３により支持され，ステージ１には４辺に沿っ
て４個のＴ型貫通孔２が開口されている。辺に沿った貫
通孔の長さは辺の約１／２である。
ある。図において，ステージ１はリードフレームにサポ
ートバー３により支持され，ステージ１には４辺に沿っ
て４個のＴ型貫通孔２が開口されている。辺に沿った貫
通孔の長さは辺の約１／２である。
【００１１】図２は本発明の実施例２を説明する断面図
である。図において，ステージ１に貫通孔２が設けら
れ，貫通孔２は開口面積をチップ搭載面より漸次狭くし
た形状に形成されているため，封止樹脂６は開口内に入
り込み，樹脂とステージ相互間の剥離を防止し，両者の
密着性をよくしている。
である。図において，ステージ１に貫通孔２が設けら
れ，貫通孔２は開口面積をチップ搭載面より漸次狭くし
た形状に形成されているため，封止樹脂６は開口内に入
り込み，樹脂とステージ相互間の剥離を防止し，両者の
密着性をよくしている。
【００１２】図３は本発明の実施例３を説明する平面図
である。この例は，円形の貫通孔２を連続的に多数個図
１の位置に配置したものである。この際，貫通孔周縁の
間隔は貫通孔の幅より小さくしている。
である。この例は，円形の貫通孔２を連続的に多数個図
１の位置に配置したものである。この際，貫通孔周縁の
間隔は貫通孔の幅より小さくしている。
【００１３】図４は本発明の実施例４を説明する平面図
である。この例は，方形と円形の貫通孔２を連続的に多
数個図１の位置に配置したものである。この際も，貫通
孔周縁の間隔は貫通孔の幅より小さくしている。
である。この例は，方形と円形の貫通孔２を連続的に多
数個図１の位置に配置したものである。この際も，貫通
孔周縁の間隔は貫通孔の幅より小さくしている。
【００１４】図５は本発明の実施例５を説明する平面図
である。この例は，短辺の両端からステージ全体の面積
の１／３以上の領域に貫通孔を設けないようにして，短
辺方向のろう材が連続的に濡れるようにしたものであ
る。ステージ面積に対する貫通孔の占める面積が大きく
なると，ステージが変形しやすく，半導体チップのろう
付けが不安定になるので，その対策のためにこの実施例
が提供された。
である。この例は，短辺の両端からステージ全体の面積
の１／３以上の領域に貫通孔を設けないようにして，短
辺方向のろう材が連続的に濡れるようにしたものであ
る。ステージ面積に対する貫通孔の占める面積が大きく
なると，ステージが変形しやすく，半導体チップのろう
付けが不安定になるので，その対策のためにこの実施例
が提供された。
【００１５】図６は本発明の実施例６を説明する平面図
である。この例は図５の実施例と同様の効果を狙ったも
のであるが，さらに中央部の２個の貫通孔を省略したも
のである。
である。この例は図５の実施例と同様の効果を狙ったも
のであるが，さらに中央部の２個の貫通孔を省略したも
のである。
【００１６】図７(A),(B) は本発明の実施例７の説明図
である。この例は, 貫通孔２の代わりに，ステージの背
面（チップ搭載面でない反対の面）からハーフスリット
状に加工されている溝８を形成した例である。
である。この例は, 貫通孔２の代わりに，ステージの背
面（チップ搭載面でない反対の面）からハーフスリット
状に加工されている溝８を形成した例である。
【００１７】貫通孔では半導体チップのろう付けの際に
ろう材の濡れの点で若干問題があったが，ハーフスリッ
トの溝では従来通り全く問題はない。パッケージクラッ
ク発生の危険度が低いパッケージではＴ字型形状の溝を
４方向に配置した形状で十分効果がある。
ろう材の濡れの点で若干問題があったが，ハーフスリッ
トの溝では従来通り全く問題はない。パッケージクラッ
ク発生の危険度が低いパッケージではＴ字型形状の溝を
４方向に配置した形状で十分効果がある。
【００１８】図８(A),(B) は本発明の実施例８の説明図
である。この例は，貫通孔とハーフスリットの溝を組み
合わせ，お互いの欠点を補うようにした例である。図で
実線で示されるように十字型に配置された４個の貫通孔
２はステージを４区画に分割し，各区画の対角線の位置
にハーフスリット状の溝８を設けている。
である。この例は，貫通孔とハーフスリットの溝を組み
合わせ，お互いの欠点を補うようにした例である。図で
実線で示されるように十字型に配置された４個の貫通孔
２はステージを４区画に分割し，各区画の対角線の位置
にハーフスリット状の溝８を設けている。
【００１９】図９は本発明の実施例９を説明する平面図
である。この例は，ハーフスリット状の溝８を４辺に沿
って平行に配置した例である。図10は本発明の実施例10
を説明する平面図である。
である。この例は，ハーフスリット状の溝８を４辺に沿
って平行に配置した例である。図10は本発明の実施例10
を説明する平面図である。
【００２０】この例は，長辺方向の貫通孔２を省略し，
その代わりに短辺に沿ってＴ字型のハーフスリット状の
溝８を設けた例である。図８〜10の貫通孔とハーフスリ
ット状の溝を組み合わせた例では, 半導体チップをステ
ージにろう付けする際の濡れを阻害することなく，封止
樹脂の応力を緩和することができる。
その代わりに短辺に沿ってＴ字型のハーフスリット状の
溝８を設けた例である。図８〜10の貫通孔とハーフスリ
ット状の溝を組み合わせた例では, 半導体チップをステ
ージにろう付けする際の濡れを阻害することなく，封止
樹脂の応力を緩和することができる。
【００２１】なお，ハーフスリット加工はリードフレー
ム作製時にエッチング工程で行う。このエッチングは，
溝以外の領域をフォトレジストでマスクしてリードフレ
ームのハーフエッチングを行う。
ム作製時にエッチング工程で行う。このエッチングは，
溝以外の領域をフォトレジストでマスクしてリードフレ
ームのハーフエッチングを行う。
【００２２】次に，実施例の効果を示す数値例を従来例
と対比して表１に示す。対象は封止樹脂にかかる引張応
力のシミュレーション結果とパッケージのクラック発生
率を示す。
と対比して表１に示す。対象は封止樹脂にかかる引張応
力のシミュレーション結果とパッケージのクラック発生
率を示す。
【００２３】 表１ 引張応力(kg/mm2) クラック発生率 (％) 長辺最大 長辺中央 外部 内部 従来例〔図11(B) 〕 40 40 60 100 従来例〔図11(C) 〕 8 1 10 20 実施例〔図１〕 3 1 0 0 実施例〔図５〕 5 1 0 0 実施例〔図７〕 5 1 0 5 ここで, 用いたパッケージは FPT28ピン, ステージサイ
ズは 6.3×10.6 mm,吸湿条件は85℃, 85％湿度中に48時
間放置, 半田ディップ条件は 260℃, 10秒である。
ズは 6.3×10.6 mm,吸湿条件は85℃, 85％湿度中に48時
間放置, 半田ディップ条件は 260℃, 10秒である。
【００２４】ここで， 引張応力のシミュレーションはパッケージ内のステ
ージ下の樹脂に任意の圧力を加えたモデルを作製し，有
限要素法に基づく計算法を用いてステージ周辺のモール
ド樹脂にかかる引張応力を求めた。
ージ下の樹脂に任意の圧力を加えたモデルを作製し，有
限要素法に基づく計算法を用いてステージ周辺のモール
ド樹脂にかかる引張応力を求めた。
【００２５】 表中の長辺最大は応力の長辺方向の分
布の最大値, 長辺中央は長辺中央における応力値を表
す。 表中のクラック発生率の外部は外観検査により, 内
部クラックは断面研磨, または超音波探傷器により検出
する。
布の最大値, 長辺中央は長辺中央における応力値を表
す。 表中のクラック発生率の外部は外観検査により, 内
部クラックは断面研磨, または超音波探傷器により検出
する。
【００２６】
【発明の効果】本発明によれば，半導体装置を半田ディ
ップする際，高温により封止樹脂に発生する応力を緩和
し，封止樹脂のクラックの発生を抑制することができ
た。また，貫通孔の逆テーパ形状により，リードフレー
ムと樹脂との間の密着性を向上して界面剥離を防止し耐
湿性の向上が期待できる。
ップする際，高温により封止樹脂に発生する応力を緩和
し，封止樹脂のクラックの発生を抑制することができ
た。また，貫通孔の逆テーパ形状により，リードフレー
ムと樹脂との間の密着性を向上して界面剥離を防止し耐
湿性の向上が期待できる。
【図１】 本発明の実施例１を説明する平面図
【図２】 本発明の実施例２を説明する断面図
【図３】 本発明の実施例３を説明する平面図
【図４】 本発明の実施例４を説明する平面図
【図５】 本発明の実施例５を説明する平面図
【図６】 本発明の実施例６を説明する平面図
【図７】 本発明の実施例７の説明図
【図８】 本発明の実施例８の説明図
【図９】 本発明の実施例９を説明する平面図
【図10】 本発明の実施例10を説明する平面図
【図11】 従来の樹脂封止半導体装置の説明図
【図12】 従来例の問題点の説明図である。
１ 半導体チップをろう付け等により固着するステージ ２ 貫通孔 ３ サポートバー ４ 半導体チップ ５ ワイヤ ６ 封止樹脂 ７ リード ８ ハーフスリットの溝 ９ 樹脂パッケージに発生したクラック
Claims (4)
- 【請求項１】 半導体チップを搭載するステージに，該
ステージの中央から該ステージの辺に向かって設けた複
数の帯状の貫通孔と，該辺の周辺に該辺に沿って設けた
複数の帯状の貫通孔とを有することを特徴とするリード
フレーム。 - 【請求項２】 前記帯状の貫通孔の代わりに，単独の貫
通孔が複数個帯状に配列されていることを特徴とする請
求項１記載のリードフレーム。 - 【請求項３】 前記貫通孔は開口面積がチップ搭載面よ
り裏面方向に向かって漸次狭くした形状に形成されてい
ることを特徴とする請求項１あるいは２記載のリードフ
レーム。 - 【請求項４】 前記貫通孔の代わりに，チップ搭載面の
反対の面に溝を形成したことを特徴とする請求項１ある
いは２あるいは３記載のリードフレーム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23069091 | 1991-09-11 | ||
| JP3-230690 | 1991-09-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129513A true JPH05129513A (ja) | 1993-05-25 |
Family
ID=16911787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4045073A Withdrawn JPH05129513A (ja) | 1991-09-11 | 1992-03-03 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129513A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19639181A1 (de) * | 1996-09-24 | 1998-04-02 | Siemens Ag | Zuleitungsrahmen für ein mikroelektronisches Bauelement |
| US9076776B1 (en) * | 2009-11-19 | 2015-07-07 | Altera Corporation | Integrated circuit package with stand-off legs |
| JP2016092261A (ja) * | 2014-11-06 | 2016-05-23 | 三菱電機株式会社 | 電子制御装置およびその製造方法 |
| CN107994005A (zh) * | 2017-12-27 | 2018-05-04 | 天水华天科技股份有限公司 | 一种高可靠性阵列锁定式引线框架及其在封装件中的应用 |
| CN107994005B (zh) * | 2017-12-27 | 2024-07-05 | 天水华天科技股份有限公司 | 一种高可靠性阵列锁定式引线框架及该引线框架在封装件中的应用 |
-
1992
- 1992-03-03 JP JP4045073A patent/JPH05129513A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19639181A1 (de) * | 1996-09-24 | 1998-04-02 | Siemens Ag | Zuleitungsrahmen für ein mikroelektronisches Bauelement |
| US9076776B1 (en) * | 2009-11-19 | 2015-07-07 | Altera Corporation | Integrated circuit package with stand-off legs |
| JP2016092261A (ja) * | 2014-11-06 | 2016-05-23 | 三菱電機株式会社 | 電子制御装置およびその製造方法 |
| CN107994005A (zh) * | 2017-12-27 | 2018-05-04 | 天水华天科技股份有限公司 | 一种高可靠性阵列锁定式引线框架及其在封装件中的应用 |
| CN107994005B (zh) * | 2017-12-27 | 2024-07-05 | 天水华天科技股份有限公司 | 一种高可靠性阵列锁定式引线框架及该引线框架在封装件中的应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI630692B (zh) | 用於封裝積體電路之薄片 | |
| US20040043537A1 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
| US4928162A (en) | Die corner design having topological configurations | |
| JPH10223698A (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| JPH05129513A (ja) | リードフレーム | |
| JP3139882B2 (ja) | 封止型半導体装置 | |
| JP2679664B2 (ja) | 樹脂封止型半導体装置 | |
| JPH08204107A (ja) | 樹脂封止型半導体装置 | |
| JPS6344750A (ja) | 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム | |
| JP3383475B2 (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JP2006041529A (ja) | リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法 | |
| JPH05175198A (ja) | 半導体装置 | |
| JP3084919B2 (ja) | 半導体装置 | |
| JPH0286153A (ja) | 樹脂封止型半導体装置 | |
| JPS61108147A (ja) | 半導体装置 | |
| JPH11265971A (ja) | Ｔｓｏｐ型半導体装置 | |
| KR19980032541U (ko) | 반도체 패키지 | |
| JPH01179434A (ja) | 半導体集積回路装置 | |
| JPH09298271A (ja) | 半導体集積回路装置 | |
| JPH06334036A (ja) | 半導体装置およびその製造方法 | |
| KR19980032540U (ko) | 반도체 패키지의 리드 프레임 | |
| JPH04254363A (ja) | リードフレーム及びそれを用いた半導体集積回路装置 | |
| JPS60176256A (ja) | 半導体装置 | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |