KR19980032541U - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR19980032541U KR19980032541U KR2019960045402U KR19960045402U KR19980032541U KR 19980032541 U KR19980032541 U KR 19980032541U KR 2019960045402 U KR2019960045402 U KR 2019960045402U KR 19960045402 U KR19960045402 U KR 19960045402U KR 19980032541 U KR19980032541 U KR 19980032541U
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- lead
- chip
- paddle
- inner lead
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 고안은 반도체 패키지에 관한 것으로 특히, 다핀화에 적당하도록 한 반도체 패키지에 관한 것이다.
이와 같은 본 고안에 따른 반도체 패키지는 동일 패키지내에 복수개의 인너 리드가 각각의 인너 리드 사이에 절연테이프로 적층되고 각각의 인너 리드와 패들상에 안착된 칩이 복수개의 와이어에 의하여 전기적으로 연결됨에 그 특징이 있다.
Description
본 고안은 반도체 패키지에 관한 것으로 특히, 다핀화에 적당하도록 한 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지 제조시에는 웨이퍼에 집적회로를 형성하는 FAB 공정(Fabrication Process)을 완료한 후, 상기 웨이퍼상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing), 상기 분리된 각 칩을 리드 프레임(Lead Frame)의 패들(Paddle)에 안착시키는 칩 본딩(Chip Bonding), 칩 위의 본딩 패드(Bonding Pad)와 리드 프레임의 인너 리드(Inner Lead)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한 후, 회로를 보호하기 위해 몰딩(Molding)을 수행하게 된다.
또한, 몰딩을 수행한 후에는 리드 프레임의 써버트 바(Support Bar) 및 댐바(Dma Bar)를 자르는 트리밍(Trimming) 및 아웃 리드(Out Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 되며, 트리밍 및 포밍 완료 후에는 최종적으로 솔더링(Solding)을 실시함으로써 패키지 공정을 완료하게 된다.
이하, 첨부된 도면을 참조하여 종래의 반도체 패키지에 관하여 설명하면 다음과 같다.
도 1은 종래의 반도체 패키지를 나타낸 종단면도이다.
종래의 반도체 패키지는 도 1에 도시된 바와 같이 패들(Paddle)(11), 상기 패들(11)상에 안착되는 칩(Chip)(12), 상기 칩(12)과 일정간격을 갖고 양쪽에 위치하는 리드 프레임의 인너 리드(Inner Lead)(13), 상기 인너 리드(13)와 상기 칩(12)을 전기적으로 연결하는 와이어(Wire)(14) 그리고 상기 패들(11), 칩(12), 인너 리드(13), 와이어(14) 등의 패키지 요소들을 몰딩하는 몰딩수지(15)로 구성된다.
그러나 상기와 같은 종래의 반도체 패키지에 있어서 다음과 같은 문제점이 있었다.
즉, 종래의 반도체 패키지는 리드 간격(Lead Pitch) 및 크기(Size)에 제한되어 다핀(Pin)화된 반도체 패키지가 불가능하고, 다핀화를 위해서는 리드 간격을 좁게하여야 하는데 이로 인하여 와이어의 결점(Fail)이 수반된다.
본 고안은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 다핀화에 적당한 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 패키지를 나타낸 종단면도
도 2는 본 고안에 따른 반도체 패키지를 나타낸 종단면도
*도면의 주요부분에 대한 부호의 설명*
21 : 패들22 : 칩
23a : 제 1 인너 리드23b : 제 2 인너 리드
24 : 절연테이프25a : 제 1 와이어
25b : 제 2 와이어26 : 몰딩수지
상기와 같은 목적을 달성하기 위한 본 고안에 따른 반도체 패키지는 동일 패키지내에 복수개의 인너 리드가 각각의 인너 리드 사이에 절연테이프로 적층되고 각각의 인너 리드와 패들상에 안착된 칩이 복수개의 와이어에 의하여 전기적으로 연결됨에 그 특징이 있다.
이하, 첨부된 도면을 참조하여 본 고안에 따른 반도체 패키지를 상세히 설명하면 다음과 같다.
도 2는 본 고안에 따른 반도체 패키지를 나타낸 종단면도이다.
도 2에 도시된 바와 같이 패들(Paddle)(21)과, 상기 패들(21)상에 안착되는 칩(Chip)(22)과, 상기 칩(22)과 일정한 간격을 갖고 위치하는 리드 프레임의 제 1, 제 2 인너 리드(23a, 23b)와 , 상기 제 1 인너 리드(23a)와 제 2 인너 리드(23b) 사이에 형성되는 절연테이프(Tape)(24)과, 상기 제 1, 제 2 인너 리드(23a, 23b)와 상기 칩(22)을 전기적으로 연결하는 제 1, 제 2 와이어(25a, 25b) 그리고 상기 패들(21), 칩(22), 제 1, 제 2 인너 리드(23a, 23b), 제 1, 제 2 와이어(25a, 25b) 등의 패키지 요소들을 몰딩하는 몰딩수지(26)를 포함하여 구성된다.
여기서 상기 제 1 인너 리드(23a)는 리드 프레임에서 인너 리드 스페이스(Space)가 반으로 제작된 리드 프레임이고, 상기 제 2 인너 리드(23b)는 상기 패들(21)이 제거된 리드 프레임이다.
이상에서 설명한 바와 같이 본 고안에 따른 반도체 패키지에 있어서 리드 간격을 그대로 유지하면서 2개의 와이어가 2개의 인너 리드와 칩을 전기적으로 연결하기 때문에 다핀화를 이루는 효과가 있다.
Claims (3)
- 동일 패키지내에 복수개의 인너 리드가 각각의 인너 리드 사이에 절연테이프로 적층되고 각각의 인너 리드와 패들상에 안착된 칩이 복수개의 와이어에 의하여 전기적으로 연결됨을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 복수개의 인너 리드수와 복수개의 와이어의 수는 서로 동일함을 특징으로 하는 반도체 패키지.
- 제1항에 있어서, 상기 복수개의 인너 리드에서 일부의 인너 리드는 리드 프레임에서 인너 리드 스페이스가 반으로 제작된 리드 프레임이고, 다른 인너 리드는 상기 패들이 제거된 리드 프레임을 특징으로 하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960045402U KR19980032541U (ko) | 1996-12-04 | 1996-12-04 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960045402U KR19980032541U (ko) | 1996-12-04 | 1996-12-04 | 반도체 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980032541U true KR19980032541U (ko) | 1998-09-05 |
Family
ID=53987099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960045402U KR19980032541U (ko) | 1996-12-04 | 1996-12-04 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980032541U (ko) |
-
1996
- 1996-12-04 KR KR2019960045402U patent/KR19980032541U/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617197B1 (en) | Multi row leadless leadframe package | |
| KR100930841B1 (ko) | 멀티-열 리드프레임 | |
| USRE36097E (en) | Semiconductor package for a semiconductor chip having centrally located bottom bond pads | |
| US5757082A (en) | Semiconductor chips, devices incorporating same and method of making same | |
| US20080197464A1 (en) | Integrated Circuit Device Package with an Additional Contact Pad, a Lead Frame and an Electronic Device | |
| KR19980032541U (ko) | 반도체 패키지 | |
| US7247515B2 (en) | Frame for semiconductor package | |
| KR200163131Y1 (ko) | 반도체소자의 칩(Chip)구조 | |
| KR100291511B1 (ko) | 멀티 칩 패키지 | |
| KR200159486Y1 (ko) | 반도체 패키지 | |
| KR100440789B1 (ko) | 반도체 패키지와 이것의 제조방법 | |
| KR200155051Y1 (ko) | 리드 프레임(Lead Frame) | |
| JP2913858B2 (ja) | 混成集積回路 | |
| KR19990034731A (ko) | 리드 온 칩형 리드 프레임과 그를 이용한 패키지 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| KR0161870B1 (ko) | 반도체 패키지의 구조 및 제조방법 | |
| KR100192329B1 (ko) | 반도체소자 패키지 공정용 리드 프레임 | |
| KR200159002Y1 (ko) | 적층내부 리드리드 프레임 | |
| KR19980034504A (ko) | 반도체 소자 패키지 | |
| KR0147157B1 (ko) | 티형 고집적 반도체 패키지 | |
| KR200183768Y1 (ko) | 리드 프레임 | |
| KR0129004Y1 (ko) | 리드 프레임 | |
| KR0179922B1 (ko) | 직립형 패키지 | |
| JPH05136193A (ja) | 半導体デバイスのパツケージ構造 | |
| JPH06318670A (ja) | リードフレーム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |