JPH0512863A - 画像デユアルポートメモリのリフレツシユ方法 - Google Patents
画像デユアルポートメモリのリフレツシユ方法Info
- Publication number
- JPH0512863A JPH0512863A JP3165564A JP16556491A JPH0512863A JP H0512863 A JPH0512863 A JP H0512863A JP 3165564 A JP3165564 A JP 3165564A JP 16556491 A JP16556491 A JP 16556491A JP H0512863 A JPH0512863 A JP H0512863A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- transfer
- vram
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 水平同期信号が無くなった場合であってもリ
フレッシュを実行することによって、記憶されたデータ
が破壊されないようにすることを目的とする。 【構成】 ＤＲＡＭを含む画像デュアルポートメモリに
記憶された画像データをリフレッシュする際に、ＮＴＳ
Ｃ信号に含まれる水平同期信号の有無を検出し、水平同
期信号が有ることを検出した場合は水平同期信号により
画像データをリフレッシュし、水平同期信号が無いこと
を検出した場合は水平同期信号と同じ速度の信号により
画像データをリフレッシュすることから構成される。
フレッシュを実行することによって、記憶されたデータ
が破壊されないようにすることを目的とする。 【構成】 ＤＲＡＭを含む画像デュアルポートメモリに
記憶された画像データをリフレッシュする際に、ＮＴＳ
Ｃ信号に含まれる水平同期信号の有無を検出し、水平同
期信号が有ることを検出した場合は水平同期信号により
画像データをリフレッシュし、水平同期信号が無いこと
を検出した場合は水平同期信号と同じ速度の信号により
画像データをリフレッシュすることから構成される。
Description
【０００１】
【産業上の利用分野】本発明は画像デュアルポートメモ
リのリフレッシュ方法に関する。近年端末への高画質化
に伴い、画像用のデュアルポートメモリを大量に使用す
るようになってきた。そして、このようなデュアルポー
トメモリとして大容量のＤＲＡＭで構成されたものがよ
く知られている。ＤＲＡＭを用いたデュアルポートメモ
リではリフレッシュが必要である。
リのリフレッシュ方法に関する。近年端末への高画質化
に伴い、画像用のデュアルポートメモリを大量に使用す
るようになってきた。そして、このようなデュアルポー
トメモリとして大容量のＤＲＡＭで構成されたものがよ
く知られている。ＤＲＡＭを用いたデュアルポートメモ
リではリフレッシュが必要である。
【０００２】
【従来の技術】従来、デュアルポートメモリの制御は、
図２に示す電気回路により行なわれている。同図におい
て、デュアルポートメモリ（以下ＶＲＡＭと記す）１２
は書込み・読出し可能なシリアルメモリ（以下ＳＡＭと
記す）１２ａとダイナミックＲＡＭ（以下ＤＲＡＭと記
す）１２ｂとで構成され、入力されるＮＴＳＣ画像デー
タを記憶するとともに、ＣＰＵ１１からの画像データを
記憶する。ＶＲＡＭ１２へのデータの読み出し・書き込
みは、アービタ１５の信号をメモリ制御部１３が受けて
制御される。アービタ１５にはＣＰＵ１１よりメモリ・
ライトリクエストが入力される他、転送・リフレッシュ
リクエスト生成部１４から出力される転送リクエスト及
びリフレッシュリクエストがそれぞれ入力される。転送
・リフレッシュリクエスト生成部１４は、入力されるＨ
Ｓ（水平同期）信号により上記リクエストの信号を出力
するとともに、ＣＵＰ１１からの信号をうけて起動設定
部１９が出力するイネーブル信号により動作を開始する
自走カウンタ１６のデコーダ１７でデコーダされた信号
により上記リクエストの信号を出力する。
図２に示す電気回路により行なわれている。同図におい
て、デュアルポートメモリ（以下ＶＲＡＭと記す）１２
は書込み・読出し可能なシリアルメモリ（以下ＳＡＭと
記す）１２ａとダイナミックＲＡＭ（以下ＤＲＡＭと記
す）１２ｂとで構成され、入力されるＮＴＳＣ画像デー
タを記憶するとともに、ＣＰＵ１１からの画像データを
記憶する。ＶＲＡＭ１２へのデータの読み出し・書き込
みは、アービタ１５の信号をメモリ制御部１３が受けて
制御される。アービタ１５にはＣＰＵ１１よりメモリ・
ライトリクエストが入力される他、転送・リフレッシュ
リクエスト生成部１４から出力される転送リクエスト及
びリフレッシュリクエストがそれぞれ入力される。転送
・リフレッシュリクエスト生成部１４は、入力されるＨ
Ｓ（水平同期）信号により上記リクエストの信号を出力
するとともに、ＣＵＰ１１からの信号をうけて起動設定
部１９が出力するイネーブル信号により動作を開始する
自走カウンタ１６のデコーダ１７でデコーダされた信号
により上記リクエストの信号を出力する。
【０００３】ＨＳ信号が転送・リフレッシュリクエスト
生成部１４へ入力されている場合は、ＨＳ信号のタイミ
ングで転送リクエスト及びリフレッシュリクエスト信号
が出力される。転送リクエストは、ＶＲＡＭ１２のＳＡ
Ｍ１２ａからＤＲＡＭ１２ｂへあるいはその逆にデータ
を転送することを要求する信号であり、通常ＨＳ信号に
同期して生成される。
生成部１４へ入力されている場合は、ＨＳ信号のタイミ
ングで転送リクエスト及びリフレッシュリクエスト信号
が出力される。転送リクエストは、ＶＲＡＭ１２のＳＡ
Ｍ１２ａからＤＲＡＭ１２ｂへあるいはその逆にデータ
を転送することを要求する信号であり、通常ＨＳ信号に
同期して生成される。
【０００４】これとは逆にＶＲＡＭ１２におけるＤＲＡ
Ｍ１２ｂのみが使用されている場合（ＮＴＳＣ信号が必
要ない場合）やＮＴＳＣ信号が入力されない場合は、Ｃ
ＰＵ１１により自走カウンタ１６が起動され、自走１６
カウンタからの信号によって転送・リフレッシュリクエ
スト生成部１４はリフレッシュリクエストをアービタ１
５へ出力する。これによってＶＲＡＭ１２が制御され
る。
Ｍ１２ｂのみが使用されている場合（ＮＴＳＣ信号が必
要ない場合）やＮＴＳＣ信号が入力されない場合は、Ｃ
ＰＵ１１により自走カウンタ１６が起動され、自走１６
カウンタからの信号によって転送・リフレッシュリクエ
スト生成部１４はリフレッシュリクエストをアービタ１
５へ出力する。これによってＶＲＡＭ１２が制御され
る。
【０００５】
【発明が解決しようとする課題】上記の構成において、
ＨＳ信号においてリフレッシュが行なわれている場合
に、ＨＳ信号がその周波数の狂いなどで消滅した場合、
ＣＰＵ１１からの設定によりリフレッシュを行なうこと
が必要となる。しかしながら、この場合のＣＰＵからの
設定は、人的作業をともなうので、その設定が遅れた
り、あるいは怠ると、ＶＲＡＭ１２内のデータが破壊さ
れる可能性があった。
ＨＳ信号においてリフレッシュが行なわれている場合
に、ＨＳ信号がその周波数の狂いなどで消滅した場合、
ＣＰＵ１１からの設定によりリフレッシュを行なうこと
が必要となる。しかしながら、この場合のＣＰＵからの
設定は、人的作業をともなうので、その設定が遅れた
り、あるいは怠ると、ＶＲＡＭ１２内のデータが破壊さ
れる可能性があった。
【０００６】本発明は上記の事情を考慮してなされたも
ので、ＨＳ信号が無くなった場合に自動的に自走カウン
タを動作させてリフレッシュリクエストを生成してメモ
リのリフレッシュを行なう画像デュアルポートメモリの
リフレッシュ方法を提供しようとするものである。
ので、ＨＳ信号が無くなった場合に自動的に自走カウン
タを動作させてリフレッシュリクエストを生成してメモ
リのリフレッシュを行なう画像デュアルポートメモリの
リフレッシュ方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明の画像デュアルポ
ートメモリのリフレッシュ方法は、ＤＲＡＭを含む画像
デュアルポートメモリに記憶された画像データをリフレ
ッシュする際に、ＮＴＳＣ信号に含まれる水平同期信号
の有無を水平同期信号により画像データをリフレッシュ
し、水平同期信号が無いことを検出した場合は水平同期
信号と同じ速度の信号により画像データをリフレッシュ
することを特徴とする。
ートメモリのリフレッシュ方法は、ＤＲＡＭを含む画像
デュアルポートメモリに記憶された画像データをリフレ
ッシュする際に、ＮＴＳＣ信号に含まれる水平同期信号
の有無を水平同期信号により画像データをリフレッシュ
し、水平同期信号が無いことを検出した場合は水平同期
信号と同じ速度の信号により画像データをリフレッシュ
することを特徴とする。
【０００８】
【作用】水平同期信号が無くなると、そのことが検出さ
れ、画像データのリフレッシュは水平同期信号と同じ速
度の信号により行われる。したがって、常時水平同期信
号でリフレッシュすることと同じ状態となり、画像デー
タが破壊されることが防止される。
れ、画像データのリフレッシュは水平同期信号と同じ速
度の信号により行われる。したがって、常時水平同期信
号でリフレッシュすることと同じ状態となり、画像デー
タが破壊されることが防止される。
【０００９】
【実施例】以下本発明の実施例を図面にて詳述するが、
本発明は以下の実施例に限定されるものではない。図１
は本発明の実施例の電気回路図である。すなわち、本発
明の方法は図１に示す構成を有する画像処理装置によっ
て実行される。
本発明は以下の実施例に限定されるものではない。図１
は本発明の実施例の電気回路図である。すなわち、本発
明の方法は図１に示す構成を有する画像処理装置によっ
て実行される。
【００１０】同図において、１はＣＰＵ、２は画像デュ
アルポートメモリ（以下ＶＲＡＭと記す）である。ＶＲ
ＡＭ２は、ＳＡＭ部２ａはシリアルポートから入力され
るＮＴＳＣの動画像信号データを記憶する。ＳＡＭ部２
ａに記憶された動画像信号データは、後述する水平同期
信号によりＤＲＡＭ部２ｂへ転送される。ＤＲＡＭ部２
ｂはランダムポート及びデータバスを介してＣＰＵ１に
接続され、ＳＡＭ部２ａからのデータを記憶したり、Ｃ
ＰＵ１から送出されたデータを記憶する。
アルポートメモリ（以下ＶＲＡＭと記す）である。ＶＲ
ＡＭ２は、ＳＡＭ部２ａはシリアルポートから入力され
るＮＴＳＣの動画像信号データを記憶する。ＳＡＭ部２
ａに記憶された動画像信号データは、後述する水平同期
信号によりＤＲＡＭ部２ｂへ転送される。ＤＲＡＭ部２
ｂはランダムポート及びデータバスを介してＣＰＵ１に
接続され、ＳＡＭ部２ａからのデータを記憶したり、Ｃ
ＰＵ１から送出されたデータを記憶する。
【００１１】ＶＲＡＭ２はメモリ制御部３からの信号に
よりアクセス制御がなされる。メモリ制御部３は、ＣＰ
Ｕ１からコマンドバスを介して入力されるメモリ・リー
ド・ライトリクエストと転送・リフレッシュリクエスト
生成部４から出力される転送・リフレッシュリクエスト
との競合制御を行なうアービタ５からの信号に基いて、
ＶＲＡＭ２に対し、それぞれのリクエストが実行できる
ようアクセス制御を行う。
よりアクセス制御がなされる。メモリ制御部３は、ＣＰ
Ｕ１からコマンドバスを介して入力されるメモリ・リー
ド・ライトリクエストと転送・リフレッシュリクエスト
生成部４から出力される転送・リフレッシュリクエスト
との競合制御を行なうアービタ５からの信号に基いて、
ＶＲＡＭ２に対し、それぞれのリクエストが実行できる
ようアクセス制御を行う。
【００１２】転送・リフレッシュリクエスト生成部４
は、ＮＴＳＣ信号の水平同期信号（以下ＨＳ信号と記
す）が入力された際及び自走カウンタ６からの出力信号
がデコータ７を介して入力された際にそれぞれ、転送リ
クエスト及びリフレッシュリクエストをアービタ５に出
力する。自走カウンタ６は、ＣＰＵ１からのコマンド及
びＨＳ有無検出部８からのＨＳ信号無しの信号が入力さ
れた際にイネーブル信号を出力する起動設定部９からイ
ネーブル信号をうけて、ＨＳ信号の同じ速度の信号を出
力する。ＨＳ有無検出部８は、入力されるＨＳ信号がそ
の周波数の異常などで無くなったことを検出する。
は、ＮＴＳＣ信号の水平同期信号（以下ＨＳ信号と記
す）が入力された際及び自走カウンタ６からの出力信号
がデコータ７を介して入力された際にそれぞれ、転送リ
クエスト及びリフレッシュリクエストをアービタ５に出
力する。自走カウンタ６は、ＣＰＵ１からのコマンド及
びＨＳ有無検出部８からのＨＳ信号無しの信号が入力さ
れた際にイネーブル信号を出力する起動設定部９からイ
ネーブル信号をうけて、ＨＳ信号の同じ速度の信号を出
力する。ＨＳ有無検出部８は、入力されるＨＳ信号がそ
の周波数の異常などで無くなったことを検出する。
【００１３】以上の構成において、ＮＴＳＣ動画像信号
データがＶＲＡＭ２のシリアルポートに入力されている
場合は、ＨＳ信号により転送・リフレッシュリクエスト
生成部４が転送及びリフレッシュリクエストをアービタ
５を介してメモリ制御部３に出力する。これによってメ
モリ制御部３は、ＶＲＡＭ２のシリアルポートに入力さ
れたデータをＳＡＭ部２ａからＤＲＡＭ部２ｂに転送す
るとともに、ＤＲＡＭ部２ｂに記憶されたデータのリフ
レッシュを行なう。この場合にＨＳ信号が無くなり、そ
れがＨＳ有無検出部８で検出されると、起動設定部９が
作動され、自走カウンタ６が起動し、デコーダ７を介し
て信号を出力する。転送・リフレッシュリクエスト生成
部４は自走カウンタ６からの信号をうけてＨＳ信号の場
合と同様転送及びリフレッシュリクエストを出力する。
データがＶＲＡＭ２のシリアルポートに入力されている
場合は、ＨＳ信号により転送・リフレッシュリクエスト
生成部４が転送及びリフレッシュリクエストをアービタ
５を介してメモリ制御部３に出力する。これによってメ
モリ制御部３は、ＶＲＡＭ２のシリアルポートに入力さ
れたデータをＳＡＭ部２ａからＤＲＡＭ部２ｂに転送す
るとともに、ＤＲＡＭ部２ｂに記憶されたデータのリフ
レッシュを行なう。この場合にＨＳ信号が無くなり、そ
れがＨＳ有無検出部８で検出されると、起動設定部９が
作動され、自走カウンタ６が起動し、デコーダ７を介し
て信号を出力する。転送・リフレッシュリクエスト生成
部４は自走カウンタ６からの信号をうけてＨＳ信号の場
合と同様転送及びリフレッシュリクエストを出力する。
【００１４】なお、自走カウンタ６からの出力信号は以
下に説明するＣＰＵ１からＶＲＡＭ２をアクセスする場
合にも使用される。
下に説明するＣＰＵ１からＶＲＡＭ２をアクセスする場
合にも使用される。
【００１５】ＶＲＡＭ２に記憶されている画像データを
他のＶＲＡＭへその一部あるいは全部を転送し画像合成
などを行なう場合、ＣＰＵ１からのコマンドにより起動
設定部９が自走カウンタ６を起動させ、これによって転
送リクエストが生成されて転送が実行される。また、Ｖ
ＲＡＭ２の画像データを読み出し、データ圧縮、画像の
各大、縮小処理などを行い、他のＶＲＡＭへ格納する場
合も上記と同様にしてＶＲＡＭのアクセス制御が行われ
る。
他のＶＲＡＭへその一部あるいは全部を転送し画像合成
などを行なう場合、ＣＰＵ１からのコマンドにより起動
設定部９が自走カウンタ６を起動させ、これによって転
送リクエストが生成されて転送が実行される。また、Ｖ
ＲＡＭ２の画像データを読み出し、データ圧縮、画像の
各大、縮小処理などを行い、他のＶＲＡＭへ格納する場
合も上記と同様にしてＶＲＡＭのアクセス制御が行われ
る。
【００１６】さらに他の画像データをランダムポートよ
りＤＲＡＭ部２ｂへ書き込み画像合成などを行なう場合
も同様である。
りＤＲＡＭ部２ｂへ書き込み画像合成などを行なう場合
も同様である。
【００１７】
【発明の効果】以上説明したように本発明によれば、水
平同期信号がなくなった場合でもデュアルポートメモリ
のリフレッシュが行われるので、記憶されたデータが破
壊されることなく、データの信頼性が向上する。
平同期信号がなくなった場合でもデュアルポートメモリ
のリフレッシュが行われるので、記憶されたデータが破
壊されることなく、データの信頼性が向上する。
【図１】本発明の実施例を実行する画像処理装置の構成
を示す電気回路図である。
を示す電気回路図である。
【図２】従来の画像処理装置の構成を示す電気回路図で
ある。
ある。
１ ＣＰＵ ２ 画像デュアルポートメモリ ３ メモリ制御部 ４ 転送・リフレッシュリクエスト生成部 ６ 自走カウンタ ８ ＨＳ有無検出部
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＤＲＡＭを含む画像デュアルポートメモ
リに記憶された画像データをリフレッシュする際に、 ＮＴＳＣ信号に含まれる水平同期信号の有無を検出し、 水平同期信号が有ることを検出した場合は水平同期信号
より画像データをリフレッシュし、 水平同期信号が無いことを検出した場合は水平同期信号
と同じ速度の信号により画像データをリフレッシュす
る、 ことを特徴とする画像デュアルポートメモリのリフレッ
シュ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165564A JPH0512863A (ja) | 1991-07-05 | 1991-07-05 | 画像デユアルポートメモリのリフレツシユ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165564A JPH0512863A (ja) | 1991-07-05 | 1991-07-05 | 画像デユアルポートメモリのリフレツシユ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512863A true JPH0512863A (ja) | 1993-01-22 |
Family
ID=15814762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165564A Withdrawn JPH0512863A (ja) | 1991-07-05 | 1991-07-05 | 画像デユアルポートメモリのリフレツシユ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512863A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472673A (en) * | 1992-08-04 | 1995-12-05 | Toyota Jidosha Kabushiki Kaisha | Exhaust gas purification device for an engine |
| EP0785080A2 (en) | 1996-01-19 | 1997-07-23 | Seiko Epson Corporation | Printing apparatus comprising plural printing units |
| EP0869676A1 (en) * | 1997-03-31 | 1998-10-07 | Compaq Computer Corporation | Integrated picture quality control environment |
-
1991
- 1991-07-05 JP JP3165564A patent/JPH0512863A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472673A (en) * | 1992-08-04 | 1995-12-05 | Toyota Jidosha Kabushiki Kaisha | Exhaust gas purification device for an engine |
| EP0785080A2 (en) | 1996-01-19 | 1997-07-23 | Seiko Epson Corporation | Printing apparatus comprising plural printing units |
| US5782567A (en) * | 1996-01-19 | 1998-07-21 | Seiko Epson Corporation | Printing apparatus comprising plural printing mechanisms |
| EP0869676A1 (en) * | 1997-03-31 | 1998-10-07 | Compaq Computer Corporation | Integrated picture quality control environment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7085941B2 (en) | Clock control apparatus and method, for a memory controller, that processes a block access into single continuous macro access while minimizing power consumption | |
| JP2010033702A (ja) | リフレッシュフラグを発生させる半導体メモリシステム | |
| TW550596B (en) | Synchronous semiconductor memory device for controlling cell operations by using frequency information of a clock signal | |
| JPH0512863A (ja) | 画像デユアルポートメモリのリフレツシユ方法 | |
| KR970705141A (ko) | 컴퓨터 시스템의 edo drams의 버스트 율을 증가시키는 방법 및 장치(an apparatus and method for increasing the burst rate of edo drams in a computer system) | |
| JPS62256298A (ja) | ダイナミツクランダムアクセスメモリのリフレツシユ装置 | |
| JP2001014213A (ja) | マイクロコンピュータおよびマイクロコンピュータを用いたシステム | |
| JP3318125B2 (ja) | Ｄｒａｍ制御回路 | |
| JPH052877A (ja) | 映像表示メモリアクセス方式 | |
| JP3147367B2 (ja) | 主記憶制御回路 | |
| JPH05101650A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JP2000207882A (ja) | シンクロナスｄｒａｍ | |
| JP2001202777A (ja) | Ｓｄｒａｍの制御装置 | |
| JPH04159682A (ja) | メモリコントローラ | |
| JPH07141866A (ja) | Ｄｒａｍセルフリフレッシュタイミング回路 | |
| JP2001166913A (ja) | 画面表示装置を備えたマイクロコンピュータ | |
| JPH0982088A (ja) | コンピュータシステム | |
| JPH02302796A (ja) | 表示制御装置 | |
| KR100233518B1 (ko) | 디램자유접근제어시스템 | |
| JPH09134598A (ja) | 半導体記憶装置 | |
| JPH04199208A (ja) | メモリリセット制御方式 | |
| JPH10125062A (ja) | メモリ制御装置 | |
| JPH0476886A (ja) | メモリ | |
| JPH06333390A (ja) | ダイナミックメモリリフレッシュ回路 | |
| KR940016249A (ko) | 다이나믹 램(dram) 리프레쉬용 콘트롤 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |