JP2503923B2 - 電子ディスク装置 - Google Patents
電子ディスク装置Info
- Publication number
- JP2503923B2 JP2503923B2 JP29499393A JP29499393A JP2503923B2 JP 2503923 B2 JP2503923 B2 JP 2503923B2 JP 29499393 A JP29499393 A JP 29499393A JP 29499393 A JP29499393 A JP 29499393A JP 2503923 B2 JP2503923 B2 JP 2503923B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- read error
- read
- address
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は電子ディスク装置に関
し、特にリフレッシュしたエリアをリードすることによ
りリードエラーの発生をチェックする機能を有する電子
ディスク装置に関する。
し、特にリフレッシュしたエリアをリードすることによ
りリードエラーの発生をチェックする機能を有する電子
ディスク装置に関する。
【０００２】
【従来の技術】従来の電子ディスク装置ではメモリ部か
らデータをリードするときのみ、リードエラーのチェッ
クを行い、それ以外のリフレッシュ直後等にはリードエ
ラーのチェックは行っていなかった。例えば、特開平４
−２７３５５１号公報には、電子ディスク装置を２重構
成にすることにより、半導体メモリ部のデータのエラー
を検出する電子ディスクサブシステムが記載されてい
る。この従来技術では、一定時間間隔で半導体メモリの
記憶内容を読み出すことによりエラー検出を行ってお
り、リフレッシュとの連動動作によるエラーチェックは
行われていなかった。
らデータをリードするときのみ、リードエラーのチェッ
クを行い、それ以外のリフレッシュ直後等にはリードエ
ラーのチェックは行っていなかった。例えば、特開平４
−２７３５５１号公報には、電子ディスク装置を２重構
成にすることにより、半導体メモリ部のデータのエラー
を検出する電子ディスクサブシステムが記載されてい
る。この従来技術では、一定時間間隔で半導体メモリの
記憶内容を読み出すことによりエラー検出を行ってお
り、リフレッシュとの連動動作によるエラーチェックは
行われていなかった。
【０００３】
【発明が解決しようとする課題】この従来の技術では、
リフレッシュ直後にリフレッシュしたエリアでリードエ
ラーが発生していないかをチェックする機能を有してい
なかったため、直後のリード／ライト動作時にデータを
破壊したのか、またはリフレッシュ時にデータを破壊し
たのかを即座に判別できないという問題があった。
リフレッシュ直後にリフレッシュしたエリアでリードエ
ラーが発生していないかをチェックする機能を有してい
なかったため、直後のリード／ライト動作時にデータを
破壊したのか、またはリフレッシュ時にデータを破壊し
たのかを即座に判別できないという問題があった。
【０００４】
【課題を解決するための手段】上述した問題点を解決す
るため、本願発明では、一定期間毎にリフレッシュを要
するメモリ手段を有する電子ディスク装置において、前
記メモリ手段のリフレッシュ動作を制御するリフレッシ
ュ制御手段と、このリフレッシュ制御手段の制御による
リフレッシュ後にリードエラーのチェックを行なう旨、
および、チェックを行なうべき記憶容量を設定するリー
ドエラーチェックエリア設定手段と、このリードエラー
チェックエリア設定手段の設定状態に応じて前記メモリ
部におけるリードエラーの検出を行なうリードエラー検
出手段とを有する。
るため、本願発明では、一定期間毎にリフレッシュを要
するメモリ手段を有する電子ディスク装置において、前
記メモリ手段のリフレッシュ動作を制御するリフレッシ
ュ制御手段と、このリフレッシュ制御手段の制御による
リフレッシュ後にリードエラーのチェックを行なう旨、
および、チェックを行なうべき記憶容量を設定するリー
ドエラーチェックエリア設定手段と、このリードエラー
チェックエリア設定手段の設定状態に応じて前記メモリ
部におけるリードエラーの検出を行なうリードエラー検
出手段とを有する。
【０００５】また、前記リードエラーチェックエリア設
定手段は、リフレッシュ後にリードエラーのチェックを
すべきモードが設定されるモード有効フラグと、リード
エラーのチェックをすべき記憶容量数を格納する記憶容
量数格納回路と、リフレッシュアドレスをリードエラー
チェックの開始アドレスとして格納する開始アドレス格
納回路とを有し、前記リードエラー検出手段は、前記モ
ード有効フラグが前記モードを示している場合には、リ
フレッシュ後に擬似的な読出し動作を、前記開始アドレ
ス格納回路の開始アドレスから前記記憶容量数格納回路
の記憶容量数分行なう。
定手段は、リフレッシュ後にリードエラーのチェックを
すべきモードが設定されるモード有効フラグと、リード
エラーのチェックをすべき記憶容量数を格納する記憶容
量数格納回路と、リフレッシュアドレスをリードエラー
チェックの開始アドレスとして格納する開始アドレス格
納回路とを有し、前記リードエラー検出手段は、前記モ
ード有効フラグが前記モードを示している場合には、リ
フレッシュ後に擬似的な読出し動作を、前記開始アドレ
ス格納回路の開始アドレスから前記記憶容量数格納回路
の記憶容量数分行なう。
【０００６】
【実施例】次に本願発明の電子ディスク装置の一実施例
について図面を参照して詳細に説明する。
について図面を参照して詳細に説明する。
【０００７】図１を参照すると、本願発明の一実施例で
ある電子ディスク装置は、インタフェース制御部１００
と、リードエラーチェックエリア設定部２００と、リー
ドエラー検出部３００と、リフレッシュ制御部４００
と、メモリ部５００とを有している。インタフェース制
御部１００は、上位装置とメモリ部５００との間の転送
プロトコルを変換し、データや命令の送受を行なう。上
位装置とのデータ転送と、電子ディスク装置内のデータ
転送とでは、クロックとの同期が必要か否かなどの転送
方法が異なるからである。リードエラーチェックエリア
設定部２００は、リードエラーをチェックする旨を登録
し、チェックすべきメモリ部５００のアドレス領域を設
定する。リードエラー検出部３００は、リードエラーチ
ェックエリア設定部２００により設定されたアドレス領
域について読出しエラーの検出を行なう。メモリ部５０
０は、ダイナミックランダムアクセスメモリ（以下、Ｄ
ＲＡＭという）からなる。リフレッシュ制御部４００
は、メモリ部５００のＤＲＡＭのリフレッシュ動作を制
御する。
ある電子ディスク装置は、インタフェース制御部１００
と、リードエラーチェックエリア設定部２００と、リー
ドエラー検出部３００と、リフレッシュ制御部４００
と、メモリ部５００とを有している。インタフェース制
御部１００は、上位装置とメモリ部５００との間の転送
プロトコルを変換し、データや命令の送受を行なう。上
位装置とのデータ転送と、電子ディスク装置内のデータ
転送とでは、クロックとの同期が必要か否かなどの転送
方法が異なるからである。リードエラーチェックエリア
設定部２００は、リードエラーをチェックする旨を登録
し、チェックすべきメモリ部５００のアドレス領域を設
定する。リードエラー検出部３００は、リードエラーチ
ェックエリア設定部２００により設定されたアドレス領
域について読出しエラーの検出を行なう。メモリ部５０
０は、ダイナミックランダムアクセスメモリ（以下、Ｄ
ＲＡＭという）からなる。リフレッシュ制御部４００
は、メモリ部５００のＤＲＡＭのリフレッシュ動作を制
御する。
【０００８】リードエラーチェックエリア設定部２００
は、有効フラグ２１０と、バイト数格納回路２２０と、
開始アドレス格納回路２３０とを含んでいる。有効フラ
グ２１０が、リフレッシュ後にもリードエラーの検出を
すべき旨を表示していれば、メモリ部５００のＤＲＡＭ
をリフレッシュした直後に、後述のデータ転送制御回路
３３０の制御により、疑似的なリードシーケンスが生成
され、リードエラーの検出動作が行われる。バイト数格
納回路２２０は、リフレッシュ直後のリードエラー検出
をするバイト数を格納する回路である。開始アドレス格
納回路２３０は、メモリ部５００のＤＲＡＭのリフレッ
シュに使用したリフレッシュアドレスをリードエラー検
出開始アドレスとして格納しておくための回路である。
は、有効フラグ２１０と、バイト数格納回路２２０と、
開始アドレス格納回路２３０とを含んでいる。有効フラ
グ２１０が、リフレッシュ後にもリードエラーの検出を
すべき旨を表示していれば、メモリ部５００のＤＲＡＭ
をリフレッシュした直後に、後述のデータ転送制御回路
３３０の制御により、疑似的なリードシーケンスが生成
され、リードエラーの検出動作が行われる。バイト数格
納回路２２０は、リフレッシュ直後のリードエラー検出
をするバイト数を格納する回路である。開始アドレス格
納回路２３０は、メモリ部５００のＤＲＡＭのリフレッ
シュに使用したリフレッシュアドレスをリードエラー検
出開始アドレスとして格納しておくための回路である。
【０００９】リードエラー検出部３００は、データ転送
制御回路３１０と、アドレス生成回路３２０と、リード
エラー検出回路３３０とを含んでいる。データ転送制御
回路３１０は、インタフェース制御部１００からの書込
みデータに例えばエラー訂正符号（ＥＣＣ）等のエラー
を検出するための符号を付加し、メモリ部５００のため
の制御信号を生成し、また、アドレス生成回路３２０に
対してアドレスの加算を行なうように制御信号を与え
る。アドレス生成回路３２０は、通常のリード／ライト
動作時には上位装置から転送開始アドレスを受け取り、
リフレッシュ後のチェック時には開始アドレス格納回路
２３０からリフレッシュ開始アドレスを受け取る。そし
て、データ転送制御回路３１０からの制御信号に従っ
て、これら開始アドレスに対して一定値を加算してい
く。この一定値は、すなわち１サイクルで転送されるデ
ータのバイト数を表わす。なお、データ転送制御回路３
１０が制御信号を生成するにあたっては、通常のリード
／ライト動作時には上位装置からの転送バイト数を参照
し、リフレッシュ後のチェック時にはバイト数格納回路
２２０のバイト数を参照する。このため、データ転送制
御回路３１０は内部に、これらバイト数をカウントする
ためのカウンタを有している。リードエラー検出回路３
３０はメモリ部５００からの読出しデータについてリー
ドエラーが発生していないかを検出する。このエラー検
出には、データ転送制御回路３１０が付加した符号を使
用する。
制御回路３１０と、アドレス生成回路３２０と、リード
エラー検出回路３３０とを含んでいる。データ転送制御
回路３１０は、インタフェース制御部１００からの書込
みデータに例えばエラー訂正符号（ＥＣＣ）等のエラー
を検出するための符号を付加し、メモリ部５００のため
の制御信号を生成し、また、アドレス生成回路３２０に
対してアドレスの加算を行なうように制御信号を与え
る。アドレス生成回路３２０は、通常のリード／ライト
動作時には上位装置から転送開始アドレスを受け取り、
リフレッシュ後のチェック時には開始アドレス格納回路
２３０からリフレッシュ開始アドレスを受け取る。そし
て、データ転送制御回路３１０からの制御信号に従っ
て、これら開始アドレスに対して一定値を加算してい
く。この一定値は、すなわち１サイクルで転送されるデ
ータのバイト数を表わす。なお、データ転送制御回路３
１０が制御信号を生成するにあたっては、通常のリード
／ライト動作時には上位装置からの転送バイト数を参照
し、リフレッシュ後のチェック時にはバイト数格納回路
２２０のバイト数を参照する。このため、データ転送制
御回路３１０は内部に、これらバイト数をカウントする
ためのカウンタを有している。リードエラー検出回路３
３０はメモリ部５００からの読出しデータについてリー
ドエラーが発生していないかを検出する。このエラー検
出には、データ転送制御回路３１０が付加した符号を使
用する。
【００１０】リフレッシュ制御部４００は、リフレッシ
ュタイマー４１０と、リフレッシュ制御信号生成回路４
２０と、リフレッシュアドレス生成回路４３０と、制御
信号セレクタ４４０と、アドレスセレクタ４５０とを有
しており、メモリ部５００のＤＲＡＭのリフレッシュを
制御する。リフレッシュタイマー４１０は、ＤＲＡＭを
リフレッシュするためのタイミングを生成して、リフレ
ッシュ制御部４００内の各部、および、データ転送制御
部３１０に与える。リフレッシュ制御信号生成回路４２
０は、リフレッシュタイマー４１０からのリフレッシュ
信号に応じて、リフレッシュ対象となるＤＲＡＭに対し
てローアドレス有効信号（ＲＡＳ）やカラムアドレス有
効信号（ＣＡＳ）を適切なタイミングで与える。このリ
フレッシュのためのタイミングは一般にＤＲＡＭの仕様
に依存する。リフレッシュアドレス生成回路４３０は、
リフレッシュタイマー４１０からのリフレッシュ信号の
タイミングに応じて、リフレッシュすべきＤＲＡＭのア
ドレスを生成していく。制御信号セレクタ４４０は、メ
モリ部５００への制御信号を選択するためのセレクタで
あり、リフレッシュ時にはリフレッシュ制御信号生成回
路４２０からの制御信号を選択し、リフレッシュ時でな
ければデータ転送制御回路３１０からの制御信号を選択
する。この選択のための制御信号には、リフレッシュタ
イマー４１０からのリフレッシュ信号を使用する。アド
レスセレクタ４５０は、メモリ部５００へのアドレス信
号を選択するためのセレクタであり、リフレッシュ時に
はリフレッシュアドレス生成回路４３０からのアドレス
信号を選択し、通常動作時にはアドレス生成回路３２０
からのアドレス信号を選択する。この選択のための制御
信号には、リフレッシュタイマー４１０からのリフレッ
シュ信号を使用する。
ュタイマー４１０と、リフレッシュ制御信号生成回路４
２０と、リフレッシュアドレス生成回路４３０と、制御
信号セレクタ４４０と、アドレスセレクタ４５０とを有
しており、メモリ部５００のＤＲＡＭのリフレッシュを
制御する。リフレッシュタイマー４１０は、ＤＲＡＭを
リフレッシュするためのタイミングを生成して、リフレ
ッシュ制御部４００内の各部、および、データ転送制御
部３１０に与える。リフレッシュ制御信号生成回路４２
０は、リフレッシュタイマー４１０からのリフレッシュ
信号に応じて、リフレッシュ対象となるＤＲＡＭに対し
てローアドレス有効信号（ＲＡＳ）やカラムアドレス有
効信号（ＣＡＳ）を適切なタイミングで与える。このリ
フレッシュのためのタイミングは一般にＤＲＡＭの仕様
に依存する。リフレッシュアドレス生成回路４３０は、
リフレッシュタイマー４１０からのリフレッシュ信号の
タイミングに応じて、リフレッシュすべきＤＲＡＭのア
ドレスを生成していく。制御信号セレクタ４４０は、メ
モリ部５００への制御信号を選択するためのセレクタで
あり、リフレッシュ時にはリフレッシュ制御信号生成回
路４２０からの制御信号を選択し、リフレッシュ時でな
ければデータ転送制御回路３１０からの制御信号を選択
する。この選択のための制御信号には、リフレッシュタ
イマー４１０からのリフレッシュ信号を使用する。アド
レスセレクタ４５０は、メモリ部５００へのアドレス信
号を選択するためのセレクタであり、リフレッシュ時に
はリフレッシュアドレス生成回路４３０からのアドレス
信号を選択し、通常動作時にはアドレス生成回路３２０
からのアドレス信号を選択する。この選択のための制御
信号には、リフレッシュタイマー４１０からのリフレッ
シュ信号を使用する。
【００１１】次に、上記実施例の電子ディスク装置の動
作について説明する。
作について説明する。
【００１２】通常のリード／ライト動作時には、まず、
上位装置から電子ディスク装置に対して、転送コマン
ド、転送開始アドレスおよび転送容量などが指示され
る。これにより、データ転送制御回路３１０は転送コマ
ンドを解釈して、転送容量を格納する。また、アドレス
生成回路は転送開始アドレスを取り込む。この前準備に
よって、その後、データ転送制御回路３１０の制御の
下、アドレス生成回路３２０で生成されたアドレスに関
して、メモリ部５００への書込み動作またはメモリ部５
００からの読出し動作が行われる。この時、通常のリー
ド／ライト動作であるので、リフレッシュタイマ４１０
からはリフレッシュ信号が発生せず、制御信号セレクタ
４４０およびアドレスセレクタ４５０ではそれぞれデー
タ転送制御回路３１０およびアドレス生成回路の値が選
択される。この通常のリード／ライト動作時には、有効
フラグ２１０の値に拘わらず、リードエラー検出回路３
３０での、メモリ部５００からのリードチェック動作は
常に行われる。
上位装置から電子ディスク装置に対して、転送コマン
ド、転送開始アドレスおよび転送容量などが指示され
る。これにより、データ転送制御回路３１０は転送コマ
ンドを解釈して、転送容量を格納する。また、アドレス
生成回路は転送開始アドレスを取り込む。この前準備に
よって、その後、データ転送制御回路３１０の制御の
下、アドレス生成回路３２０で生成されたアドレスに関
して、メモリ部５００への書込み動作またはメモリ部５
００からの読出し動作が行われる。この時、通常のリー
ド／ライト動作であるので、リフレッシュタイマ４１０
からはリフレッシュ信号が発生せず、制御信号セレクタ
４４０およびアドレスセレクタ４５０ではそれぞれデー
タ転送制御回路３１０およびアドレス生成回路の値が選
択される。この通常のリード／ライト動作時には、有効
フラグ２１０の値に拘わらず、リードエラー検出回路３
３０での、メモリ部５００からのリードチェック動作は
常に行われる。
【００１３】”リフレッシュの直後にリードエラーを検
出するモード（以下、リフレッシュエラー検出モードと
いう）”にするためには、あらかじめ上位装置から電子
ディスク装置に対して、モード設定コマンドおよびチェ
ック容量などが指示されていなければならない。この指
示により、有効フラグ２１０がセットされ、バイト数格
納回路２２０にチェック容量が格納される。このように
リフレッシュエラー検出モードが設定されることによ
り、その後リフレッシュが発生した場合にリードエラー
の検出が行われるようになる。
出するモード（以下、リフレッシュエラー検出モードと
いう）”にするためには、あらかじめ上位装置から電子
ディスク装置に対して、モード設定コマンドおよびチェ
ック容量などが指示されていなければならない。この指
示により、有効フラグ２１０がセットされ、バイト数格
納回路２２０にチェック容量が格納される。このように
リフレッシュエラー検出モードが設定されることによ
り、その後リフレッシュが発生した場合にリードエラー
の検出が行われるようになる。
【００１４】図２を参照すると、ステップ６０１におい
て、開始アドレス格納回路２３０は、メモリ部５００の
ＤＲＡＭがリフレッシュされたか否かを監視する。そし
て、リフレッシュが発生した場合には、開始アドレス格
納回路２３０は、そのリフレッシュに用いられたリフレ
ッシュアドレス生成回路４３０からのリフレッシュアド
レスを格納しておく（ステップ６０２）。リフレッシュ
制御部４００によりＤＲＡＭのリフレッシュが完了する
と、データ転送制御回路３１０は有効フラグ２１０の内
容によって、リフレッシュエラー検出モードにあるか否
かを判断する（ステップ６０３）。もし、有効フラグ２
１０がセットされていない、すなわちリフレッシュエラ
ー検出モードにない場合には、再びステップ６０１でリ
フレッシュの発生を待機する。もし、有効フラグ２１０
がセットされていれば、すなわちリフレッシュエラー検
出モードにあれば、データ転送制御回路３１０の制御の
下、疑似的なリード動作を行ない、リードエラー検出を
行なう。
て、開始アドレス格納回路２３０は、メモリ部５００の
ＤＲＡＭがリフレッシュされたか否かを監視する。そし
て、リフレッシュが発生した場合には、開始アドレス格
納回路２３０は、そのリフレッシュに用いられたリフレ
ッシュアドレス生成回路４３０からのリフレッシュアド
レスを格納しておく（ステップ６０２）。リフレッシュ
制御部４００によりＤＲＡＭのリフレッシュが完了する
と、データ転送制御回路３１０は有効フラグ２１０の内
容によって、リフレッシュエラー検出モードにあるか否
かを判断する（ステップ６０３）。もし、有効フラグ２
１０がセットされていない、すなわちリフレッシュエラ
ー検出モードにない場合には、再びステップ６０１でリ
フレッシュの発生を待機する。もし、有効フラグ２１０
がセットされていれば、すなわちリフレッシュエラー検
出モードにあれば、データ転送制御回路３１０の制御の
下、疑似的なリード動作を行ない、リードエラー検出を
行なう。
【００１５】このリフレッシュの直後にリードエラーを
検出する場合には、開始アドレス格納回路２３０に格納
されているアドレスを開始アドレスとして、データ転送
制御回路３１０からの制御信号に応じて、アドレス生成
回路３２０においてクロック毎にアドレスの加算が行わ
れていく。このアドレス生成回路３２０からのアドレス
はアドレスセレクタを介してメモリ部５００に供給され
る。また、この擬似的なリード動作のための制御信号
は、データ転送制御回路３１０から制御信号セレクタ４
４０を介してメモリ部５００に供給される。この擬似的
なリード動作によって、リードエラー検出回路３３０は
リフレッシュ直後のリードエラーの検出を行なう。そし
て、データ転送制御回路３１０でカウントされるバイト
数が、バイト数格納回路２２０に格納されているバイト
数に達した段階で当該リードエラー検出動作は終了す
る。その後、さらにリフレッシュが発生すると（ステッ
プ６０１）、再び開始アドレス格納回路２３０は、その
リフレッシュに用いられたリフレッシュアドレス生成回
路４３０からのリフレッシュアドレスを格納する（ステ
ップ６０２）というように、上記動作を繰り返す。
検出する場合には、開始アドレス格納回路２３０に格納
されているアドレスを開始アドレスとして、データ転送
制御回路３１０からの制御信号に応じて、アドレス生成
回路３２０においてクロック毎にアドレスの加算が行わ
れていく。このアドレス生成回路３２０からのアドレス
はアドレスセレクタを介してメモリ部５００に供給され
る。また、この擬似的なリード動作のための制御信号
は、データ転送制御回路３１０から制御信号セレクタ４
４０を介してメモリ部５００に供給される。この擬似的
なリード動作によって、リードエラー検出回路３３０は
リフレッシュ直後のリードエラーの検出を行なう。そし
て、データ転送制御回路３１０でカウントされるバイト
数が、バイト数格納回路２２０に格納されているバイト
数に達した段階で当該リードエラー検出動作は終了す
る。その後、さらにリフレッシュが発生すると（ステッ
プ６０１）、再び開始アドレス格納回路２３０は、その
リフレッシュに用いられたリフレッシュアドレス生成回
路４３０からのリフレッシュアドレスを格納する（ステ
ップ６０２）というように、上記動作を繰り返す。
【００１６】このようにしてリードエラーが検出された
場合、本発明によれば、リフレッシュ直後のエラーであ
ればリフレッシュ制御部４００において障害が発生した
可能性が高く、通常のリード／ライト動作時のエラーで
あればデータ転送制御回路３１０において障害が発生し
た可能性が高い、という障害個所の切り分けが可能とな
る。
場合、本発明によれば、リフレッシュ直後のエラーであ
ればリフレッシュ制御部４００において障害が発生した
可能性が高く、通常のリード／ライト動作時のエラーで
あればデータ転送制御回路３１０において障害が発生し
た可能性が高い、という障害個所の切り分けが可能とな
る。
【００１７】
【発明の効果】以上説明したように、本発明による電子
ディスク装置は、リフレッシュ直後に擬似的にリード動
作を行なうモードを設けたことにより、リード／ライト
動作時にデータを破壊したのか、リフレッシュ時にデー
タを破壊したのかを即座に判別することができ、故障診
断動作の際に用意に故障個所を特定することができると
いう効果を有する。
ディスク装置は、リフレッシュ直後に擬似的にリード動
作を行なうモードを設けたことにより、リード／ライト
動作時にデータを破壊したのか、リフレッシュ時にデー
タを破壊したのかを即座に判別することができ、故障診
断動作の際に用意に故障個所を特定することができると
いう効果を有する。
【図１】本発明の電子ディスク装置の一実施例を示すブ
ロック図である。
ロック図である。
【図２】本発明の一実施例における動作の流れ図であ
る。
る。
１００ インタフェース制御部 ２００ リードエラーチェックエリア設定部 ２１０ 有効フラグ ２２０ バイト数格納回路 ２３０ 開始アドレス格納回路 ３００ リードエラー検出部 ３１０ データ転送制御回路 ３２０ アドレス生成回路 ３３０ リードエラー検出回路 ４００ リフレッシュ制御部 ４１０ リフレッシュタイマー ４２０ リフレッシュ制御信号生成回路 ４３０ リフレッシュアドレス生成回路 ４４０ 制御信号セレクタ ４５０ アドレスセレクタ ５００ メモリ部
Claims (2)
- 【請求項１】一定期間毎にリフレッシュを要するメモリ
手段を有する電子ディスク装置において、 前記メモリ手段のリフレッシュ動作を制御するリフレッ
シュ制御手段と、 このリフレッシュ制御手段の制御によるリフレッシュ後
にリードエラーのチェックを行なう旨、および、チェッ
クを行なうべき記憶容量を設定するリードエラーチェッ
クエリア設定手段と、 このリードエラーチェックエリア設定手段の設定状態に
応じて前記メモリ部におけるリードエラーの検出を行な
うリードエラー検出手段とを有することを特徴とする電
子ディスク装置。 - 【請求項２】前記リードエラーチェックエリア設定手段
は、リフレッシュ後にリードエラーのチェックをすべき
モードが設定されるモード有効フラグと、リードエラー
のチェックをすべき記憶容量数を格納する記憶容量数格
納回路と、リフレッシュアドレスをリードエラーチェッ
クの開始アドレスとして格納する開始アドレス格納回路
とを有し、 前記リードエラー検出手段は、前記モード有効フラグが
前記モードを示している場合には、リフレッシュ後に擬
似的な読出し動作を、前記開始アドレス格納回路の開始
アドレスから前記記憶容量数格納回路の記憶容量数分行
なうことを特徴とする請求項１に記載の電子ディスク装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29499393A JP2503923B2 (ja) | 1993-11-25 | 1993-11-25 | 電子ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29499393A JP2503923B2 (ja) | 1993-11-25 | 1993-11-25 | 電子ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07146762A JPH07146762A (ja) | 1995-06-06 |
| JP2503923B2 true JP2503923B2 (ja) | 1996-06-05 |
Family
ID=17814963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29499393A Expired - Lifetime JP2503923B2 (ja) | 1993-11-25 | 1993-11-25 | 電子ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503923B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204393B1 (en) | 1998-07-21 | 2001-03-20 | Kaneka Corporation | Method for crystallizing maleic acid salt of N-(1(S)-ethoxycarbonyl-3-phenylpropyl)-L-alanyl-L-proline |
-
1993
- 1993-11-25 JP JP29499393A patent/JP2503923B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204393B1 (en) | 1998-07-21 | 2001-03-20 | Kaneka Corporation | Method for crystallizing maleic acid salt of N-(1(S)-ethoxycarbonyl-3-phenylpropyl)-L-alanyl-L-proline |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07146762A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102658230B1 (ko) | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법 | |
| JP5018783B2 (ja) | メモリ装置及びリフレッシュ調整方法 | |
| EP1255197B1 (en) | System and method for correcting soft errors in random access memory devices | |
| US5884067A (en) | Memory controller for controlling different memory types and generating uncorrectable error faults when an access operation is performed to a wrong type | |
| US7193919B2 (en) | Selective bank refresh | |
| US5495491A (en) | System using a memory controller controlling an error correction means to detect and correct memory errors when and over a time interval indicated by registers in the memory controller | |
| US20040237022A1 (en) | System and method for providing error check and correction in memory systems | |
| JPH0757496A (ja) | 記憶装置の誤り検出装置及び記憶装置の誤り検出と訂正をおこなう方法 | |
| JPH0312395B2 (ja) | ||
| US5845315A (en) | Method and apparatus for reducing the access time of a memory device by decoding a row address during a precharge period of the memory device | |
| JPS6230664B2 (ja) | ||
| JP2503923B2 (ja) | 電子ディスク装置 | |
| JPS5856195B2 (ja) | 診断方式 | |
| KR930004427B1 (ko) | 주기억장치의 자체 시험시간 단축방법 | |
| JPH0863406A (ja) | メモリアクセス制御装置 | |
| JP4561089B2 (ja) | 記憶装置 | |
| JPH04337857A (ja) | マイクロプロセッサ装置 | |
| JP3106448B2 (ja) | プロセッサ装置 | |
| JP2885423B2 (ja) | リフレッシュ制御回路 | |
| JP2978834B2 (ja) | 記憶装置 | |
| JPH0323587A (ja) | Ｄｒａｍのパリティ生成・チェック方式 | |
| JPH06110790A (ja) | メモリ制御装置 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH0358217A (ja) | 電子ディスクサブシステム | |
| JPH05204770A (ja) | メモリエラーリカバリ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960206 |